JP2015012112A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015012112A
JP2015012112A JP2013135844A JP2013135844A JP2015012112A JP 2015012112 A JP2015012112 A JP 2015012112A JP 2013135844 A JP2013135844 A JP 2013135844A JP 2013135844 A JP2013135844 A JP 2013135844A JP 2015012112 A JP2015012112 A JP 2015012112A
Authority
JP
Japan
Prior art keywords
layer
thin film
semiconductor element
wiring board
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013135844A
Other languages
English (en)
Inventor
誠 城下
Makoto Shiroshita
誠 城下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2013135844A priority Critical patent/JP2015012112A/ja
Priority to KR20140077879A priority patent/KR20150002492A/ko
Priority to CN201410294997.6A priority patent/CN104254198A/zh
Priority to US14/317,657 priority patent/US9295154B2/en
Priority to TW103122225A priority patent/TW201519715A/zh
Publication of JP2015012112A publication Critical patent/JP2015012112A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】配線導体の特性インピーダンスと半導体素子の特性インピーダンスとの相違に起因して発生するノイズを減衰し、半導体素子を正常に作動させることができる配線基板を提供することを課題とする。【解決手段】絶縁層1a、1bの表面に、体積抵抗率が100μΩ・cm以下の低抵抗材料から成り半田濡れ性に優れる主導体層3aと、体積抵抗率が10Ω・cm以上の高抵抗材料から成り半田濡れ性に劣る薄膜抵抗体層3bと、半田濡れ性に優れる被覆層3cとが電気的に直列に接続されるように順次積層された接続パッド3を具備して成る配線基板10であって、薄膜抵抗体層3bは、主導体層3aの露出する主面を覆っているとともに、主面の外周部を覆う部分が被覆層3cから露出している。【選択図】図2

Description

本発明は、半導体集積回路素子等の半導体素子等を搭載するための配線基板に関するものである。
半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板には、例えばガラス基材および熱硬化性樹脂から成るコア用絶縁層上に熱硬化性樹脂およびフィラーから成る絶縁層と銅めっき層とを複数積層して成るビルドアップ配線基板が用いられている。
このような配線基板の上面には、半導体素子の電極と接続するための半導体素子接続パッドが格子状に配列されている。また、配線基板の下面には、外部の電気回路基板に接続するための外部接続パッドが格子状に配列されている。これらの半導体素子接続パッドと外部接続パッドとの間は、配線導体により電気的に接続されている。なお、半導体素子接続パッド上には、半導体素子の電極と半導体素子接続パッドとを接合するための半田バンプが溶着されている。
そして、このような配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置するとともに、これらを加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に搭載される。
ところで、このような配線基板においては、信号が伝播する信号用の配線導体の特性インピーダンスは、信号の減衰を極小とするためにシングルエンド信号では50Ω前後、ディファレンス信号では100Ω前後に設定されている。一方で、半導体素子の入力インピーダンスは数百MΩ以上であり、出力インピーダンスは数Ω〜数十Ωであることから、配線導体の特性インピーダンスとは大きく相違する。このため、信号用の配線導体を通して半導体素子に高速の信号の出し入れを行った場合、信号用の配線導体を伝わる信号に、入出力端における反射波が重なり合うノイズが発生し、そのノイズにより半導体素子を正常に作動させることができないという問題があった。
そこで、上記問題を解決するために、図3に示すように、絶縁層11bの表面に体積抵抗率が100μΩ・cm以下の低抵抗材料から成る主導体層13aと、体積抵抗率が10Ω・cm以上の高抵抗材料から成り、厚みが100〜1000nm程度の抵抗体層13bと、半田との濡れ性に優れた被覆層13cとを順次積層して主導体層13aと抵抗体層13bと被覆層13cとが電気的に直列に接続される接続パッドを備えた配線基板が提案されている。
主導体層13aと電気的に直列に接続された抵抗体層13bによりダンピング抵抗が形成され、このダンピング抵抗により、配線導体の特性インピーダンスと半導体素子の特性インピーダンスとの相違に起因して発生するノイズが減衰されて半導体素子を正常に作動させることが可能になる。
ところが、主導体層13aと被覆層13cとの間に形成される抵抗体層13bの厚みが100〜1000nmと薄いため、接続パッドの側面部において主導体層13aと被覆層13cとの間で、例えば溶融した半田バンプが抵抗体層13bを跨いでショートが発生する場合がある。このようにショートが発生すると、ダンピング抵抗の機能が有効に作用せず、配線導体の特性インピーダンスと半導体素子の特性インピーダンスとの相違に起因して発生するノイズを減衰できず半導体素子を正常に作動させることができなくなるおそれがある。
特開2013−45938号公報
本発明は、接続パッドにおいて、主導体層に電気的に直列に接続された薄膜抵抗体層により形成されるダンピング抵抗を有効に作用させることで、配線導体の特性インピーダンスと半導体素子の特性インピーダンスとの相違に起因して発生するノイズを減衰し、半導体素子を正常に作動させることができる配線基板を提供することを課題とする。
本発明の配線基板は、絶縁層の表面に、体積抵抗率が100μΩ・cm以下の低抵抗材料から成り半田濡れ性に優れる主導体層と、体積抵抗率が10Ω・cm以上の高抵抗材料から成り半田濡れ性に劣る薄膜抵抗体層と、半田濡れ性に優れる被覆層とが電気的に直列に接続されるように順次積層された接続パッドを具備して成る配線基板であって、薄膜抵抗体層は、主導体層の露出する主面を覆っているとともに、主面の外周部を覆う部分が被覆層から露出していることを特徴とするものである。
本発明の配線基板は、絶縁層の表面に、低抵抗材料から成り半田濡れ性に優れる主導体層と、高抵抗材料から成り半田濡れ性に劣る薄膜抵抗体層と、半田濡れ性に優れる被覆層とが電気的に直列に接続されるように順次積層されている。そして、薄膜抵抗体層は、主導体層の露出する主面を覆っているとともに、主面の外周部を覆う部分が被覆層から露出するように形成されている。このため、主導体層と被覆層との間に形成される薄膜抵抗体層の厚みが100〜1000nmと薄い場合であっても、半田濡れ性に劣る薄膜抵抗体層の主導体層の主面外周部を覆う部分が被覆層から露出しているため、被覆層上に溶着された半田バンプが被覆層以外へ流れ広がることを抑制できる。このため、主導体層と被覆層との間でショートが発生することを防止することができる。
その結果、主導体層に電気的に直列に接続された薄膜抵抗体層により形成されるダンピング抵抗を有効に作用させることで配線導体の特性インピーダンスと半導体素子の特性インピーダンスとの相違に起因して発生するノイズを減衰し、半導体素子を正常に作動させることができる配線基板を提供することができる。
図1は、本発明の配線基板の実施の形態の一例を示す概略断面図である。 図2は、図1に示す配線基板の要部拡大断面図である。 図3は、従来の配線基板を示す要部拡大断面図である。
次に、本発明の実施形態の一例を図1および図2を基に説明する。図1は本発明の配線基板10の実施形態の一例を示す概略断面図であり、図2は図1に示す配線基板10の要部拡大断面図である。図1に示すように、本例の配線基板10は、主として絶縁基板1と、配線導体2と、半導体素子接続パッド3と、外部接続パッド4と、半田バンプ5とを具備している。
なお、本例の配線基板10では、ガラス繊維に熱硬化性樹脂を含浸させて成るコア用絶縁層1aの上下面に、熱硬化性樹脂から成る絶縁層1bを2層ずつ積層して絶縁基板1を形成している。また、絶縁基板1の上面中央部には、半導体素子Sが搭載される搭載部Aが形成されており、この搭載部Aにはそれぞれ半導体素子Sの電極Tが電気的に接続される半導体素子接続パッド3が形成されている。また、絶縁基板1の下面には外部電気回路基板に電気的に接続される外部接続パッド4が形成されている。そして、絶縁基板1の上面から下面にかけては、それぞれ対応する半導体素子接続パッド3と外部接続パッド4とを互いに電気的に接続する帯状やベタ状の配線導体2が配設されている。なお、帯状の配線導体2は信号用に利用され、ベタ状の配線導体2は接地用や電源用に用いられる。さらに、半導体素子接続パッド3には、半田バンプ5が溶着されている。
そして、この配線基板10においては、半導体素子Sをその各電極Tがそれぞれ対応する半田バンプ5に当接するようにして配線基板10の上面に載置するとともに、例えば、加熱装置で約260℃程度に加熱して半田バンプ5を溶融させて半田バンプ5と半導体素子Sの電極Tとを接合させることによって、半導体素子Sが配線基板10上に搭載される。
コア用絶縁層1aは、配線基板10におけるコア部材であり、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。このコア用絶縁層1aは、例えば厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数のスルーホール6を有している。そして、その上下面および各スルーホール6の内面には、配線導体2の一部が被着されており、上下面の配線導体2がスルーホール6を介して電気的に接続されている。
このようなコア用絶縁層1aは、ガラス繊維に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工やブラスト加工を施すことにより製作される。なお、コア用絶縁層1a上下面の配線導体2は、コア用絶縁層1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール6内面の配線導体2は、コア用絶縁層1aにスルーホール6を設けた後に、このスルーホール6内面に無電解めっき法および電解めっき法により、厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、コア用絶縁層1aは、そのスルーホール6の内部にエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂7が充填されている。孔埋め樹脂7は、スルーホール6を塞ぐことによりスルーホール6の直上および直下に配線導体2および各絶縁層1bを形成可能とするためのものである。
コア用絶縁層1aの上下面に積層された各絶縁層1bは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが10〜60μm程度であり、各層の上面から下面にかけて直径が20〜100μm程度の複数のビアホール8を有している。そして、上層の配線導体2と下層の配線導体2とがビアホール8を介して電気的に接続される。このような絶縁層1bは、厚みが10〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムをコア用絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザー加工によりビアホール8を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1bの表面およびビアホール8内に被着された配線導体2は、各絶縁層1bを形成する毎に、各絶縁層1bの表面およびビアホール8内に5〜25μm程度の厚みの銅めっき膜を周知のセミアディティブ法等により析出することで形成される。
絶縁基板1の上面の搭載部Aに形成された半導体素子接続パッド3は、直径が50〜150μm程度の円形であり、搭載部A内の領域にピッチが100〜250μm程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド3は、半導体素子Sの電極Tを配線導体2に電気的に接続するための端子部として機能し、最上層の絶縁層1b上に形成された配線導体2の一部により形成されている。
また、絶縁基板1の下面に形成された外部接続パッド4は、直径が200〜700μm程度の円形であり、絶縁基板1下面の略全領域にピッチが500〜1000μm程度の格子状の並びに多数配列されている。外部接続パッド4は、配線導体2を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層1b上に形成された配線導体2の一部により形成されている。
半導体素子接続パッド3に溶着された半田バンプ5は、例えば錫−銀合金や、錫−銀−銅合金等の鉛フリー半田から成り、半導体素子接続パッド3と半導体素子Sの電極Tとを電気的に接続するための接続部材として機能する。そして、半導体素子Sの電極Tを半田バンプ5に接触させた状態で半田バンプ5を加熱溶融させることにより半導体素子接続パッド3と半導体素子Sの電極Tとが半田バンプ5を介して電気的に接続される。
さらに本発明においては、図2に示すように、半導体素子接続パッド3のうち、特に高速信号用の半導体素子接続パッド3は、主導体層3aと薄膜抵抗体層3bと被覆層3cとが電気的に直列に接続されるように順次積層されている。薄膜抵抗体層3bは、主導体層3aの露出する主面を覆っているとともに、主面の外周部を覆う部分が被覆層3cから露出するように形成されている。
主導体層3aは、配線導体2と同じ材料であり、体積抵抗率が100μΩ・cm以下の低抵抗材料から成り、5〜25μm程度の厚みである。主導体層3aは、その体積抵抗率が100μΩ・cmを超えると、配線導体2の電気抵抗が高くなり、信号用の配線導体2においては信号の減衰が大きくなる。また、接地や電源用の配線導体2においては、半導体素子Sに供給する電源電位の低下をもたらす。したがって、主導体層3aの体積抵抗率は、100μΩ・cm以下であることが好ましい。
このような低抵抗材料としては、例えば銅や銀、金、ニッケル、アルミニウム等が例示できるが、加工性や経済性等の観点から銅が好ましい。なお、主導体層3aを形成するには、主導体層3aが例えば銅から成る場合、配線導体2の形成と同じセミアディティブ法を採用することができる。
薄膜抵抗体層3bは、体積抵抗率が10Ω・cm以上の高抵抗材料から成り、100〜1000nm程度の厚みである。この薄膜抵抗体層3bは、ダンピング抵抗として機能するものであり、配線導体2の特性インピーダンスと半導体素子Sの特性インピーダンスとの相違に起因して発生するノイズを減衰させ、それにより半導体素子Sを正常に作動させることを可能とするものである。薄膜抵抗体層3bの体積抵抗率が10Ω・cm未満であると、ダンピング抵抗としての抵抗値を薄膜抵抗体層3bに付与することが困難となる。したがって、薄膜抵抗体層3bの体積抵抗率は10Ω・cm以上であることが好ましい。このような高抵抗材料としては、例えばゲルマニウムやシリコン等の半導体、あるいはヒ化ガリウム、リン化ガリウム、硫化カドミウム、シリコンゲルマニウム、リン化インジウム、等の化合物半導体等が例示できるが、加工性や透磁率の観点からゲルマニウムが好ましい。また、薄膜抵抗体層3bの厚みが100nm未満であるか1000nmを超えると、薄膜抵抗体層3bにダンピング抵抗として必要な抵抗値を付与することが困難となる。したがって、薄膜抵抗体層3bの厚みは、100〜1000nmの範囲が好ましい。なお、薄膜抵抗体層3bを形成するには、薄膜抵抗体層3bが例えばゲルマニウムからなる場合、周知のスパッタリング法や蒸着法により主導体層3aの露出する主面にゲルマニウムの薄膜を100〜1000nmの厚みに被着すればよい。
被覆層3cは、半田との濡れ性に優れる低抵抗材料から成り、1〜10μm程度の厚みである。この被覆層3cは、半田バンプ5との接続を良好とするためのものである。被覆層3cの厚みが1μm未満では、半田バンプ5との接続を十分に良好とすることが困難となり、10μmを超えると、この被覆層3cを備えた半導体素子接続パッド3の高さが他の半導体素子接続パッド3の高さよりも高くなり過ぎて半導体素子Sの電極Tを全ての半導体素子接続パッド3に半田バンプ5を介して良好に接続することが困難になる。したがって、被覆層3cの厚みは、1〜10μmの範囲が好ましい。被覆層3cを形成する低抵抗材料としては、例えば銅やニッケル、金、パラジウム、銅等が例示できるが、加工性や経済性の観点から銅が好ましい。なお、被覆層3cを形成するには、被覆層3cが例えば銅から成る場合、主導体層3aの側面および薄膜抵抗体層3bの主面の外周部と側面とをマスキングしておき、周知のスパッタリング法により、マスキングから露出する薄膜抵抗体層3bの主面に厚みが0.05〜0.5μm程度の銅の薄膜を形成した後、その薄膜の上に電解銅めっき層を析出させる方法を採用することができる。
このような構成により、本発明の配線基板10においては、高速信号用の半導体素子接続パッド3は、絶縁層1bの表面に、低抵抗材料から成り半田濡れ性に優れる主導体層3aと、高抵抗材料から成り半田濡れ性に劣る薄膜抵抗体層3bと、半田濡れ性に優れる被覆層3cとが電気的に直列に接続されている状態となる。さらに、薄膜抵抗体層3bは、主導体層3aの露出する主面を覆っているとともに、主面の外周部を覆う部分が被覆層3cから露出するように形成されている。このため、主導体層3aと被覆層3cとの間に形成される薄膜抵抗体層3bの厚みが100〜1000nmと薄い場合であっても、半田濡れ性に劣る薄膜抵抗体層3bの主導体層3aの主面外周部を覆う部分が、被覆層3cから露出しているため、例えば被覆層3c上の溶融した半田バンプ5が被覆層3c以外へ流れ広がることを抑制できる。このため、主導体層3aと被覆層3cとの間でショートが発生することを防止することができる。
その結果、主導体層3aに電気的に直列に接続された薄膜抵抗体層3bにより形成されるダンピング抵抗を有効に作用させることで、配線導体2の特性インピーダンスと半導体素子Sの特性インピーダンスとの相違に起因して発生するノイズを減衰し、半導体素子Sを正常に作動させることができる配線基板10を提供することができる。
なお、被覆層3cから露出する薄膜抵抗体層3bの外周部の幅は、10μm以上あることが好ましい。10μm未満であると、被覆層3c上に溶着された半田バンプが被覆層3c以外へ流れ出ることを抑制する効果が小さくなる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述した一例では、半導体素子Sの電極Tが接続される半導体素子接続パッド3にダンピング抵抗を設けた場合を示したが、外部の電気回路基板に接続される外部接続パッド4に上述の半導体素子接続パッド3と同様の層構成によるダンピング抵抗を設けてもよい。
あるいは、上層側の絶縁層1bに形成された配線導体2に接続される下層側の絶縁層1bやコア用絶縁層1a上に形成された接続パッドに、上述の半導体素子接続パッド3と同様の層構成によるダンピング抵抗を設けてもよい。
また、例えば上述した一例では、表層の絶縁層1b上にソルダーレジスト層を形成していない例を示したが、表層の絶縁層1b上にソルダーレジスト層を形成してもよい。
1a、1b 絶縁層
3 接続パッド
3a 主導体層
3b 薄膜抵抗体層
3c 被覆層
10 配線基板

Claims (2)

  1. 絶縁層の表面に、体積抵抗率が100μΩ・cm以下の低抵抗材料から成り半田濡れ性に優れる主導体層と、体積抵抗率が10Ω・cm以上の高抵抗材料から成り半田濡れ性に劣る薄膜抵抗体層と、半田濡れ性に優れる被覆層とが電気的に直列に接続されるように順次積層された接続パッドを具備して成る配線基板であって、前記薄膜抵抗体層は、前記主導体層の露出する主面を覆っているとともに、該主面の外周部を覆う部分が前記被覆層から露出していることを特徴とする配線基板。
  2. 前記主導体層が銅から成り、前記薄膜抵抗体層がゲルマニウムから成ることを特徴とする請求項1記載の配線基板。
JP2013135844A 2013-06-28 2013-06-28 配線基板 Pending JP2015012112A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013135844A JP2015012112A (ja) 2013-06-28 2013-06-28 配線基板
KR20140077879A KR20150002492A (ko) 2013-06-28 2014-06-25 배선 기판
CN201410294997.6A CN104254198A (zh) 2013-06-28 2014-06-26 布线基板
US14/317,657 US9295154B2 (en) 2013-06-28 2014-06-27 Wiring board
TW103122225A TW201519715A (zh) 2013-06-28 2014-06-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013135844A JP2015012112A (ja) 2013-06-28 2013-06-28 配線基板

Publications (1)

Publication Number Publication Date
JP2015012112A true JP2015012112A (ja) 2015-01-19

Family

ID=52305033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013135844A Pending JP2015012112A (ja) 2013-06-28 2013-06-28 配線基板

Country Status (1)

Country Link
JP (1) JP2015012112A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163671B1 (ja) * 2016-05-24 2017-07-19 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
JP7368696B2 (ja) 2019-07-31 2023-10-25 日亜化学工業株式会社 発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297540A (ja) * 1994-04-01 1995-11-10 At & T Corp バンプicパッケージ用薄膜回路金属システム
JP2001168484A (ja) * 1999-12-06 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
JP2013045938A (ja) * 2011-08-25 2013-03-04 Kyocer Slc Technologies Corp 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297540A (ja) * 1994-04-01 1995-11-10 At & T Corp バンプicパッケージ用薄膜回路金属システム
JP2001168484A (ja) * 1999-12-06 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
JP2013045938A (ja) * 2011-08-25 2013-03-04 Kyocer Slc Technologies Corp 配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163671B1 (ja) * 2016-05-24 2017-07-19 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
WO2017203607A1 (ja) * 2016-05-24 2017-11-30 株式会社野田スクリーン 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
CN109075130A (zh) * 2016-05-24 2018-12-21 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
US10483182B2 (en) 2016-05-24 2019-11-19 Noda Screen Co., Ltd. Intermediate connector, semiconductor device including intermediate connector, and method of manufacturing intermediate connector
CN109075130B (zh) * 2016-05-24 2019-11-22 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
JP7368696B2 (ja) 2019-07-31 2023-10-25 日亜化学工業株式会社 発光装置

Similar Documents

Publication Publication Date Title
JP5409423B2 (ja) 半導体チップ及び半導体チップパッケージ
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
TWI630663B (zh) 半導體封裝結構及半導體製程
TWI573229B (zh) 配線基板
TWI461124B (zh) 層疊封裝結構及其製作方法
KR20150002492A (ko) 배선 기판
JP5860246B2 (ja) 配線基板
US9412703B1 (en) Chip package structure having a shielded molding compound
JP2016181574A (ja) 配線基板
JP2015012112A (ja) 配線基板
JP2015211147A (ja) 配線基板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
TWI548030B (zh) 導電盲孔結構及其製法
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
US20110169165A1 (en) Semiconductor device
JP2012212831A (ja) 複合配線基板
JP5150553B2 (ja) 配線基板及びその製造方法
JP2015012111A (ja) 配線基板
JP2015032594A (ja) 配線基板
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP5461212B2 (ja) 配線基板
JP6215784B2 (ja) 配線基板
CN102751248A (zh) 嵌埋穿孔芯片的封装结构及其制法
JP5461342B2 (ja) 配線基板
JP5635171B1 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207