KR20030005054A - 다층 회로 기판 및 그 제조 방법 - Google Patents

다층 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20030005054A
KR20030005054A KR1020020038933A KR20020038933A KR20030005054A KR 20030005054 A KR20030005054 A KR 20030005054A KR 1020020038933 A KR1020020038933 A KR 1020020038933A KR 20020038933 A KR20020038933 A KR 20020038933A KR 20030005054 A KR20030005054 A KR 20030005054A
Authority
KR
South Korea
Prior art keywords
conductive layer
circuit board
sided
multilayer circuit
conductive
Prior art date
Application number
KR1020020038933A
Other languages
English (en)
Other versions
KR100502498B1 (ko
Inventor
곤도고지
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20030005054A publication Critical patent/KR20030005054A/ko
Application granted granted Critical
Publication of KR100502498B1 publication Critical patent/KR100502498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

일측 표면에만 전극을 가진 다층 회로 기판이 다음과 같이 제조된다. 다수의 도전층이 열가소성 수지로 이루어진 수지 필름 상에 형성되어 단일면 도전층 필름을 형성한다. 그리고 나서, 도전층에 의해 바닥이 형성된 다수의 비아-홀이 수지 필름 내에 형성된다. 그리고, 층간 접속 물질이 비아-홀 내에 충전되고, 층간 접속 물질을 가진 단일면 도전층 필름을 형성한다. 다수의 단일면 도전층 필름들이 형성되고, 도전층을 포함한 표면이 동일한 방향으로 향하도록 적층된다. 그리고 나서, 단일면 도전층 필름이 가압 및 가열되어 다층 회로 기판이 완성된다. 이 다층 회로 기판은 단일면 도전층 필름만을 이용하고 한번 가압함으로써 형성되기 때문에, 제조 공정이 간소화될 수 있다.

Description

다층 회로 기판 및 그 제조 방법{MULTILAYER CIRCUIT BOARD AND METHOD FOR MANUFACTURING MULTILAYER CIRCUIT BOARD}
본 발명은 다층 회로 기판 및 그 제조 방법에 관한 것으로, 특히, 기판의 일측 표면에만 칩 소자와의 접속을 위해 사용되는 전극을 갖는 다층 회로 기판 및 그 제조 방법에 관한 것이다.
통상적으로 알려진 동일한 형태의 다층 회로 기판은 소위 다수의 양면(double-sided) 기판을 이용하여 다음과 같이 제조된다. 각각의 양면 기판은 열경화성 수지 필름 및 이 열경화성 수지 필름의 양측 표면상에 위치된 다수의 도전층을 포함한다. 일측 표면상의 도전층은 다른측 표면상의 도전층들과 전기적으로 접속된다. 다수의 양면 기판은, B 스테이지에 있는 미경화 상태의 열경화성 수지 필름을 포함하고, 상호 접속된 기판이 양면 기판과 적층되도록 도전층을 전기적으로 접속하도록 준비된 다수의 상호접속 기판으로 적층된다. 동시에, 미경화 상태의 열경화성 수지 필름은 칩 소자가 접속되지 않은, 상호접속 기판 및 양면 기판을 포함하는 적층체의 일측 표면을 덮도록 적층된다. 그리고 나서, 상호접속 기판, 양면 기판 및 미경화 상태의 열경화성 수지 필름을 포함한 적층체가 가압 및 가열되어 주지된 다층 회로 기판을 완성하게 된다.
또 다른 주지된 다층 회로 기판은 다음과 같이 제조된다. 상호접속 기판 및 도전 포일(foil)이 양면 기판의 각 표면상에 이 순서로 적층된다. 양면 기판, 상호접속 기판 및 도전 포일을 포함한 적층체가 가압 및 가열된 후에, 양면 기판의 양측 표면상에 형성된 도전 포일이 에칭에 의해 형상화된다. 적층(piling), 가압(pressing), 가열(heating) 및 에칭(etching) 단계를 반복함으로써, 소정 개수의 층을 가진 중간의 다층 회로 기판이 형성된다. 기판의 일측 표면을 덮기 위해 미경화 상태의 열경화성 수지 필름이 중간의 다층 회로 기판에 적층된 후에, 중간 다층 회로 기판 및 미경화 상태의 열경화성 수지 필름을 포함한 적층체가 가압 및 가열되어, 또 다른 주지된 다층 회로기판이 완성된다.
상술한 것과 같은 통상적으로 주지된 다층 회로 기판의 제조 방법에서는, 다수의 양면 기판 및 다수의 상호접속 기판이 개별적으로 형성된 후에, 이 두 기판이 함께 결합되거나, 또는 하나의 양면 기판 및 다수의 상호접속 기판이 개별적으로형성된 후에, 이것이 도전 포일과 함께 결합된다. 이에 따라, 제조 과정이 비교적 복잡해진다.
본 발명은 상기의 관점으로, 기판의 일측 표면에만 칩 소자와의 접속을 위해 사용되는 전극을 가진 경우라도, 그 제조 공정이 간소화될 수 있는 다층 회로 기판을 제공하고, 이 다층 회로 기판을 제고하는 방법을 제공하는 것을 목적으로 하여 이루어진다.
다수의 도전층이 열가소성 수지로 이루어진 수지 필름 상에 형성되어 단일면 도전층 필름을 형성한다. 그리고 나서, 도전층에 의해 바닥이 형성된 다수의 비아-홀이 수지 필름 내에 형성된다. 그리고, 층간 접속 물질이 비아-홀 내에 충전되고, 층간 접속 물질을 가진 단일면 도전층 필름을 형성한다. 다수의 단일면 도전층 필름들이 형성되고, 도전층을 포함한 표면이 동일한 방향으로 향하도록 적층된다. 그리고 나서, 단일면 도전층 필름이 가압 및 가열되어 다층 회로 기판이 완성된다. 이 다층 회로 기판은 단일면 도전층 필름만을 이용하고 한번 가압함으로써 형성되기 때문에, 제조 공정이 간소화될 수 있다.
도1a 내지 도1f는 본 발명의 제1 실시예에 따른 다층 회로 기판의 간략한 제조 과정을 단계별로 도시한 단면도.
도2a 내지 도2f는 본 발명의 제2 실시예에 따른 다층 회로 기판의 간략한 제조 과정을 단계별로 도시한 단면도.
본 발명이 다양한 실시예를 참고하여 설명될 것이다.
제1 실시예
도1a에 도시된 바와 같이, 단일면(single-sided) 도전층 필름(21)은, 수지 필름(23)의 일측 표면상에 부착된 도전 포일(이 실시예에서는 18㎛인 두께를 가진 구리 포일)을 에칭함으로써 형상화되는 도전층(22)을 가진다. 도1a에서는, 65-35 중량% 폴리에테르에테르케톤 수지와 35-65 중량% 폴리에테르이미드 수지의 혼합물로 이루어진, 25-75㎛ 두께를 가진 열가소성 필름이 수지 필름(23)으로 사용된다.
도전층(22)이 도1a에 도시된 바와 같이 형성된 후에, 후술되는 전극(33)을 가진 단일면 도전층 필름(31)을 형성하기 위해, 소위 니켈-금 도금을 위한 도금 용액에 단일면 도전층 필름(21)이 담그어진다. 도전층(22)의 표면은 니켈과 금으로 도금되고, 도1b에 도시된 바와 같이, 표면처리층(32)이 도전층(22)의 표면상에 형성된다. 표면처리층(32)은 칩 소자가 솔더와 같은 접착 물질에 의해 전극(33)에 접속될 때에, 접착 물질과의 접착성을 향상시키기 위한 목적으로 형성된다. 도전층(22)이 도1a에 도시된 바와 같이 형성된 후에, 도1c에 도시된 바와 같이, 수지 필름(23)의 측면으로부터 탄소 이산화물 레이저로 조사함으로써, 도전층(22)에 의해 바닥이 형성되는 비아-홀(24)이 단일면 도전층 필름(21) 내에 형성된다. 비아-홀이 형성될 때에, 탄소 이산화물 레이저의 전력 및 노출 시간 주기를 조정함으로써 도전층(22)이 구멍나는 것을 방지한다. 탄소 이산화물 레이저 이외에, 비아-홀(24)을 형성하기 위해 엑시머 레이저 등이 사용될 수 있다. 레이저 이외에 드릴링(drilling)과 같은 비아-홀 형성 수단이 사용될 수 있다. 그러나, 홀이 레이저 빔에 의해 만들어지는 경우, 미세한 직경을 가진 홀을 형성하는 것이 가능하고, 도전층(22)이 보다 적은 손상을 받을 수 있으므로, 레이저 빔이 바람직하다.
비아-홀(24)이 도1c에 도시된 바와 같이 형성된 후에, 전기 접속을 위한 물질인 도전성 페이스트(50)(층간 접속 물질)가 도1d에 도시된 바와 같이 비아-홀(24) 내에 충전된다. 도전성 페이스트(50)는 다음과 같이 준비된다. 유기 용제 및 접합 수지가 구리, 은, 주석 등으로 이루어진 금속 입자에 부가된다. 이 혼합물이 믹서에 의해 혼합되어 페이스트 상태로 만들어진다. 그리고 나서, 스크린 인쇄기에 의해 도전성 페이스트(50)가 비아-홀(24) 내에 인쇄 충전된다. 스크린 인쇄기를 사용하는 방법 대신에, 도전성 페이스트(50)가 비아-홀(24)내에 확실히 충전되는 한, 디스펜서(dispenser) 등을 이용한 다른 방법들이 사용될 수 있다. 도시되지는 않았지만, 도1b에 도시된 단일면 도전층 필름(31)에 대하여, 도1c 및 도1d에 도시된 것과 동일한 단계에 의해 비아-홀(24)이 형성되고, 도전성 페이스트(50)가 충전된다.
도전성 페이스트(50)가 단일면 도전층 필름(21, 31)의 비아-홀(24) 내에 충전된 후에, 도1e에 도시된 바와 같이, 도전층(22)을 가진 면이 위쪽을 향하도록 다수의 단일면 도전층 필름(21)(도1e에서는 3개의 필름)이 적층된다. 적층된 단일면 도전층 필름(21)의 상부에는, 전극(33)을 포함한 단일면 도전층 필름(31)이 전극(33)을 가진 면이 위쪽을 향하도록 적층된다. 도1e에서 가장 아래 위치에 있는 단일면 도전층 필름(21)에는 비아-홀이 형성되지 않는다.
도1e에 도시된 바와 같이 적층체를 형성하기 위해 단일면 도전층 필름(21, 31)이 적층된 후에, 도1e에서의 적층체는 진공 열-프레스기에 의해 적층체의 윗면부터 바닥면까지 가압 및 가열된다. 상세히 말하면, 도1e의 적층체는 250-350℃의온도에서 가열되면서 1-10 MPa 압력하에서 가열되어, 도1f에 도시된 바와 같이, 단일면 도전층 필름(21, 31)을 접착하고, 일체화된 바디를 형성하게 된다. 진공 열-프레스기에 의해 가압 및 가열될 때에, 모든 수지 필름(23)은 동일한 열가소성 수지로 이루어지고, 수지 필름(23)의 탄성률이 약 5-40 MPa로 감소되어, 도1f에 도시된 바와 같이 수지 필름(23)이 쉽게 열 봉인되고 일체화된다. 또한, 도전층(22) 및 비아-홀(24) 내의 도전성 페이스트(50)의 표면 활성도가 250℃ 이상으로 가열됨으로써 증가되고, 이로써 도전층(22)과 도전성 페이스트(50)가 접속되고, 수지 필름(23)에 의해 분리된 다수쌍의 도전층(22)이 도전성 페이스트(50)에 의해 전기적으로 접속된다. 상기의 단계를 이용하여, 기판(100)의 일측 표면에만 전극(33)을 포함하는 다층 회로 기판(100)이 제조된다.
제1 실시예에 따른 방법에서, 가압 및 가열되는 동안의 수지 필름(23)의 탄성률은 1-1000 MPa가 바람직하다. 탄성률이 100 MPa보다 큰 경우, 수지 필름(23)을 열 봉인하기 어렵고, 가압 및 가열하는 동안에 도전층(22)이 받는 과도한 스트레스에 의해 도전층(22)이 손상되기 쉽다. 한편, 탄성률이 1 MPa보다 작은 경우에는, 수지 필름(23)이 쉽게 흐르고, 도전층(22)이 다층 회로 기판(100)을 형성하기에 너무 쉽게 드리프트된다.
제1 실시예에 따른 방법에서, 다층 회로 기판(100)은 단일면 도전층 필름(21, 31)만을 이용하여 제조되어, 제조 공정이 간략해질 수 있다. 또한, 단일면 도전층 필름(21, 31)은 한번 가압 및 가열됨으로써 상호 접착된다. 이에 따라, 제조 공정에서의 가공 시간을 단축할 수 있고, 제조 공정을 보다 간소화할 수 있다. 또한, 칩 소자가 접속되지 않은 다층 회로 기판(100)의 표면은 도1e에 도시된 바와 같이 가장 아래에 위치된 단일면 도전층 필름(21)의 수지 필름(23)에 의해 절연된다. 따라서, 필름 등으로 구성되는 절연층을 특별히 필요치 않게 된다.
제2 실시예
제1 실시예에서의 도1a 내지 도1d에 도시된 것과 동일한 단계인 도2a 내지 도2d에 도시된 단계를 이용하여, 도전층(22)이 수지 필름(23) 상에 형성되고, 표면처리층(32)과 비아-홀(24)이 수지 필름(23) 내에 형성되고, 도전성 페이스트(50)가 비아-홀(24) 내에 충전된다. 다수의 단일면 도전층 필름(21a)이 단일면 도전층 필름(21)에서와 동일한 단계를 이용하여 형성된다. 각각의 단일면 도전층 필름(21a)은 비아-홀(24a)과 비아-홀(24) 내에 충전된 도전성 페이스트(50)로 이루어진 다수의 열전도 비아(thermal vias)(44)를 포함한다.
도2e에 도시된 바와 같이, 도전성 페이스트(50)가 단일면 도전층 필름(21, 21a, 31)의 비아-홀(24, 24a) 내에 충전된 후에, 다수의 단일면 도전층 필름(21, 21a)(이 실시예에서는 3개의 필름)이 도전층(22)을 포함한 면이 위쪽을 향하도록 적층된다. 적층된 단일면 도전층 필름(21, 21a)의 상부에, 전극(33)을 포함한 단일면 도전층 필름(31)이 전극(33)을 가진 면이 위쪽을 향하도록 적층된다.
도2e에 도시된 바와 같이, 알루미늄 합금으로 이루어진 히트 싱크(46)가 단일면 도전층 필름(21, 21a, 31)을 포함한 적층체의 아래에 놓인다. 히트 싱크(46)는 방열 부재이고, 후술되는 것과 같이, 단일면 도전층 필름(21a)에 접착될 때에, 접착성을 향상시키기 위한 목적으로, 도2e에서 히트 싱크(46)의 상측에 거친 표면을 가진다. 거친 표면을 형성하기 위한 방법으로서, 버핑(buffing), 샷 블라스팅(shot blasting), 양극 산화 코팅 등이 채택될 수 있다.
도2e에 도시된 바와 같이, 적층체와 히트 싱크(46)가 적층된 후에, 이 적층체와 히트 싱크(46)는 진공 열-프레스기에 의해 가압 및 가열된다. 가압 및 가열에 의해, 단일면 도전층 필름(21, 21a, 31)과 히트 싱크(46)가 상호 접착되고, 도2f에 도시된 바와 같이 일체화된 바디가 형성된다. 수지 필름(23)이 열 봉인 및 일체화되고, 동시에 수지 필름(23)에 의해 분리된 다수쌍의 도전층(22)이 비아-홀(24, 24a) 내의 도전성 페이스트(50)에 의해 전기적으로 접속되어, 기판(100)의 일측 표면에만 전극(33)을 포함한 다층 회로 기판(100)이 제조된다. 도2f에 도시된 바와 같이, 히트 싱크(46)는 기판(100)의 바닥면에 배치되고, 이 바닥면은 전극(33)을 가진 상부면이 향하는 반대 방향으로 향하게 된다.
도2e에서, 비아-홀(24a)은 2개의 단일면 도전층 필름(21a)의 중심 영역에 배치된다. 두 단일면 도전층 필름(21a)의 비아-홀(24a) 내에 충전된 도전성 페이스트(50)는, 도2f에 도시된 바와 같이, 히트 싱크(46)에 직접 또는 간접적으로 접속된다. 상세히 말하면, 히트 싱크(46)가 접속된 하나의 단일면 도전층 필름(21a)의 도전성 페이스트(50)는 히트 싱크(46)에 직접 접속되어, 히트 싱크(46)와 하나의 단일면 도전층 필름(21a)을 접속시킨다. 다른 단일면 도전층 필름(21a)의 도전성 페이스트(50)는 하나의 단일면 도전층 필름(21a)의 도전층(22)과 다른 단일면 도전층 필름(21a)의 도전층(22)을 접속시킨다.
도2f에 도시된 바와 같이, 비아-홀(24a)과, 2개의 단일면 도전층 필름(21a)의 비아-홀(24a) 내에 충전된 도전성 페이스트(50)가 열전도 비아(44)를 구성한다. 다수의 열전도 비아(44)는 일체화된 단일면 도전층 필름(21, 21a, 31)으로부터의 열을 히트 싱크(46)로 방출하도록 형성된다. 제2 실시예에 따른 방법에서, 도2f에서의 열전도 비아(44)와 열전도 비아(44)에 접속된 도전층(22)은 다층 회로 기판(100) 내에 전기 회로를 구성하는 다른 도전층(22)으로부터 전기적으로 절연된다. 열전도 비아(44)의 도전성 페이스트(50)는 히트 싱크(46)로의 열 전도를 위해 형성된다. 다층 회로 기판(100)의 전기 회로는 히트 싱크(46)를 가진 표면에서 절연된다.
열전도 비아(44)의 비아-홀(24a)은 다른 비아-홀(24)과 동일한 직경(도2e 및 도2f에서 100㎛)을 갖도록 형성된다. 열전도 비아(44)의 열 전도성은 열전도 비아(44)의 비아-홀(24a)의 직경과 비아-홀(24a) 내에 충전된 접속 물질(50)을 증가시킴으로써 향상될 수 있다. 그러나, 다층 회로 기판(100)과 히트 싱크(46) 사이의 접착성은 열전도 비아(44)가 형성된 위치에서 심하게 감소한다. 반면에, 열 전도성을 향상시키기 위해 직경을 증가시키지 않고 열전도 비아(44)의 수를 증가시키는 경우에, 다층 회로 기판(100)과 히트 싱크(46) 사이의 접착성이 저하되는 것을 방지할 수 있다.
수지 필름(23)은 동일한 열가소성 수지로 구성되고, 진공 열-프레스기에 의해 가압 및 가열될 때에, 수지 필름(23)의 탄성률이 약 5-40 MPa로 감소된다. 또한, 도전층(22), 도전성 페이스트(50) 및 히트 싱크(46)를 250℃ 이상으로 가열함으로써 표면 활성도가 증가된다. 이에 따라, 수지 필름(23)이 서로 확실히 접착될수 있고, 도전층(22), 도전성 페이스트(50) 및 히트 싱크(46)가 서로 확실하게 접속될 수 있다. 가압 및 가열하는 동안의 수지 필름(23)의 탄성률은, 제1 실시예에서 설명한 것과 동일한 이유로, 1-1000 MPa가 바람직하다.
제2 실시예에 따른 방법에서, 다층 회로 기판(100)이 단일면 도전층 필름(21, 21a, 31)만을 이용하여 형성되어, 제조 공정이 간소화될 수 있다. 또한, 단일면 도전층 필름(21, 21a, 31)이 한번에 가압 및 가열함으로써 동시에 상호 접속되고, 동시에, 히트 싱크(46)가 다층 회로 기판(100)에 접속되고, 열전도 비아(44)가 히트 싱크(46)에 접속된다. 이에 따라, 제조 공정에서의 가공 시간이 단축될 수 있고, 제조 공정이 보다 간소화될 수 있다.
히트 싱크(46)는 전극(33)을 형성하기 위해 도전층(22) 위에 니켈 및 금을 도금하기 위한 도금 용액으로부터 손상되기 쉽다. 따라서, 도전층(22) 위에 표면처리층(22)을 형성하기 위해, 히트 싱크(46)를 도금 용액에 담그어야 할 경우에, 수지 등을 코팅함으로써 히트 싱크(46)를 보호할 필요가 있다. 그러나, 제2 실시예에 따른 방법에서는, 단일면 도전층 필름(21, 21a, 31)과 히트 싱크(46)가 적층되기 전에, 표면처리층(32)이 형성된다. 따라서, 히트 싱크(46)를 보호할 필요가 없다.
변형예
제1 및 제2 실시예에 따른 다층 회로 기판(100)에 있어서, 65-35 중량% 폴리에테르에테르케톤 수지와 35-65 중량% 폴리에테르이미드 수지의 혼합물로 구성된 수지 필름이 수지 필름(23)으로 사용된다. 그러나, 이 수지 필름으로 제한되지 않고, 폴리에테르에테르케톤 수지와 폴리에테르이미드 수지에 비도전성 충전재를 부가함으로써 생성되는 다른 수지 필름을 이용할 수 있다. 또한, 폴리에테르에테르케톤 또는 폴리에테르이미드를 개별적으로 사용할 수도 있다.
또한, 열가소성 폴리이미드 또는 소위 액정 폴리머와 같은 열가소성 수지가 이용가능하다. 단일면 도전층 필름(21, 21a, 31)은 가압 및 가열되는 동안의 가열 온도에서 1-1000 MPa의 탄성률을 갖고, 이후의 솔더링 단계 등에서 필요한 내열성을 가진 수지 필름이 사용되는 것이 바람직하다.
제1 및 제2 실시예에 따른 다층 회로 기판(100)에서, 표면처리층(32)은, 도1f 및 도2f에 도시된 바와 같이, 하나의 단일면 도전층 필름(31)의 도전층(22) 위에만 배치된다. 그러나, 다른 단일면 도전층 필름(21, 21a)의 도전층(22) 위에 위치될 수도 있다. 전극(33)을 형성하고, 칩 소자를 접속하는데 사용되는 접착 물질의 접착성을 향상시키기 위해, 도전층(22)에 사용되는 니켈-금 도금 대신에, 내열 프리플럭싱(heat-stable prefluxing), 팔라듐 도금 등이 사용될 수 있다. 표면처리층(32)없이 충분한 접착성이 제공되는 경우에는, 표면처리층(32)을 형성할 필요가 없다.
제2 실시예에 따른 다층 회로 기판(100)에서, 히트 싱크(46)는 알루미늄 합금으로 구성된다. 그러나, 다른 금속 또는 세라믹으로 구성될 수 있다. 열전도 비아(44)가 도2e에서 2개의 단일면 도전층 필름(21a)내에만 형성되었지만. 다른 변형이 있을 수 있다. 예를 들면, 전극(33)이 형성되는 상부면에 도달하고, 전극(33)에 접속된 칩 소자에서 히트 싱크(46)로의 효과적인 열 방출을 위해, 열전도 비아(44)가 상호 접속되도록, 4개의 단일면 도전층 필름(21a) 내에 열전도 비아(44)가 형성될 수 있다. 다층 회로 기판(100) 내에 전기 회로를 구성하는 도전층(22)으로부터 전기적으로 절연되지 않기 때문에, 열전도 비아(44)는 전기 회로의 일부로서 기능할 수 있다. 예를 들면, 히트 싱크(46)가 구리 합금으로 구성되고, 접지 전위를 갖는 경우에, 열전도 비아(44)는 전기 회로를 접지하기 위해 전기 회로를 히트 싱크(46)에 전기적으로 접속시키는 배선으로 기능할 수 있다.
히트 싱크(46)가 세라믹과 같은 물질로 이루어진 절연체인 경우에는, 열전도 비아(46)가 전기 회로에 전기적으로 접속되더라도, 요구된 방열 특성을 확보하면서 히트 싱크(46)에 의해 전기 회로가 절연될 수 있다. 히트 싱크(46)가 다층 회로 기판(100)내의 단일면 도전층 필름(21a)에 직접 접속되더라도, 접착성 또는 열 전도성을 향상시키기 위하여, 폴리에테르이미드 시트와 같은 소위 접착 시트, 열 전도성 충전재를 포함한 열경화성 수지 시트, 또는 열 전도성 충전재를 포함한 열가소성 수지 시트가, 히트 싱크(46)가 단일면 도전층 필름(21a)에 접착되는 히트 싱크(46)의 표면상에 형성될 수 있다. 그러나, 히트 싱크(46)가 열전도 비아(44)와 결합하여 전기 회로의 일부분으로 기능하는 경우에, 열전도 비아(44)가 히트 싱크(46)에 접촉되는 위치에서는 접착 시트가 제거될 필요가 있다.
제1 및 제2 실시예에 따른 다층 회로 기판(100)은 4개의 단일면 도전층 필름(21, 21a, 31)을 포함한다. 그러나, 물론 단일면 도전층 필름(21, 21a, 31)의 총 개수는 제한되지 않는다.
본 발명의 제1 실시예에 따르면, 다층 회로 기판(100)은 단일면 도전층 필름(21, 31)만을 이용하여 제조되어, 제조 공정이 간략해질 수 있다. 또한, 단일면 도전층 필름(21, 31)은 한번에 가압 및 가열함으로써 상호 접착된다. 이에 따라, 제조 공정에서의 가공 시간을 단축할 수 있고, 제조 공정을 보다 간소화할 수 있다. 또한, 칩 소자가 접속되지 않은 다층 회로 기판(100)의 표면은 도1e에 도시된 바와 같이 가장 아래에 위치된 단일면 도전층 필름(21)의 수지 필름(23)에 의해 절연된다. 따라서, 필름 등으로 구성되는 절연층을 특별히 필요치 않게 된다.
또한, 본 발명의 제2 실시예에 따르면, 다층 회로 기판(100)이 단일면 도전층 필름(21, 21a, 31)만을 이용하여 형성되어, 제조 공정이 간소화될 수 있다. 또한, 단일면 도전층 필름(21, 21a, 31)은 한번에 가압 및 가열함으로써 동시에 상호 접속되고, 동시에, 히트 싱크(46)가 다층 회로 기판(100)에 접속되고, 열전도 비아(44)가 히트 싱크(46)에 접속된다. 이에 따라, 제조 공정에서의 가공 시간이 단축될 수 있고, 제조 공정이 보다 간소화될 수 있다.

Claims (13)

  1. 다수의 단일면 도전층 필름을 포함한 일체화된 바디를 포함하는 다층 회로 기판에 있어서,
    상기 각각의 단일면 도전층 필름은,
    열가소성 수지로 이루어지는 수지 필름; 및
    상기 수지 필름의 일측 표면에만 위치되는 다수의 도전층을 포함하고,
    여기서, 상기 적어도 하나의 단일면 도전층 필름은,
    다수의 비아-홀; 및
    상기 비아-홀 내에 위치되는 층간 접속 물질을 포함하고,
    여기서, 상기 도전층들이 위치된 상기 표면들은 실질적으로 동일한 방향으로 위치되고, 상기 도전층을 포함하는 전극은 상기 일체화된 바디의 일측 표면에만 위치되는
    다층 회로 기판.
  2. 제1항에 있어서,
    상기 각각의 전극은 상기 전극과 칩 소자를 상기 전극에 접착시키는데 사용되는 접착 물질 사이에 접착성을 향상시키기 위해 표면처리층을 포함하는
    다층 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 일체화된 바디의 표면에 접촉되는 방열 부재 - 여기서, 상기 표면은 상기 동일한 방향에 대해 실질적으로 반대의 방향으로 향함 -
    를 포함하는 다층 회로 기판.
  4. 제3항에 있어서,
    상기 방열 부재와 접촉되는 상기 단일면 도전층 필름 중 하나는 상기 방열 부재에 접촉되는 층간 접속 물질을 포함하고, 여기서, 상기 층간 접속 물질을 통해 상기 일체화된 바디로부터의 열이 상기 방열 부재로 전달되는
    다층 회로 기판.
  5. 제4항에 있어서,
    상기 층간 접속 물질은 상기 일체화된 바디 내에 전기 회로를 구성하는 상기 도전층으로부터 전기적으로 절연되는
    다층 회로 기판.
  6. 제4항에 있어서,
    상기 층간 접속 물질은 상기 일체화된 바디 내에 전기 회로를 구성하는 상기 도전층과 전기적으로 접속되는
    다층 회로 기판.
  7. 다층 회로 기판을 제조하기 위한 방법에 있어서,
    다수의 단일면 도전층 필름을 적층하여 상기 단일면 도전층 필름을 포함하는 적층체를 형성하는 단계 - 여기서, 상기 각각의 단일면 도전층 필름은 열가소성 수지로 이루어지는 수지 필름; 및 상기 수지 필름의 일측 표면에만 위치되는 다수의 도전층을 포함하고, 여기서, 상기 적어도 하나의 단일면 도전층 필름은 다수의 비아-홀; 및 상기 비아-홀 내에 위치되는 층간 접속 물질을 포함하고, 여기서, 상기 적층체는 상기 도전층들이 위치한 상기 표면들이 실질적으로 동일한 방향으로 위치되도록 적층됨 - ; 및
    상기 적층 단계 후에, 상기 적층체를 가압 및 가열함으로써 상기 적층된 단일면 도전층 필름을 일체화하여, 상기 단일면 도전층 필름을 포함한 일체화된 바디를 형성하는 단계 - 여기서, 다수의 전극은 상기 일체화된 바디의 일측 표면에만 형성되는 도전층을 포함함 -
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 일체화 단계에서, 상기 적층체는 상기 열가소성 수지가 1-1000 MPa인 탄성률을 갖는 온도로 가열되는
    방법.
  9. 제7항 또는 제8항에 있어서,
    상기 적층 단계 전에, 상기 전극과 칩 소자를 상기 전극에 접착시키는데 사용되는 접착 물질 사이에 접착성을 향상시키기 위해, 상기 전극에 포함되는 상기 도전층 중 하나의 표면상에 표면처리층을 형성하는 단계
    를 포함하는 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 층간 접속 물질은 도전성 페이스트이고, 상기 적층체 내에 상기 수지 필름 중 하나에 의해 분리되는 도전층 중 2개는, 상기 일체화 단계에서, 상기 적층체를 가압 및 가열함으로써 상기 도전성 페이스트에 의해 전기적으로 접속되는
    방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 적층 단계에서, 상기 적층체의 표면상에 방열 부재가 적층되고, 여기서, 상기 표면은 상기 동일한 방향에 대해 실질적으로 반대의 방향으로 향하고, 상기 방열 부재는 상기 일체화 단계에서 상기 적층체와 함께 가압 및 가열되는
    방법.
  12. 제11항에 있어서,
    상기 방열 부재가 접속되는 상기 단일면 도전층 필름 중 하나에 상기 층간 접속 부재를 포함하는 다수의 열전도 비아가 형성되고, 여기서, 상기 일체화 단계에서 상기 열전도 비아의 층간 접속 물질이 상기 방열 부재에 접속되어, 상기 열전도 비아의 층간 접속 물질을 통해 상기 일체화된 바디로부터의 열을 상기 방열 부재로 전달하는
    방법.
  13. 제12항에 있어서,
    상기 열전도 비아의 층간 접속 물질은 도전성 페이스트이고, 상기 방열 부재가 접속되는 상기 단일면 도전층 필름 내의 도전층은, 상기 일체화 단계에서 상기열전도 비아의 상기 도전성 페이스트를 이용하여 상기 방열 부재에 열적으로 접속되는
    방법.
KR10-2002-0038933A 2001-07-06 2002-07-05 다층 회로 기판 및 그 제조 방법 KR100502498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00206889 2001-07-06
JP2001206889A JP2003023250A (ja) 2001-07-06 2001-07-06 多層基板のおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20030005054A true KR20030005054A (ko) 2003-01-15
KR100502498B1 KR100502498B1 (ko) 2005-07-22

Family

ID=19042955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038933A KR100502498B1 (ko) 2001-07-06 2002-07-05 다층 회로 기판 및 그 제조 방법

Country Status (9)

Country Link
US (2) US6768061B2 (ko)
EP (1) EP1280393B1 (ko)
JP (1) JP2003023250A (ko)
KR (1) KR100502498B1 (ko)
CN (1) CN1247053C (ko)
DE (1) DE60217023T2 (ko)
MX (1) MXPA02006635A (ko)
SG (1) SG107602A1 (ko)
TW (1) TW519863B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421083B1 (ko) * 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540281B (en) * 2001-08-09 2003-07-01 Matsushita Electric Ind Co Ltd Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7361585B2 (en) * 2004-12-23 2008-04-22 Advantech Global, Ltd System for and method of planarizing the contact region of a via by use of a continuous inline vacuum deposition
JP4625346B2 (ja) * 2005-02-25 2011-02-02 株式会社リコー 情報処理システム
JP4667086B2 (ja) * 2005-03-14 2011-04-06 日東電工株式会社 電子部品の実装構造および電子部品の実装方法
DE102005013762C5 (de) 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
JP3779721B1 (ja) * 2005-07-28 2006-05-31 新神戸電機株式会社 積層回路基板の製造方法
WO2007034803A1 (ja) * 2005-09-20 2007-03-29 Matsushita Electric Works, Ltd. Ｌｅｄ照明器具
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US7956293B2 (en) * 2006-04-03 2011-06-07 Panasonic Corporation Multilayer printed wiring board and manufacturing method thereof
JP2007324200A (ja) * 2006-05-30 2007-12-13 Yazaki Corp 回路基板およびそれを備えた電気接続箱
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP6337644B2 (ja) * 2014-06-25 2018-06-06 三菱電機株式会社 半導体装置
TWI699145B (zh) 2015-01-13 2020-07-11 日商宇部愛科喜模股份有限公司 可撓性積層板與多層電路基板
JP6475020B2 (ja) * 2015-01-13 2019-02-27 宇部エクシモ株式会社 積層板の製造方法
US9907190B1 (en) * 2015-02-03 2018-02-27 Amazon Technologies, Inc. Composite structures and methods of making
JP6525319B2 (ja) * 2015-08-31 2019-06-05 アルプスアルパイン株式会社 シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
CN208159009U (zh) * 2015-11-10 2018-11-27 株式会社村田制作所 树脂多层基板
WO2017119248A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP7251446B2 (ja) * 2019-10-28 2023-04-04 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法
WO2021193385A1 (ja) * 2020-03-26 2021-09-30 株式会社クラレ 多層回路基板の製造方法
DE102021112611A1 (de) 2021-05-14 2022-11-17 Alpha Deuren International Bv Sektionaltor
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US5158801A (en) * 1988-04-01 1992-10-27 The United States Of America As Represented By The United States Administrator Of The National Aeronautics And Space Administration Method of forming a multiple layer dielectric and a hot film sensor therewith
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5259100A (en) * 1992-05-27 1993-11-09 Amada Engineering & Service Co., Inc. Milling tool for turret punch press
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
CN1088074C (zh) * 1993-08-03 2002-07-24 钟渊化学工业株式会社 热塑性聚酰亚胺聚合物
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP3603354B2 (ja) 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
JPH08279684A (ja) 1995-04-05 1996-10-22 Mitsui Toatsu Chem Inc 金属ベース多層配線基板
JPH0936553A (ja) * 1995-07-21 1997-02-07 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
US5747164A (en) * 1995-09-19 1998-05-05 Denki Kagaku Kogyo Kabushiki Kaisha Conductive composite plastic sheet and container
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11284342A (ja) 1998-03-31 1999-10-15 Sumitomo Metal Ind Ltd パッケージとその製造方法
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000294929A (ja) 1999-04-05 2000-10-20 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP4436946B2 (ja) * 1999-06-25 2010-03-24 イビデン株式会社 片面回路基板の製造方法、および多層プリント配線板の製造方法
JP2001024323A (ja) * 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421083B1 (ko) * 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판

Also Published As

Publication number Publication date
EP1280393A2 (en) 2003-01-29
TW519863B (en) 2003-02-01
KR100502498B1 (ko) 2005-07-22
US20030007330A1 (en) 2003-01-09
CN1396796A (zh) 2003-02-12
US20040208933A1 (en) 2004-10-21
DE60217023T2 (de) 2007-08-16
US6768061B2 (en) 2004-07-27
EP1280393B1 (en) 2006-12-27
CN1247053C (zh) 2006-03-22
US7328505B2 (en) 2008-02-12
MXPA02006635A (es) 2003-02-10
SG107602A1 (en) 2004-12-29
EP1280393A3 (en) 2004-10-13
DE60217023D1 (de) 2007-02-08
JP2003023250A (ja) 2003-01-24

Similar Documents

Publication Publication Date Title
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
JP4208631B2 (ja) 半導体装置の製造方法
KR100759004B1 (ko) 도체 패턴 및 수지 필름을 갖는 다층 기판 및 그 제조 방법
US8178191B2 (en) Multilayer wiring board and method of making the same
EP2577724B1 (en) Method of manufacturing printed circuit board
JP2008306173A (ja) 部品内蔵配線基板及びその製造方法
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2001332866A (ja) 回路基板及びその製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JPH0794868A (ja) 多層配線基板及びその製造方法
JPH08181450A (ja) 電子回路基板とその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2006049536A (ja) 多層回路基板
JP2014045092A (ja) 部品内蔵基板
JPH10117067A (ja) 多層配線基板及びその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
US20020166697A1 (en) Circuit board construction
JP2007053393A (ja) 多層基板およびその製造方法
JPH11284342A (ja) パッケージとその製造方法
JPH09283931A (ja) 多層配線基板
JPH0955569A (ja) 薄膜配線シート、多層配線基板、および、それらの製造方法
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法
JP2003069235A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee