CN208159009U - 树脂多层基板 - Google Patents

树脂多层基板 Download PDF

Info

Publication number
CN208159009U
CN208159009U CN201690001237.4U CN201690001237U CN208159009U CN 208159009 U CN208159009 U CN 208159009U CN 201690001237 U CN201690001237 U CN 201690001237U CN 208159009 U CN208159009 U CN 208159009U
Authority
CN
China
Prior art keywords
resin
resin layer
multilayer substrate
conductive pattern
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690001237.4U
Other languages
English (en)
Inventor
足立登志郎
用水邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208159009U publication Critical patent/CN208159009U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型提供一种树脂多层基板。树脂多层基板(101)具备:第1树脂层(21),以热塑性树脂为主材料;第2树脂层(22),以热塑性树脂为主材料,与第1树脂层(21)重叠配置;第1层间连接导体(61),被配置为在厚度方向贯通第1树脂层(21);和第1导体图案(71),在第1树脂层(21)与第2树脂层(22)之间,被配置于包含第1层间连接导体(61)在第1树脂层(21)的表面露出的区域的范围。第1导体图案(71)包含收纳第1层间连接导体(61)的一部分的部分。例如第1导体图案(71)包含被配置为覆盖在第1树脂层(21)的表面露出的区域的第1部分和被配置为包围所述第1部分的第2部分,在第1部分和第2部分,厚度不同。

Description

树脂多层基板
技术领域
本实用新型涉及树脂多层基板及其制造方法。
背景技术
在国际公开WO2012/111711号(专利文献1)中,记载了一种多层布线基板,包含导体箔的导体布线层形成于表面,所述多层布线基板是将包含热塑性树脂的树脂片层叠而制作的。该多层布线基板的内部的过孔导体由包含Sn等的导电性膏形成。
在先技术文献
专利文献
专利文献1:国际公开WO2012/111711号
实用新型内容
-实用新型要解决的课题-
由于专利文献1所述的多层布线基板是将树脂片层叠而制作的,因此相当于树脂多层基板。在树脂多层基板中,在将处于在厚度方向分离的位置的导体图案彼此电连接时,使用层间连接导体。层间连接导体的原本的导电性膏可能包含Sn等的低熔点金属。在使用包含Sn等的低熔点金属的导电性膏的情况下,在为了使层叠的多个树脂片压焊而施加加热以及加压时,低熔点金属从应成为层间连接导体的导电性膏的部分渗出并向树脂层彼此的缝隙扩展。其结果,产生渗出的低熔点金属使不必要的导体图案彼此间导通并带来短路不良的问题。
特别是在相邻的不同电位的导体图案间的距离较短的情况下,这种渗出的金属所导致的短路不良容易产生。另一方面,若为了避免渗出而在导电性膏中不添加Sn等的低熔点金属,则在将包含热塑性树脂的多个树脂片层叠并加热为热塑性树脂的软化温度以上、同时进行加压的工序中,层间连接导体难以金属化。
因此,本实用新型的目的在于,提供一种能够抑制应成为层间连接导体的导电性膏的渗出所导致的短路不良的树脂多层基板及其制造方法。
-解决课题的手段-
为了实现上述目的,基于本实用新型的树脂多层基板具备层叠体,所述层叠体具备:
多个树脂层,包含以热塑性树脂为主材料的第1树脂层和以热塑性树脂为主材料并重叠配置在上述第1树脂层的第2树脂层;
第1层间连接导体,被配置为在厚度方向贯通上述第1树脂层;和
第1导体图案,在上述第1树脂层与上述第2树脂层之间,被配置于将上述第1层间连接导体在上述第1树脂层的表面露出的区域包含在内的范围,
上述第1导体图案包含收纳上述第1层间连接导体的一部分的部分,
上述层叠体具有第1主面及与上述第1主面相反的一侧的主面即第2 主面,
上述层叠体具备串联连接部,在该串联连接部,多个层间连接导体被重叠配置,上述串联连接部将上述第1主面和上述第2主面连续地连接,
上述第1导体图案以及上述第1层间连接导体被包含于上述串联连接部,上述第1导体图案被配置于上述层叠体的内部,
在上述层叠体的上述第1主面上以及上述第2主面上的与上述串联连接部重叠的位置,配置不包含收纳上述层间连接导体的一部分的部分的金属箔图案。
-实用新型效果-
根据本实用新型,第1层间连接导体的一部分被第1导体图案收纳,能够抑制导电性膏向其他不必要的部位扩展。因此,能够抑制导电性膏的渗出所导致的短路不良。
附图说明
图1是基于本实用新型的实施方式1中的树脂多层基板的局部剖视图。
图2是图1所示的第1导体图案的附近的放大图。
图3是基于本实用新型的实施方式1中的树脂多层基板的制造方法的流程图。
图4是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第1工序的说明图。
图5是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第2工序的说明图。
图6是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第3工序的说明图。
图7是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第4工序的说明图。
图8是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第5工序的说明图。
图9是基于本实用新型的实施方式1中的树脂多层基板的制造方法的第6工序的说明图。
图10是图9所示的第1导体图案的附近的放大图。
图11是从图10所示的状态进一步产生导电性膏的渗出时的第1导体图案的附近的放大图。
图12是基于本实用新型的实施方式2中的树脂多层基板的局部剖视图。
图13是基于本实用新型的实施方式2中的树脂多层基板的制造方法的第1工序的说明图。
图14是基于本实用新型的实施方式2中的树脂多层基板的制造方法的第2工序的说明图。
图15是基于本实用新型的实施方式2中的树脂多层基板的制造方法的第3工序的说明图。
图16是基于本实用新型的实施方式2中的树脂多层基板的制造方法的第4工序的说明图。
图17是基于本实用新型的实施方式2中的树脂多层基板的制造方法的第5工序的说明图。
图18是基于本实用新型的实施方式3中的树脂多层基板的剖视图。
图19是基于本实用新型的实施方式3中的树脂多层基板的制造方法的第1工序的说明图。
图20是基于本实用新型的实施方式3中的树脂多层基板的制造方法的第2工序的说明图。
图21是基于本实用新型的实施方式4中的树脂多层基板的剖视图。
图22是基于本实用新型的实施方式4中的树脂多层基板的制造方法的说明图。
图23是基于本实用新型的实施方式4中的树脂多层基板的制造方法的流程图。
具体实施方式
附图中所示的尺寸比并不必局限于忠实地如现实那样表示,存在为了说明的方便而夸张表示尺寸比的情况。在以下的说明中,在提到上或者下的概念时,并不局限于指绝对的上或者下,存在表示图示的姿势中的相对的上或者下的情况。
(实施方式1)
参照图1以及图2,对基于本实用新型的实施方式1中的树脂多层基板进行说明。图1中表示本实施方式中的树脂多层基板101的局部剖视图。
树脂多层基板101具备:以热塑性树脂为主材料的第1树脂层21、以热塑性树脂为主材料并且与第1树脂层21重叠配置的第2树脂层22、配置为在厚度方向贯通第1树脂层21的第1层间连接导体61、和在第1树脂层21与第2树脂层22之间被配置于将第1层间连接导体61在第1树脂层21的表面露出的区域包含在内的范围的第1导体图案71。第1导体图案71包含被配置为覆盖第1层间连接导体61在第1树脂层21的表面露出的区域的第1部分31、和被配置为包围第1部分31的第2部分32。第1树脂层21以及第2树脂层22例如包含液晶聚合物树脂。此外,第1 导体图案71包含金属箔、例如铜箔。此外,第1层间连接导体61例如是包含Sn的导电性膏固化而成的。在第1部分31和第2部分32,第1导体图案71的厚度不同。在图2中将图1所示的第1导体图案71的附近放大表示。在图1以及图2所示的例子中,若将第1部分31中的第1导体图案71的厚度设为T1,将第2部分32中的第1导体图案71的厚度设为T2,则T1<T2。该大小关系也可以相反,但在本实施方式中,以下特别对T1 <T2的情况进行说明。
在本实施方式中,第1部分31的厚度比第2部分32的厚度薄,第1 部分31的第1树脂层21侧的表面与第2部分32的第1树脂层21侧的表面相比,向厚度方向后退。在第1部分31的下侧存在部位10。在部位10,构成第1层间连接导体61的导电性膏的一部分积存。这里,示意性地图示为仅导电性膏积存,实际上,并不局限于仅导电性膏在部位10积存,也可以第1层间连接导体61的材料、第1树脂层21的材料进入。
在本实施方式中,由于被配置于将第1层间连接导体61在第1树脂层21的表面露出的区域包含在内的范围的第1导体图案71具备厚度不同的第1部分31和第2部分32,因此即使例如构成第1层间连接导体61 的导电性膏包含Sn等的低熔点金属并且其一部分渗出,导电性膏也会积存于因第1部分31与第2部分32的厚度之差而产生的台阶部分,能够抑制导电性膏向其他不必要的部位扩展。因此,能够抑制导电性膏的渗出所导致的短路不良。
在本实施方式中,由于第1部分31比第2部分32薄,因此渗出的导电性膏积存于图1所示的部位10。由于部位10的周围被第2部分32包围,因此进入到部位10的导电性膏扩展到比第2部分32更靠外侧的位置的情况被抑制。
另外,优选具有比作为第1树脂层21的主材料的热塑性树脂的软化温度低的熔点的添加金属包含于所述第1层间连接导体。在这种情况下,虽然在热压接的工序中产生添加金属的渗出的可能性较高,但在本实施方式中,由于在第1导体图案71设置厚度不同的部分,能够保持渗出的添加金属,因此能够特别显著地享受效果。
优选添加金属是Sn。通过采用该结构,在加热为热塑性树脂的软化温度以上、同时进行加压的工序中,容易充分地使第1层间连接导体金属化 (固化)。此外,由于能够将渗出的Sn引导并保持于第1导体图案71中由厚度变薄的部分形成的空间,因此能够特别显著地享受效果。此外,在第1导体图案71是铜箔的情况下,与作为添加金属的Sn之间,能够形成Cu6Sn5那样的金属间化合物层、Cu-Sn合金层。由此,能够将第1导体图案71与第1层间连接导体61之间稳固地连接。此外,由于通过形成这样的金属间化合物层、合金层,从而与Sn单体相比,熔点上升并难以流动,因此能够抑制作为低熔点金属的Sn的渗出。
优选所述热塑性树脂是液晶聚合物树脂(也称为“LCP树脂”。)。通过采用该结构,能够得到高频特性优良的树脂多层基板。
参照图3~图11,对基于本实用新型的实施方式1中的树脂多层基板的制造方法进行说明。图3中表示本实施方式中的树脂多层基板的制造方法的流程图。
本实施方式中的树脂多层基板的制造方法包含:工序S1,准备以热塑性树脂为主材料的第1树脂层;工序S2,准备以所述热塑性树脂为主材料并且在表面配置有导体膜的第2树脂层;工序S3,在所述第1树脂层形成贯通孔;工序S4,向所述贯通孔填充导电性膏;工序S5,使所述第2树脂层的导体膜图案化并形成导体图案;工序S6,对所述导体图案的外缘部以及被所述外缘部包围的部分之中的任意一方进行半蚀刻并使其较薄;工序S7,将所述第2树脂层与所述第1树脂层重叠配置,以使得所述导体图案被配置为覆盖所述第1树脂层的表面之中所述贯通孔露出的区域,以所述外缘部来包围所述露出的区域;工序S8,通过将包含所述第1树脂层以及所述第2树脂层的层叠体加热为所述热塑性树脂的软化温度以上、同时进行加压,从而一体化。
这里,为了说明的方便,依次表示了工序S1~S6,工序S1~S6的顺序并不局限于如此。例如进行工序S2的定时可以是工序S1之前,可以是工序S4之后,也可以是工序S3与工序S4之间。例如,进行工序S3、S4 的定时可以是工序S6之后,也可以是工序S5与工序S6之间。如图3中流程图所示,工序S1、S3、S4的流程与工序S2、S5、S6的流程是单独的,因此可以先进行一方后进行另一方,也可以将两方并行进行。
以下,对几个工序的具体的样子进行说明。这里,以得到树脂多层基板101的情况为例来进行说明。实际上,通过该制造方法来制造的对象并不仅限于树脂多层基板101。
作为工序S2,如图4所示,准备在PET薄膜13的表面配置树脂片12,并在树脂片12的与PET薄膜13相反侧的表面配置有金属箔的部件。在本实施方式中,准备配置有铜箔14来作为金属箔的一个例子的部件。树脂片12以热塑性树脂为主材料。所谓热塑性树脂,例如可以是液晶聚合物树脂。铜箔14可以覆盖树脂片12的整个面。PET薄膜13被准备作为支承层。从这里准备的部件去除PET薄膜13得到的部件是第2树脂层22。
作为工序S5,对铜箔14进行光刻。其结果,如图5所示,仅铜箔14 的一部分残留并成为导体图案7。这里,也可以形成各种尺寸、形状的导体图案7,但在图5中,为了说明的方便,仅表示大小2个导体图案7。
作为工序S6,对一部分的导体图案7进行半蚀刻。换言之,进行使导体图案7局部变薄的蚀刻。由此,如图6所示,形成第1导体图案71。第 1导体图案71形成为从原本是导体图案7的图案局部去除材料的结果。在工序S6中,并不局限于全部导体图案7为半蚀刻的对象,即使在半蚀刻结束的时刻,也可以如图6所示,还另外存在保持原本形状的导体图案7。
从图6所示的状态起,通过激光加工等来形成贯通孔,向贯通孔填充导电性膏,将PET薄膜13剥离,从而得到图7所示的构造。图7所示的第2树脂层22具备第1导体图案71和第2层间连接导体62。如图7所示,也可以还具备不包含厚度局部变薄的部分的导体图案7。
作为工序S7,如图8所示,将第2树脂层22与第1树脂层21重叠配置。此时,这2个树脂层以外的树脂层也可以一并重叠。在图8中,合计三层的树脂层层叠,但树脂层的数量为两层以上即可,也可以是三层以外。图9中表示重叠放置的状态。图10中将图9所示的层叠体1之中第1导体图案71的附近放大表示。在第1导体图案71的下侧产生间隙9。
作为工序S8,针对层叠体1,加热为热塑性树脂的软化温度以上、同时进行加压。此时,从第1层间连接导体61渗出的导电性膏进入到第1 导体图案71的下侧的间隙9。其结果,如图11所示,在第1层间连接导体61的上侧形成部位10。部位10也可以仅由导电性膏形成,但也可以混合存在与导电性膏不同的材料。
在本实施方式中,由于在第2树脂层22所具备的第1导体图案71具备厚度不同的第1部分31和第2部分32的状态下,在工序S7中层叠各树脂层,因此即使例如构成第1层间连接导体61的导电性膏包含低熔点金属并在工序S8中该导电性膏的一部分渗出,导电性膏也会积存于通过第1部分31与第2部分32的厚度之差而产生的台阶部分。因此,能够抑制导电性膏向其他不必要的部位扩展,能够抑制导电性膏的渗出所导致的短路不良并且得到树脂多层基板。
本实施方式中的树脂多层基板的制造方法中,优选导电性膏包含具有比所述软化温度低的熔点的添加金属。在这种情况下,在工序S8中产生添加金属的渗出的可能性较高,但在本实施方式中,由于在第1导体图案 71设置厚度不同的部分,能够保持渗出的添加金属,因此能够特别显著地享受效果。
(实施方式2)
参照图12,对基于本实用新型的实施方式2中的树脂多层基板进行说明。图12中表示本实施方式中的树脂多层基板102的局部剖视图。
树脂多层基板102具备:以热塑性树脂为主材料的第1树脂层21、以热塑性树脂为主材料并与第1树脂层21重叠配置的第2树脂层22、被配置为在厚度方向贯通第1树脂层21的第1层间连接导体61、和在第1树脂层21与第2树脂层22之间被配置于将第1层间连接导体61在第1树脂层21的表面露出的区域包含在内的范围的第1导体图案71i。第1导体图案71i包含被配置为覆盖第1层间连接导体61在第1树脂层21的表面露出的区域的第1部分、和被配置为包围第1部分的第2部分。在第1部分与第2部分,厚度不同。
在本实施方式中,第2部分的厚度比第1部分的厚度薄,第2部分的第1树脂层21侧的表面与第1部分的第1树脂层21侧的表面相比,在厚度方向上后退。
在本实施方式中,能够得到与实施方式1相同的效果。但是,在本实施方式中,由于第1部分周围的第2部分比第1部分薄,因此渗出的导电性膏进一步容易积存于图12所示的部位10i。即,在通过加热为第1树脂层21以及第2树脂层22的热塑性树脂的软化温度以上、同时进行加压来使层叠体一体化的工序中,容易将与处于第1导体图案71i的周边的其他导体图案之间的树脂层间的缝隙掩埋。由此,进入到部位10i的导电性膏向外侧扩展的情况被抑制。
参照图13~图17,对基于本实用新型的实施方式2中的树脂多层基板的制造方法进行说明。再次参照图3、图4、图12。该制造方法用于得到树脂多层基板102。本实施方式中的树脂多层基板的制造方法是图3所示的流程图的范围内的制造方法。
作为工序S2,如图4所示,准备在PET薄膜13的表面配置树脂片12、在树脂片12的与PET薄膜13相反的一侧的表面配置铜箔14的部件这方面,与实施方式1中叙述的相同。
通过进行工序S5、S6,得到图13所示的构造。第1导体图案71i形成为将原本是导体图案7的图案局部去除的结果。从图13所示的状态起,通过激光加工等来形成贯通孔,向贯通孔填充导电性膏,将PET薄膜13 剥离,从而得到图14所示的构造。图14所示的第2树脂层22具备第1 导体图案71i和第2层间连接导体62。也可以还具备不包含厚度局部变薄的部分的导体图案7。
作为工序S7,如图15所示,将第2树脂层22与第1树脂层21重叠配置。此时,也可以将这2个树脂层以外的树脂层也一并重叠。图16中表示重叠放置的状态。图17中表示将进一步对该层叠体进行加压时的第1 导体图案71i的附近放大的位置。在第1导体图案71i的外缘部的下侧产生间隙9。
作为工序S8,针对层叠体1,加热为热塑性树脂的软化温度以上、同时进行加压。此时,从第1层间连接导体61渗出的导电性膏进入到第1 导体图案71i的下侧的间隙9。其结果,如图12所示,在第1层间连接导体61的下侧形成部位10i。部位10i也可以仅由导电性膏形成,但也可以导电性膏和其他材料混合存在。
在本实施方式中,表示了在第1导体图案71i的外周的整体形成阶梯差,但也可以是仅在第1导体图案的外周之中与相邻的导电体之间的短路不良成为问题的位置形成阶梯差的结构。即,也可以仅在与相邻的导电体的距离被设定为短到一定以上的位置,形成在第1导体图案的外周变薄的第2部分。也可以仅在一个第1导体图案的外周之中的一部分形成第2部分。
(实施方式3)
参照图18,对基于本实用新型的实施方式3中的树脂多层基板进行说明。图18中表示本实施方式中的树脂多层基板103的剖视图。
树脂多层基板103具备:以热塑性树脂为主材料的第1树脂层21、以所述热塑性树脂为主材料并与第1树脂层21重叠配置的第2树脂层22、被配置于在厚度方向贯通第1树脂层21的第1层间连接导体61、和在第 1树脂层21与第2树脂层22之间被配置于将第1层间连接导体61在第1 树脂层21的表面露出的区域包含在内的范围的第1导体图案71。第1导体图案71包含收纳第1层间连接导体61的一部分的部分。在本实施方式中,如图18所示,在第1导体图案71设置凹部,第1层间连接导体61 的上端附近的一部分进入该凹部从而被收纳。
被收纳于第1导体图案71的也可以如实施方式1中说明那样,仅是构成第1层间连接导体61的导电性膏中包含的低熔点金属的一部分,但收纳于第1层间连接导体61的并不仅限于导电性膏中包含的特定的成分,也可以如本实施方式所示,构成第1层间连接导体61的导电性膏之中处于与第1导体图案71接近的位置的一部分直接被收纳。
在本实施方式中,也能够得到实施方式1中说明的效果。进一步地,在本实施方式中,由于第1导体图案71包含收纳第1层间连接导体61的部分,因此通过第1层间连接导体61的一部分被收纳于此,能够减小第1 层间连接导体61与第1导体图案71的合计的厚度方向的尺寸。因此,能够减少在树脂多层基板的最表面,第1层间连接导体61所对应的部位局部为凸部的情况。
在本实施方式中,说明了在导体图案的下表面设置凹部,相对于该导体图案从下侧相接的层间连接导体的上端附近的一部分进入该凹部,但上下关系也可以相反。即,也可以在导体图案的上表面设置凹部,相对于该导体图案从上侧相接的层间连接导体的下端附近的一部分进入该凹部。
如图18所示,优选树脂多层基板103具备比树脂多层基板103内的其他部位更多数量的层间连接导体被重叠配置的部分即串联连接部,第1 导体图案71被包含于所述串联连接部。在图18所示的例子中,在左右方向上表示了4个群,其中从右起第2个群相当于串联连接部。这样,在与其他部位相比更多数量的层间连接导体被重叠配置的部分即串联连接部,担心在树脂多层基板的最表面产生凸部,但在本实施方式中,由于串联连接部中包含第1导体图案,因此能够有效地抑制产生凸部的问题。在以下说明的其他实施方式中也是同样的。
参照图19~图20,对基于本实用新型的实施方式3中的树脂多层基板的制造方法进行说明。该制造方法用于得到树脂多层基板103(参照图 18)。树脂多层基板103基本是将多个树脂层2层叠制作的,为了说明的方便,将多个树脂层2之中特定的一层说明为第1树脂层21,将另外特定的一层说明为第2树脂层22。第1树脂层21和第2树脂层22也是树脂层 2的一种。
在本实施方式中的树脂多层基板的制造方法中,如图19所示,在各树脂层2使表面的铜箔图案化,形成导体图案。在一部分的导体图案,形成通过半蚀刻等方法来使厚度变薄的部分。进一步通过激光加工等来形成贯通孔15。这里,说明了先进行导体图案的形成,但顺序并不局限于此,也可以先进行导体图案的形成和贯通孔15的形成的任意一个。接下来,如图20所示,向各树脂层2的各贯通孔15填充作为层间连接导体的导体膏。在图20中,在第1树脂层21形成第1层间连接导体61,在第2树脂层22形成第2层间连接导体62。通过将这些树脂层层叠并进行加热以及加压,能够得到图18所示的树脂多层基板103。
在本实施方式中,能够得到抑制了导电性膏的渗出所导致的短路不良、并且防止表面的局部凸部的产生从而平坦度优良的树脂多层基板。
(实施方式4)
参照图21,对基于本实用新型的实施方式4中的树脂多层基板进行说明。图21中表示本实施方式中的树脂多层基板104的剖视图。树脂多层基板104具备第1导体图案71j。
在本实施方式中,第1导体图案71j包含被配置为至少一部分与第1 层间连接导体61在第1树脂层21的表面露出的区域重叠的贯通孔即导体图案贯通孔16。也可以是导体图案贯通孔16的一部分与第1层间连接导体61重叠的结构,但可以是导体图案贯通孔16的整体与第1层间连接导体61重叠的结构。
在本实施方式中,在第1导体图案71j设置导体图案贯通孔16,导体图案贯通孔16的至少一部分与第1层间连接导体61在第1树脂层21的表面露出的区域重叠,因此第1层间连接导体61的一部分被收纳于导体图案贯通孔16的内部,从而能够减小厚度方向的尺寸。因此,能够减少在树脂多层基板的最表面,第1层间连接导体61所对应的部位局部为凸部的情况。
参照图22~图23,对基于本实用新型的实施方式4中的树脂多层基板的制造方法进行说明。该制造方法用于得到树脂多层基板104(参照图 21)。
在本实施方式中的树脂多层基板的制造方法中,如图22所示,在各树脂层2,使表面的铜箔图案化,形成导体图案。在一部分的导体图案,形成导体图案贯通孔16。导体图案贯通孔16能够通过激光加工等公知技术来形成。
图23中表示本实施方式中的树脂多层基板的制造方法的流程图。
树脂多层基板的制造方法包含:工序S1,准备以热塑性树脂为主材料的第1树脂层;工序S2,准备以上述热塑性树脂为主材料并在表面配置有导体膜的第2树脂层;工序S13,在上述第1树脂层形成第1贯通孔;工序S14,向上述第1贯通孔填充导电性膏;工序S5,使上述第2树脂层的导体膜图案化并形成导体图案;工序S16,在上述导体图案形成第2贯通孔;工序S7,将上述第2树脂层与上述第1树脂层重叠配置,以使得上述导体图案被配置为覆盖上述第1树脂层的表面之中上述第1贯通孔露出的区域,上述第2贯通孔的至少一部分与上述露出的区域重叠;和工序S8,通过将包含上述第1树脂层以及上述第2树脂层的层叠体加热为上述热塑性树脂的软化温度以上、同时进行加压,从而一体化。若在图21~图22 所示的例子中,形成于树脂层2的贯通孔15相当于“第1贯通孔”,形成于第1导体图案71j的导体图案贯通孔16相当于“第2贯通孔”。
在本实施方式中,能够得到对导电性膏的渗出所导致的短路不良进行抑制并且防止表面的局部凸部的产生从而平坦度优良的树脂多层基板。
另外,也可以将上述实施方式之中的多个适当地组合来采用。
另外,本次公开的上述实施方式在全部方面为示例,并不是限制性的。本实用新型的范围通过权利要求书来表示,包含与权利要求书均等的意思以及范围内的全部变更。
-符号说明-
1层叠体,2树脂层,7导体图案,9间隙,10、10i部位,12 树脂片,13 PET薄膜,14铜箔,15贯通孔,16导体图案贯通孔, 21第1树脂层,22第2树脂层,31第1部分,32第2部分,61第1层间连接导体,62第2层间连接导体,71、71i、71j第1导体图案, 101、102、103、104树脂多层基板。

Claims (10)

1.一种树脂多层基板,具备层叠体,所述层叠体具备:
多个树脂层,包含以热塑性树脂为主材料的第1树脂层和以热塑性树脂为主材料并重叠配置在所述第1树脂层的第2树脂层;
第1层间连接导体,被配置成在厚度方向贯通所述第1树脂层;和
第1导体图案,在所述第1树脂层与所述第2树脂层之间,被配置于将所述第1层间连接导体于所述第1树脂层的表面露出的区域包含在内的范围,
所述第1导体图案包含收纳所述第1层间连接导体的一部分的部分,
所述层叠体具有第1主面及与所述第1主面相反的一侧的主面即第2主面,
所述层叠体具备串联连接部,在该串联连接部,多个层间连接导体被重叠配置,所述串联连接部将所述第1主面和所述第2主面连续地连接,
所述第1导体图案以及所述第1层间连接导体被包含于所述串联连接部,所述第1导体图案被配置于所述层叠体的内部,
在所述层叠体的所述第1主面上以及所述第2主面上的与所述串联连接部重叠的位置,配置不包含收纳所述层间连接导体的一部分的部分的金属箔图案。
2.根据权利要求1所述的树脂多层基板,其中,
所述第1导体图案包含被配置为覆盖所述第1层间连接导体于所述第1树脂层的表面露出的区域的第1部分和被配置为包围所述第1部分的第2部分,在所述第1部分和所述第2部分,厚度不同。
3.根据权利要求2所述的树脂多层基板,其中,
所述第1部分的厚度与所述第2部分的厚度相比变薄,
所述第1部分的所述第1树脂层侧的表面与所述第2部分的所述第1树脂层侧的表面相比,在厚度方向上后退。
4.根据权利要求2所述的树脂多层基板,其中,
所述第2部分的厚度与所述第1部分的厚度相比变薄,
所述第2部分的所述第1树脂层侧的表面与所述第1部分的所述第1 树脂层侧的表面相比,在厚度方向上后退。
5.根据权利要求1所述的树脂多层基板,其中,
所述第1导体图案包含导体图案贯通孔,该导体图案贯通孔是被配置为至少一部分与所述第1层间连接导体在所述第1树脂层的表面露出的区域重叠的贯通孔。
6.根据权利要求1至5中的任意一项所述的树脂多层基板,其中,
具有比构成所述第1树脂层以及所述第2树脂层的热塑性树脂的软化温度低的熔点的添加金属被包含于所述第1层间连接导体。
7.根据权利要求6所述的树脂多层基板,其中,
所述添加金属是Sn。
8.根据权利要求1至5中的任意一项所述的树脂多层基板,其中,
构成所述第1树脂层以及所述第2树脂层的热塑性树脂是液晶聚合物树脂。
9.根据权利要求6所述的树脂多层基板,其中,
构成所述第1树脂层以及所述第2树脂层的热塑性树脂是液晶聚合物树脂。
10.根据权利要求7所述的树脂多层基板,其中,
构成所述第1树脂层以及所述第2树脂层的热塑性树脂是液晶聚合物树脂。
CN201690001237.4U 2015-11-10 2016-10-14 树脂多层基板 Active CN208159009U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-220363 2015-11-10
JP2015220363 2015-11-10
JP2016-124677 2016-06-23
JP2016124677 2016-06-23
PCT/JP2016/080500 WO2017081981A1 (ja) 2015-11-10 2016-10-14 樹脂多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN208159009U true CN208159009U (zh) 2018-11-27

Family

ID=58695104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690001237.4U Active CN208159009U (zh) 2015-11-10 2016-10-14 树脂多层基板

Country Status (4)

Country Link
US (1) US10743414B2 (zh)
JP (1) JP6696996B2 (zh)
CN (1) CN208159009U (zh)
WO (1) WO2017081981A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子(淮安)有限公司 多层树脂基板及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
WO2022004504A1 (ja) * 2020-06-30 2022-01-06 株式会社村田製作所 積層基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
JP2003338691A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層基板
JP2004311926A (ja) * 2002-10-07 2004-11-04 Sony Corp 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置
JP2005019601A (ja) * 2003-06-25 2005-01-20 Denso Corp 多層回路基板およびその製造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
TW200803686A (en) * 2006-03-28 2008-01-01 Matsushita Electric Ind Co Ltd Multilayer wiring board and its manufacturing method
US7956293B2 (en) * 2006-04-03 2011-06-07 Panasonic Corporation Multilayer printed wiring board and manufacturing method thereof
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP2009212100A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材およびその製造方法
JP5556984B2 (ja) * 2009-03-09 2014-07-23 株式会社村田製作所 多層配線基板およびその製造方法
JP5359940B2 (ja) * 2010-03-10 2013-12-04 株式会社デンソー 多層回路基板の製造方法
WO2012111711A1 (ja) 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子(淮安)有限公司 多层树脂基板及其制作方法

Also Published As

Publication number Publication date
WO2017081981A1 (ja) 2017-05-18
US10743414B2 (en) 2020-08-11
JPWO2017081981A1 (ja) 2018-05-10
US20180213643A1 (en) 2018-07-26
JP6696996B2 (ja) 2020-05-20

Similar Documents

Publication Publication Date Title
CN103493610B (zh) 刚性柔性基板及其制造方法
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US9330941B2 (en) Package carrier and manufacturing method thereof
CN208159009U (zh) 树脂多层基板
CN103188882B (zh) 一种电路板及其制作方法
JP2016111332A (ja) パッケージ構造およびその製造方法
CN104332412A (zh) 封装基板、封装结构以及封装基板的制作方法
JP2008034534A (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP2016219579A (ja) インダクタ及びその製造方法
CN104517922B (zh) 层叠式封装结构及其制法
CN104299919B (zh) 无芯层封装结构及其制造方法
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
US9788427B2 (en) Circuit board structure with embedded fine-pitch wires and fabrication method thereof
CN103871996A (zh) 封装结构及其制作方法
JP2010003800A (ja) チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
CN105762131A (zh) 封装结构及其制法
TW201722226A (zh) 電路板結構及其製作方法
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
JPWO2012117872A1 (ja) 部品内蔵樹脂基板
CN107240580A (zh) 一种导线架、电子组件以及电感器
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN107645855B (zh) 无导线电镀电路板及其制作方法
TW201216428A (en) Package unit, stacking structure thereof and manufacturing method thereof

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant