JPWO2017081981A1 - 樹脂多層基板およびその製造方法 - Google Patents

樹脂多層基板およびその製造方法 Download PDF

Info

Publication number
JPWO2017081981A1
JPWO2017081981A1 JP2017550033A JP2017550033A JPWO2017081981A1 JP WO2017081981 A1 JPWO2017081981 A1 JP WO2017081981A1 JP 2017550033 A JP2017550033 A JP 2017550033A JP 2017550033 A JP2017550033 A JP 2017550033A JP WO2017081981 A1 JPWO2017081981 A1 JP WO2017081981A1
Authority
JP
Japan
Prior art keywords
resin
resin layer
multilayer substrate
conductor pattern
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017550033A
Other languages
English (en)
Other versions
JP6696996B2 (ja
Inventor
登志郎 足立
登志郎 足立
邦明 用水
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017081981A1 publication Critical patent/JPWO2017081981A1/ja
Application granted granted Critical
Publication of JP6696996B2 publication Critical patent/JP6696996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

樹脂多層基板(101)は、熱可塑性樹脂を主材料とする第1樹脂層(21)と、前記熱可塑性樹脂を主材料とし、第1樹脂層(21)に重ねて配置された第2樹脂層(22)と、第1樹脂層(21)を厚み方向に貫通するように配置された第1層間接続導体(61)と、第1樹脂層(21)と第2樹脂層(22)との間において、第1層間接続導体(61)が第1樹脂層(21)の表面に露出する領域を含む範囲に配置された第1導体パターン(71)とを備える。第1導体パターン(71)は、第1層間接続導体(61)の一部を収容する部分を含む。たとえば第1導体パターン(71)は、第1樹脂層(21)の表面に露出する領域を覆うように配置された第1部分と前記第1部分を取り囲むように配置された第2部分とを含み、前記第1部分と前記第2部分とで厚みが異なる。

Description

本発明は、樹脂多層基板およびその製造方法に関するものである。
国際公開WO2012/111711号(特許文献1)には、導体箔からなる導体配線層が表面に形成され、熱可塑性樹脂を含む樹脂シートを積層して作製された多層配線基板が記載されている。この多層配線基板の内部のビアホール導体は、Snなどを含む導電性ペーストによって形成されている。
国際公開WO2012/111711号
特許文献1に記載された多層配線基板は、樹脂シートを積層して作製されたものであるので、樹脂多層基板に該当する。樹脂多層基板においては、厚み方向に離れた位置にある導体パターン同士を電気的に接続する際に層間接続導体が用いられる。層間接続導体の元となる導電性ペーストは、Snなどの低融点金属を含む場合がある。Snなどの低融点金属を含む導電性ペーストを用いた場合、積層した複数の樹脂シートを圧着させるために加熱および加圧を加える際に、層間接続導体となるべき導電性ペーストの部分から低融点金属が染み出して樹脂層同士の隙間に広がる。その結果、染み出た低融点金属が不所望な導体パターン同士の間を導通させてしまい、ショート不良をもたらすという問題が生じる。
特に隣接する異なる電位の導体パターン間の距離が短い場合、そのような染み出した金属によるショート不良は発生しやすい。一方、染み出しを避けるために導電性ペーストにはSnなどの低融点金属を添加しないこととすれば、熱可塑性樹脂を含む複数の樹脂シートを積層して熱可塑性樹脂の軟化温度以上に加熱しつつ加圧する工程において層間接続導体が金属化しにくくなる。
そこで、本発明は、層間接続導体となるべき導電性ペーストの染み出しによるショート不良を抑制することができる樹脂多層基板およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく樹脂多層基板は、熱可塑性樹脂を主材料とする第1樹脂層と、上記熱可塑性樹脂を主材料とし、上記第1樹脂層に重ねて配置された第2樹脂層と、上記第1樹脂層を厚み方向に貫通するように配置された第1層間接続導体と、上記第1樹脂層と上記第2樹脂層との間において、上記第1層間接続導体が上記第1樹脂層の表面に露出する領域を含む範囲に配置された第1導体パターンとを備え、上記第1導体パターンは、上記第1層間接続導体の一部を収容する部分を含む。
本発明によれば、第1層間接続導体の一部が第1導体パターンによって収容されることとなり、他の不所望な部位に導電性ペーストが広がることを抑制することができる。したがって、導電性ペーストの染み出しによるショート不良を抑制することができる。
本発明に基づく実施の形態1における樹脂多層基板の部分断面図である。 図1に示した第1導体パターンの近傍の拡大図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法のフローチャートである。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第1の工程の説明図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第2の工程の説明図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第3の工程の説明図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第4の工程の説明図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第5の工程の説明図である。 本発明に基づく実施の形態1における樹脂多層基板の製造方法の第6の工程の説明図である。 図9に示した第1導体パターンの近傍の拡大図である。 図10に示した状態からさらに導電性ペーストの染み出しが生じたときの第1導体パターンの近傍の拡大図である。 本発明に基づく実施の形態2における樹脂多層基板の部分断面図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第1の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第2の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第3の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第4の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第5の工程の説明図である。 本発明に基づく実施の形態3における樹脂多層基板の断面図である。 本発明に基づく実施の形態3における樹脂多層基板の製造方法の第1の工程の説明図である。 本発明に基づく実施の形態3における樹脂多層基板の製造方法の第2の工程の説明図である。 本発明に基づく実施の形態4における樹脂多層基板の断面図である。 本発明に基づく実施の形態4における樹脂多層基板の製造方法の説明図である。 本発明に基づく実施の形態4における樹脂多層基板の製造方法のフローチャートである。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
図1および図2を参照して、本発明に基づく実施の形態1における樹脂多層基板について説明する。本実施の形態における樹脂多層基板101の部分断面図を図1に示す。
樹脂多層基板101は、熱可塑性樹脂を主材料とする第1樹脂層21と、熱可塑性樹脂を主材料とし、第1樹脂層21に重ねて配置された第2樹脂層22と、第1樹脂層21を厚み方向に貫通するように配置された第1層間接続導体61と、第1樹脂層21と第2樹脂層22との間において、第1層間接続導体61が第1樹脂層21の表面に露出する領域を含む範囲に配置された第1導体パターン71とを備える。第1導体パターン71は、第1層間接続導体61が第1樹脂層21の表面に露出する領域を覆うように配置された第1部分31と第1部分31を取り囲むように配置された第2部分32とを含む。第1樹脂層21および第2樹脂層22は、たとえば液晶ポリマー樹脂を含むものである。また、第1導体パターン71は、金属箔、たとえば銅箔からなる。また、第1層間接続導体61は、たとえばSnを含む導電性ペーストが固化したものである。第1部分31と第2部分32とで第1導体パターン71の厚みが異なる。図1に示した第1導体パターン71の近傍を拡大して図2に示す。図1および図2に示した例では、第1部分31における第1導体パターン71の厚みをT1とし、第2部分32における第1導体パターン71の厚みをT2とすると、T1<T2である。この大小関係は逆であってもよいが、本実施の形態では、特にT1<T2である場合について以下説明する。
本実施の形態では、第1部分31の厚みは第2部分32の厚みに比べて薄くなっており、第1部分31の第1樹脂層21側の表面は、第2部分32の第1樹脂層21側の表面に比べて厚み方向に後退している。第1部分31の下側に部位10がある。部位10には第1層間接続導体61を構成する導電性ペーストの一部が溜まっている。ここでは模式的に導電性ペーストのみが溜まっているように図示しているが、実際には、部位10には導電性ペーストのみが詰まっているとは限らず、第1層間接続導体61の材料、第1樹脂層21の材料が進入していてもよい。
本実施の形態では、第1層間接続導体61が第1樹脂層21の表面に露出する領域を含む範囲に配置された第1導体パターン71が厚みの異なる第1部分31と第2部分32とを備えるので、たとえ第1層間接続導体61を構成する導電性ペーストがSnなどの低融点金属を含んでいてその一部が染み出したとしても、第1部分31と第2部分32との厚みの差によって生じた段差部分に導電性ペーストが溜まることとなり、他の不所望な部位に導電性ペーストが広がることを抑制することができる。したがって、導電性ペーストの染み出しによるショート不良を抑制することができる。
本実施の形態では、第2部分32よりも第1部分31の方が薄くなっているので、染み出した導電性ペーストは図1に示す部位10に溜まることとなる。部位10は周囲を第2部分32によって囲まれているので、部位10に入り込んだ導電性ペーストは第2部分32より外側に広がることが抑制される。
なお、第1樹脂層21の主材料である熱可塑性樹脂の軟化温度よりも低い融点を有する添加金属が前記第1層間接続導体に含まれていることが好ましい。このような場合、熱圧着の工程において添加金属の染み出しが起こる可能性が高いが、本実施の形態では、第1導体パターン71に厚みの異なる部分を設け、染み出した添加金属を保持することができるので、特に顕著に効果を享受することができる。
添加金属はSnであることが好ましい。この構成を採用することにより、熱可塑性樹脂の軟化温度以上に加熱しつつ加圧する工程において、十分に第1層間接続導体を金属化(固化)させやすくなる。また、染み出したSnを第1導体パターン71に厚みが薄くなった部分によって形成された空間に導き、保持することができるので、特に顕著に効果を享受することができる。また、第1導体パターン71が銅箔である場合、添加金属であるSnとの間で、Cu6Sn5のような金属間化合物層やCu−Sn合金層を形成させることができる。これにより、第1導体パターン71と第1層間接続導体61との間を強固に接続できる。また、このような金属間化合物層や合金層が形成されることによりSn単体と比較して融点が上がり流動しにくくなるので、低融点金属であるSnの染み出しを抑制することができる。
前記熱可塑性樹脂は液晶ポリマー樹脂(「LCP樹脂」ともいう。)であることが好ましい。この構成を採用することにより、高周波特性に優れた樹脂多層基板を得ることができる。
図3〜図11を参照して、本発明に基づく実施の形態1における樹脂多層基板の製造方法について説明する。本実施の形態における樹脂多層基板の製造方法のフローチャートを図3に示す。
本実施の形態における樹脂多層基板の製造方法は、熱可塑性樹脂を主材料とする第1樹脂層を用意する工程S1と、前記熱可塑性樹脂を主材料とし、表面に導体膜が配置された第2樹脂層を用意する工程S2と、前記第1樹脂層に貫通孔を形成する工程S3と、前記貫通孔に導電性ペーストを充填する工程S4と、前記第2樹脂層の導体膜をパターニングして導体パターンを形成する工程S5と、前記導体パターンの外縁部および前記外縁部に取り囲まれた部分のうちいずれか一方をハーフエッチングして薄くする工程S6と、前記第1樹脂層の表面のうち前記貫通孔が露出する領域を覆い、前記露出する領域を前記外縁部を以て取り囲むように前記導体パターンが配置されるように、前記第2樹脂層を前記第1樹脂層に重ねて配置する工程S7と、前記第1樹脂層および前記第2樹脂層を含む積層体を、前記熱可塑性樹脂の軟化温度以上に加熱しつつ加圧することによって一体化する工程S8とを含む。
ここでは説明の便宜上、工程S1〜S6をこの順に示したが、工程S1〜S6の順序はこのとおりとは限らない。たとえば工程S2を行なうタイミングは工程S1より前であってもよく、工程S4の後であってもよく、工程S3と工程S4との間であってもよい。たとえば工程S3,S4を行なうタイミングは、工程S6の後であってもよく、工程S5と工程S6との間であってもよい。図3にフローチャートに示したように、工程S1,S3,S4の流れと、工程S2,S5,S6の流れとは別ものであるので、一方を先に行なった後に他方を行なってもよく、両方を並行して行なってもよい。
以下では、いくつかの工程の具体的な様子について、説明する。ここでは、樹脂多層基板101を得る場合を例にとって説明する。実際には、この製造方法で製造する対象は、樹脂多層基板101に限らない。
工程S2として、図4に示すように、PETフィルム13の表面に樹脂シート12が配置され、樹脂シート12のPETフィルム13とは逆側の表面に金属箔が配置されたものを用意する。本実施の形態では、金属箔の一例として銅箔14が配置されたものを用意する。樹脂シート12は熱可塑性樹脂を主材料としたものである。熱可塑性樹脂とはたとえば液晶ポリマー樹脂であってよい。銅箔14は、樹脂シート12の全面を覆っていてよい。PETフィルム13は、支持層として用意されたものである。ここで用意されたものからPETフィルム13を除いたものが第2樹脂層22である。
工程S5として、銅箔14に対してフォトリソグラフィを行なう。その結果、図5に示すように、銅箔14の一部のみが残されて導体パターン7となる。ここでは、さまざまなサイズ、形状の導体パターン7が形成されてもよいが、図5では説明の便宜のために大小2つの導体パターン7のみを示している。
工程S6として、一部の導体パターン7に対してハーフエッチングを行なう。言い換えれば、導体パターン7を部分的に薄くするエッチングを行なう。これにより、図6に示すように、第1導体パターン71が形成される。第1導体パターン71は、元は導体パターン7であったものから材料を部分的に除去した結果として形成されたものである。工程S6では、全ての導体パターン7がハーフエッチングの対象となるとは限らず、ハーフエッチングが終わった時点でも、図6に示すように、元の形状のままの導体パターン7が他に存在してもよい。
図6に示した状態からレーザ加工などによって貫通孔を形成し、貫通孔に導電性ペーストを充填し、PETフィルム13を剥離することによって、図7に示す構造が得られる。図7に示す第2樹脂層22は、第1導体パターン71と、第2層間接続導体62とを備える。図7に示すようにさらに厚みが部分的に薄くなった部分を含まない導体パターン7を備えていてもよい。
工程S7として、図8に示すように、第2樹脂層22を第1樹脂層21に重ねて配置する。このとき、これら2つの樹脂層以外の樹脂層も併せて重ねてもよい。図8では、合計3層の樹脂層が積み重ねられているが、樹脂層の数は2層以上であればよく、3層以外であってもよい。重ねて置いた状態を図9に示す。図9に示した積層体1のうち第1導体パターン71の近傍を拡大したところを図10に示す。第1導体パターン71の下側に間隙9が生じている。
積層体1に対して、工程S8として、熱可塑性樹脂の軟化温度以上に加熱しつつ加圧する。このとき、第1層間接続導体61から染み出た導電性ペーストが第1導体パターン71の下側の間隙9に入り込む。その結果、図11に示すように第1層間接続導体61の上側に部位10が形成される。部位10は導電性ペーストのみで形成されていてもよいが、導電性ペーストと他の材料とが混在してもよい。
本実施の形態では、第2樹脂層22が備える第1導体パターン71が厚みの異なる第1部分31と第2部分32とを備える状態で工程S7で各樹脂層が積み重ねられたので、たとえ第1層間接続導体61を構成する導電性ペーストが低融点金属を含んでいて工程S8においてこの導電性ペーストの一部が染み出したとしても、第1部分31と第2部分32との厚みの差によって生じた段差部分に導電性ペーストが溜まることとなる。したがって、他の不所望な部位に導電性ペーストが広がることを抑制することができ、導電性ペーストの染み出しによるショート不良を抑制しつつ、樹脂多層基板を得ることができる。
本実施の形態における樹脂多層基板の製造方法で、導電性ペーストは、前記軟化温度より低い融点を有する添加金属を含むことが好ましい。このような場合、工程S8において添加金属の染み出しが起こる可能性が高いが、本実施の形態では、第1導体パターン71に厚みの異なる部分を設け、染み出した添加金属を保持することができるので、特に顕著に効果を享受することができる。
(実施の形態2)
図12を参照して、本発明に基づく実施の形態2における樹脂多層基板について説明する。本実施の形態における樹脂多層基板102の部分断面図を図12に示す。
樹脂多層基板102は、熱可塑性樹脂を主材料とする第1樹脂層21と、熱可塑性樹脂を主材料とし、第1樹脂層21に重ねて配置された第2樹脂層22と、第1樹脂層21を厚み方向に貫通するように配置された第1層間接続導体61と、第1樹脂層21と第2樹脂層22との間において、第1層間接続導体61が第1樹脂層21の表面に露出する領域を含む範囲に配置された第1導体パターン71iとを備える。第1導体パターン71iは、第1層間接続導体61が第1樹脂層21の表面に露出する領域を覆うように配置された第1部分と第1部分を取り囲むように配置された第2部分とを含む。第1部分と第2部分とで厚みが異なる。
本実施の形態では、第2部分の厚みは第1部分の厚みに比べて薄くなっており、第2部分の第1樹脂層21側の表面は、第1部分の第1樹脂層21側の表面に比べて厚み方向に後退している。
本実施の形態においても、実施の形態1と同様の効果を得ることができる。ただし、本実施の形態では、第1部分よりもその周りの第2部分の方が薄くなっているので、染み出した導電性ペーストは図12に示す部位10iにさらに溜まりやすくなる。すなわち、第1樹脂層21および第2樹脂層22の熱可塑性樹脂の軟化温度以上に加熱しつつ加圧することによって積層体を一体化する工程において、第1導体パターン71iの周辺にある他の導体パターンとの間の樹脂層間の隙間を埋めやすくなる。これにより、部位10iに入り込んだ導電性ペーストは外側に広がることが抑制される。
図13〜図17を参照して、本発明に基づく実施の形態2における樹脂多層基板の製造方法について説明する。図3、図4、図12も再び参照する。この製造方法は、樹脂多層基板102を得るためのものである。本実施の形態における樹脂多層基板の製造方法は、図3に示したフローチャートの範囲内の製造方法である。
工程S2として、図4に示すように、PETフィルム13の表面に樹脂シート12が配置され、樹脂シート12のPETフィルム13とは逆側の表面に銅箔14が配置されたものを用意する点は、実施の形態1で述べたのと同じである。
工程S5,S6を行なうことによって、図13に示す構造を得る。第1導体パターン71iは、元は導体パターン7であったものを部分的に除去した結果として形成されたものである。図13に示した状態からレーザ加工などによって貫通孔を形成し、貫通孔に導電性ペーストを充填し、PETフィルム13を剥離することによって、図14に示す構造が得られる。図14に示す第2樹脂層22は、第1導体パターン71iと、第2層間接続導体62とを備える。さらに厚みが部分的に薄くなった部分を含まない導体パターン7を備えていてもよい。
工程S7として、図15に示すように、第2樹脂層22を第1樹脂層21に重ねて配置する。このとき、これら2つの樹脂層以外の樹脂層も併せて重ねてもよい。重ねて置いた状態を図16に示す。この積層体をさらに加圧したときの、第1導体パターン71iの近傍を拡大したところを図17に示す。第1導体パターン71iの外縁部の下側に間隙9が生じている。
積層体1に対して、工程S8として、熱可塑性樹脂の軟化温度以上に加熱しつつ加圧する。このとき、第1層間接続導体61から染み出た導電性ペーストが第1導体パターン71iの下側の間隙9に入り込む。その結果、図12に示すように第1層間接続導体61の下側に部位10iが形成される。部位10iは導電性ペーストのみで形成されていてもよいが、導電性ペーストと他の材料とが混在してもよい。
本実施の形態では、第1導体パターン71iの外周の全体に段差が形成されたものを示したが、第1導体パターンの外周のうち隣りの導電体との間のショート不良が問題になる箇所のみにおいて段差を形成した構成であってもよい。すなわち、隣の導電体との距離が一定以上短く設定されている箇所のみにおいて第1導体パターンの外周に薄くなった第2部分を形成してもよい。1つの第1導体パターンの外周のうち一部のみに第2部分が形成されていてもよい。
(実施の形態3)
図18を参照して、本発明に基づく実施の形態3における樹脂多層基板について説明する。本実施の形態における樹脂多層基板103の断面図を図18に示す。
樹脂多層基板103は、熱可塑性樹脂を主材料とする第1樹脂層21と、前記熱可塑性樹脂を主材料とし、第1樹脂層21に重ねて配置された第2樹脂層22と、第1樹脂層21を厚み方向に貫通するように配置された第1層間接続導体61と、第1樹脂層21と第2樹脂層22との間において、第1層間接続導体61が第1樹脂層21の表面に露出する領域を含む範囲に配置された第1導体パターン71とを備える。第1導体パターン71は、第1層間接続導体61の一部を収容する部分を含む。本実施の形態では、図18に示すように、第1導体パターン71に凹部が設けられており、この凹部に第1層間接続導体61の上端近傍の一部が入り込むことによって収容されている。
第1導体パターン71に収容されるのは、実施の形態1で説明したように、第1層間接続導体61を構成する導電性ペーストに含まれる低融点金属の一部のみであってもよいが、第1層間接続導体61に収容されるものは導電性ペーストに含まれる特定の成分のみとは限らず、本実施の形態で示したように、第1層間接続導体61を構成する導電性ペーストのうち第1導体パターン71に近い位置にある一部がそのまま収容されてもよい。
本実施の形態においても、実施の形態1で説明した効果を得ることができる。さらに本実施の形態では、第1導体パターン71は、第1層間接続導体61を収容する部分を含むので、第1層間接続導体61の一部がここに収容されることで、第1層間接続導体61と第1導体パターン71との合計の厚み方向の寸法を減らすことができている。したがって、樹脂多層基板の最表面において第1層間接続導体61に対応する部位が局所的に凸部となることを軽減することができる。
本実施の形態では、導体パターンの下面に凹部が設けられており、この導体パターンに対して下側から接する層間接続導体の上端近傍の一部がこの凹部に入り込むものとして説明したが、上下関係は逆であってもよい。すなわち、導体パターンの上面に凹部が設けられており、この導体パターンに対して上側から接する層間接続導体の下端近傍の一部がこの凹部に入り込むものであってもよい。
図18に示したように、樹脂多層基板103は、樹脂多層基板103内の他の部位に比べて多くの数の層間接続導体が重なって配置された部分である直列接続部を備え、第1導体パターン71は、前記直列接続部に含まれていることが好ましい。図18に示した例では、左右方向に4つの群が示されているが、そのうち右から2番目の群が直列接続部に該当する。このように、他の部位に比べて多くの数の層間接続導体が重なって配置された部分である直列接続部においては、樹脂多層基板の最表面に凸部が生じることが懸念されるが、本実施の形態では、直列接続部に第1導体パターンが含まれているので、凸部が生じるという問題を効果的に抑制することができる。以下に説明する他の実施の形態においても同様のことがいえる。
図19〜図20を参照して、本発明に基づく実施の形態3における樹脂多層基板の製造方法について説明する。この製造方法は、樹脂多層基板103(図18参照)を得るためのものである。樹脂多層基板103は、基本的に複数の樹脂層2を積み重ねて作製するものであるが、説明の便宜のため、複数の樹脂層2のうちの特定の1層を第1樹脂層21とし、別の特定の1層を第2樹脂層22として説明する。第1樹脂層21も第2樹脂層22も樹脂層2の一種である。
本実施の形態における樹脂多層基板の製造方法では、図19に示すように、各樹脂層2において表面の銅箔をパターニングし、導体パターンを形成する。一部の導体パターンにおいては、ハーフエッチングなどの方法により厚みを薄くした部分を形成する。さらにレーザ加工などによって貫通孔15を形成する。ここでは、導体パターンの形成を先に行なうものとして説明したが、順序はこれに限らず、導体パターンの形成と貫通孔15の形成とはいずれを先に行なってもよい。次に、図20に示すように、各樹脂層2の各貫通孔15に層間接続導体となる導体ペーストを充填する。図20では、第1樹脂層21に第1層間接続導体61が形成され、第2樹脂層22に第2層間接続導体62が形成されている。これらの樹脂層を積み重ねて加熱および加圧を行なうことにより、図18に示した樹脂多層基板103を得ることができる。
本実施の形態では、導電性ペーストの染み出しによるショート不良を抑制しつつ、表面の局所的な凸部の発生を防いで平坦度に優れた樹脂多層基板を得ることができる。
(実施の形態4)
図21を参照して、本発明に基づく実施の形態4における樹脂多層基板について説明する。本実施の形態における樹脂多層基板104の断面図を図21に示す。樹脂多層基板104は第1導体パターン71jを備える。
本実施の形態では、第1導体パターン71jは、第1層間接続導体61が第1樹脂層21の表面に露出する領域に少なくとも一部が重なるように配置された貫通孔である導体パターン貫通孔16を含む。導体パターン貫通孔16の一部が第1層間接続導体61に重なる構成であってもよいが、導体パターン貫通孔16の全体が第1層間接続導体61に重なる構成であってもよい。
本実施の形態では、第1導体パターン71jに導体パターン貫通孔16が設けられており、導体パターン貫通孔16の少なくとも一部は、第1層間接続導体61が第1樹脂層21の表面に露出する領域に重なっているので、第1層間接続導体61の一部が導体パターン貫通孔16の内部に収容されることで、厚み方向の寸法を減らすことができている。したがって、樹脂多層基板の最表面において第1層間接続導体61に対応する部位が局所的に凸部となることを軽減することができる。
図22〜図23を参照して、本発明に基づく実施の形態4における樹脂多層基板の製造方法について説明する。この製造方法は、樹脂多層基板104(図21参照)を得るためのものである。
本実施の形態における樹脂多層基板の製造方法では、図22に示すように、各樹脂層2において表面の銅箔をパターニングし、導体パターンを形成する。一部の導体パターンにおいては、導体パターン貫通孔16を形成する。導体パターン貫通孔16は、レーザ加工などの公知技術により形成することができる。
本実施の形態における樹脂多層基板の製造方法のフローチャートを図23に示す。
樹脂多層基板の製造方法は、熱可塑性樹脂を主材料とする第1樹脂層を用意する工程S1と、上記熱可塑性樹脂を主材料と、表面に導体膜が配置された第2樹脂層を用意する工程S2と、上記第1樹脂層に第1貫通孔を形成する工程S13と、上記第1貫通孔に導電性ペーストを充填する工程S14と、上記第2樹脂層の導体膜をパターニングして導体パターンを形成する工程S5と、上記導体パターンに第2貫通孔を形成する工程S16と、上記第1樹脂層の表面のうち上記第1貫通孔が露出する領域を覆い、上記露出する領域に上記第2貫通孔の少なくとも一部が重なるように上記導体パターンが配置されるように、上記第2樹脂層を上記第1樹脂層に重ねて配置する工程S7と、上記第1樹脂層および上記第2樹脂層を含む積層体を、上記熱可塑性樹脂の軟化温度以上に加熱しつつ加圧することによって一体化する工程S8とを含む。図21〜図22に示した例でいえば、樹脂層2に形成された貫通孔15が「第1貫通孔」に相当し、第1導体パターン71jに形成された導体パターン貫通孔16が「第2貫通孔」に相当する。
本実施の形態では、導電性ペーストの染み出しによるショート不良を抑制しつつ、表面の局所的な凸部の発生を防いで平坦度に優れた樹脂多層基板を得ることができる。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 積層体、2 樹脂層、7 導体パターン、9 間隙、10,10i 部位、12 樹脂シート、13 PETフィルム、14 銅箔、15 貫通孔、16 導体パターン貫通孔、21 第1樹脂層、22 第2樹脂層、31 第1部分、32 第2部分、61 第1層間接続導体、62 第2層間接続導体、71,71i,71j 第1導体パターン、101,102,103,104 樹脂多層基板。

Claims (12)

  1. 熱可塑性樹脂を主材料とする第1樹脂層と、
    前記熱可塑性樹脂を主材料とし、前記第1樹脂層に重ねて配置された第2樹脂層と、
    前記第1樹脂層を厚み方向に貫通するように配置された第1層間接続導体と、
    前記第1樹脂層と前記第2樹脂層との間において、前記第1層間接続導体が前記第1樹脂層の表面に露出する領域を含む範囲に配置された第1導体パターンとを備え、
    前記第1導体パターンは、前記第1層間接続導体の一部を収容する部分を含む、樹脂多層基板。
  2. 前記第1導体パターンは、前記第1層間接続導体が前記第1樹脂層の表面に露出する領域を覆うように配置された第1部分と前記第1部分を取り囲むように配置された第2部分とを含み、前記第1部分と前記第2部分とで厚みが異なる、請求項1に記載の樹脂多層基板。
  3. 前記第1部分の厚みは前記第2部分の厚みに比べて薄くなっており、前記第1部分の前記第1樹脂層側の表面は、前記第2部分の前記第1樹脂層側の表面に比べて厚み方向に後退している、請求項2に記載の樹脂多層基板。
  4. 前記第2部分の厚みは前記第1部分の厚みに比べて薄くなっており、前記第2部分の前記第1樹脂層側の表面は、前記第1部分の前記第1樹脂層側の表面に比べて厚み方向に後退している、請求項2に記載の樹脂多層基板。
  5. 前記第1導体パターンは、前記第1層間接続導体が前記第1樹脂層の表面に露出する領域に少なくとも一部が重なるように配置された貫通孔である導体パターン貫通孔を含む、請求項1に記載の樹脂多層基板。
  6. 前記熱可塑性樹脂の軟化温度よりも低い融点を有する添加金属が前記第1層間接続導体に含まれている、請求項1から5のいずれかに記載の樹脂多層基板。
  7. 前記添加金属はSnである、請求項6に記載の樹脂多層基板。
  8. 前記熱可塑性樹脂は液晶ポリマー樹脂である、請求項1から7のいずれかに記載の樹脂多層基板。
  9. 前記樹脂多層基板は、前記樹脂多層基板内の他の部位に比べて多くの数の層間接続導体が重なって配置された部分である直列接続部を備え、前記第1導体パターンは、前記直列接続部に含まれている、請求項1から8のいずれかに記載の樹脂多層基板。
  10. 熱可塑性樹脂を主材料とする第1樹脂層を用意する工程と、
    前記熱可塑性樹脂を主材料と、表面に導体膜が配置された第2樹脂層を用意する工程と、
    前記第1樹脂層に貫通孔を形成する工程と、
    前記貫通孔に導電性ペーストを充填する工程と、
    前記第2樹脂層の導体膜をパターニングして導体パターンを形成する工程と、
    前記導体パターンの外縁部および前記外縁部に取り囲まれた部分のうちいずれか一方を部分的にエッチングして薄くする工程と、
    前記第1樹脂層の表面のうち前記貫通孔が露出する領域を覆い、前記露出する領域を前記外縁部を以て取り囲むように前記導体パターンが配置されるように、前記第2樹脂層を前記第1樹脂層に重ねて配置する工程と、
    前記第1樹脂層および前記第2樹脂層を含む積層体を、前記熱可塑性樹脂の軟化温度以上に加熱しつつ加圧することによって一体化する工程とを含む、樹脂多層基板の製造方法。
  11. 熱可塑性樹脂を主材料とする第1樹脂層を用意する工程と、
    前記熱可塑性樹脂を主材料と、表面に導体膜が配置された第2樹脂層を用意する工程と、
    前記第1樹脂層に第1貫通孔を形成する工程と、
    前記第1貫通孔に導電性ペーストを充填する工程と、
    前記第2樹脂層の導体膜をパターニングして導体パターンを形成する工程と、
    前記導体パターンに第2貫通孔を形成する工程と、
    前記第1樹脂層の表面のうち前記第1貫通孔が露出する領域を覆い、前記露出する領域に前記第2貫通孔の少なくとも一部が重なるように前記導体パターンが配置されるように、前記第2樹脂層を前記第1樹脂層に重ねて配置する工程と、
    前記第1樹脂層および前記第2樹脂層を含む積層体を、前記熱可塑性樹脂の軟化温度以上に加熱しつつ加圧することによって一体化する工程とを含む、樹脂多層基板の製造方法。
  12. 前記導電性ペーストは、前記軟化温度より低い融点を有する添加金属を含む、請求項10または11に記載の樹脂多層基板の製造方法。
JP2017550033A 2015-11-10 2016-10-14 樹脂多層基板およびその製造方法 Active JP6696996B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015220363 2015-11-10
JP2015220363 2015-11-10
JP2016124677 2016-06-23
JP2016124677 2016-06-23
PCT/JP2016/080500 WO2017081981A1 (ja) 2015-11-10 2016-10-14 樹脂多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017081981A1 true JPWO2017081981A1 (ja) 2018-05-10
JP6696996B2 JP6696996B2 (ja) 2020-05-20

Family

ID=58695104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017550033A Active JP6696996B2 (ja) 2015-11-10 2016-10-14 樹脂多層基板およびその製造方法

Country Status (4)

Country Link
US (1) US10743414B2 (ja)
JP (1) JP6696996B2 (ja)
CN (1) CN208159009U (ja)
WO (1) WO2017081981A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子(淮安)有限公司 多层树脂基板及其制作方法
WO2022004504A1 (ja) * 2020-06-30 2022-01-06 株式会社村田製作所 積層基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003338691A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層基板
JP2004311926A (ja) * 2002-10-07 2004-11-04 Sony Corp 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置
JP2005019601A (ja) * 2003-06-25 2005-01-20 Denso Corp 多層回路基板およびその製造方法
JP2009212101A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材、及び、多層配線板の製造方法
JP2010212345A (ja) * 2009-03-09 2010-09-24 Murata Mfg Co Ltd 多層配線基板およびその製造方法
JP2011187843A (ja) * 2010-03-10 2011-09-22 Denso Corp 多層回路基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
CN100562224C (zh) * 2002-02-22 2009-11-18 株式会社藤仓 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
US20100224395A1 (en) * 2006-03-28 2010-09-09 Panasonic Corporation Multilayer wiring board and its manufacturing method
EP1890524A4 (en) * 2006-04-03 2009-07-01 Panasonic Corp MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
WO2012111711A1 (ja) 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003338691A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層基板
JP2004311926A (ja) * 2002-10-07 2004-11-04 Sony Corp 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置
JP2005019601A (ja) * 2003-06-25 2005-01-20 Denso Corp 多層回路基板およびその製造方法
JP2009212101A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材、及び、多層配線板の製造方法
JP2010212345A (ja) * 2009-03-09 2010-09-24 Murata Mfg Co Ltd 多層配線基板およびその製造方法
JP2011187843A (ja) * 2010-03-10 2011-09-22 Denso Corp 多層回路基板の製造方法

Also Published As

Publication number Publication date
WO2017081981A1 (ja) 2017-05-18
US10743414B2 (en) 2020-08-11
JP6696996B2 (ja) 2020-05-20
US20180213643A1 (en) 2018-07-26
CN208159009U (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
TWI345432B (en) Method for manufacturing a rigid-flex circuit board
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP2010135418A (ja) 配線基板及び電子部品装置
CN104244616A (zh) 一种无芯板薄型基板的制作方法
WO2017081981A1 (ja) 樹脂多層基板およびその製造方法
US9743511B1 (en) Rigid flex circuit board
CN103517582A (zh) 多层电路板及其制作方法
JP5962184B2 (ja) 樹脂多層基板
TWI388043B (zh) 線路板及其製作方法
US10123413B2 (en) Package substrate and manufacturing method thereof
CN103582325A (zh) 电路板及其制作方法
JP5997799B2 (ja) 基板構造およびその製造方法
JP6350758B2 (ja) 樹脂多層基板およびその製造方法
CN104902683A (zh) 台阶槽电路板及其加工方法
JP6562076B2 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP2014225604A (ja) 樹脂多層基板およびその製造方法
CN103517584A (zh) 多层电路板的制作方法
CN104703399A (zh) 电路板及其制作方法
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
CN106550555B (zh) 一种奇数层封装基板及其加工方法
CN104902684A (zh) 一种台阶槽电路板及其加工方法
JP6516065B2 (ja) 樹脂多層基板の製造方法
JP2005277387A (ja) 多層フレキシブル回路基板およびその製造方法
JP6641726B2 (ja) 樹脂多層基板の製造方法
CN104125726B (zh) 印刷电路板的制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190522

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200423

R150 Certificate of patent or registration of utility model

Ref document number: 6696996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150