CN1247053C - 多层电路板及制造多层电路板的方法 - Google Patents

多层电路板及制造多层电路板的方法 Download PDF

Info

Publication number
CN1247053C
CN1247053C CNB021411255A CN02141125A CN1247053C CN 1247053 C CN1247053 C CN 1247053C CN B021411255 A CNB021411255 A CN B021411255A CN 02141125 A CN02141125 A CN 02141125A CN 1247053 C CN1247053 C CN 1247053C
Authority
CN
China
Prior art keywords
conductor layer
thin film
circuit board
multilayer circuit
sided thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021411255A
Other languages
English (en)
Other versions
CN1396796A (zh
Inventor
近藤宏司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1396796A publication Critical patent/CN1396796A/zh
Application granted granted Critical
Publication of CN1247053C publication Critical patent/CN1247053C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种仅在一个表面上具有电极的多层电路板通过下述方式制造。在一由热塑树脂制造的树脂薄膜上形成多个导体层，以形成一单侧导体层薄膜。然后在所述树脂薄膜中形成多个以所述导体层为底的通路孔24。然后将层间连接材料填入通路孔24中，形成一具有层间连接材料的单侧导体层薄膜。形成和层叠多个单侧导体层薄膜，使具有导体层的表面朝向同一方向。然后对单侧导体层薄膜进行压制和加热，以获得多层电路板。所述多层电路板是通过仅使用单侧导体层薄膜并压制一次而形成的，因而制造过程得到了简化。

Description

多层电路板及制造多层电路板的方法
技术领域
本发明涉及一种多层电路板和一种制造多层电路板的方法，特别涉及仅在板的一个表面上具有用于与芯片元件连接的电极的多层电路板，以及用于制造该多层电路板的方法。
背景技术
常规公知的相同类型多层电路板是通过下述方法用所谓双侧板制造的。每个双侧板包括一热固树脂薄膜和多个位于该热固树脂薄膜两个表面上的导体层。位于一个表面上的导体层与位于另一表面上的导体层电连接。将该多个双侧板与多个互联板堆叠在一起，该多个互联板包括处于缩合状态的未凝固的热固树脂薄膜并用于电连接导体层，使互联板与双侧板交错。同时，堆叠一未凝固的热固树脂以覆盖包括互联板和双侧板的堆叠体的未连接芯片元件的一个表面。然后对包括互联板、双侧板和未凝固树脂薄膜的堆叠体进行压制和加热，从而获得常规公知的多层电路板。
另一种常规公知的多层电路板通过如下方法制造。将一互联板和一导电箔顺序堆叠在一双侧板的每个表面上。在对包括双侧板、互联板和导电箔的堆叠体进行压制和加热后，通过蚀刻对形成于双侧板两表面上的导电箔进行成形。具有预定数量层的中间多层电路板是通过重复一系列堆叠、压制、加热和蚀刻步骤而形成的。在将一未凝固热固树脂薄膜与中间多层电路板堆叠在一起而覆盖板的一个表面后，对包括中间多层电路板和未凝固热固树脂薄膜的堆叠体进行压制和加热，以获得该另一种常规公知的多层电路板。
在用于制造上述常规公知的多层电路板的方法中，在分别形成多个双侧板和多个互联板后，将两者结合在一起，或者在分别形成一个双侧板和多个互联板后，将它们与导电箔结合在一起，因此制造过程相对复杂。
发明内容
鉴于以上方面提出了本发明，目的是提供一种多层电路板，如果电路板仅在板的一个表面上具有用于连接芯片元件的电极，其制造过程能够简化，并提供一种制造多层电路板的方法。
在由热塑树脂形成的树脂薄膜上形成多个导体层，以形成单侧导体层薄膜。然后在单侧导体层薄膜中形成多个以导体层为底的通路孔。然后将层间连接材料填入通路孔中，以形成具有层间连接材料的单侧导体层薄膜。形成和层叠多个单侧导体层薄膜，使具有导体层的表面面向相同方向。然后对单侧导体层薄膜进行压制和加热，以获得仅在一个表面上具有电极的多层电路板。多层电路板是通过仅使用单侧导体层薄膜并压制一次而形成的，因而制造过程得到了简化。
附图说明
通过下面参照附图进行的详细说明，本发明的上述和其它目的、特征和优点将变得更加清楚。附图中：
图1A至1F是逐一步骤的剖视图，表示根据本发明第一实施例的多层电路板的概括的生产过程；及
图2A至2F是逐一步骤的剖视图，表示根据本发明第二实施例的多层电路板的概括的生产过程。
具体实施方式
将参照各实施例对本发明进行详细描述。
第一实施例
如图1A中所示，一单侧导体层薄膜21具有导体层22，导体层22是通过对粘结到树脂薄膜23一侧上的导电箔(本实施例中是一具有18微米标称厚度的铜箔)进行蚀刻而成形的。图1A中，将厚度为25-75微米的热塑薄膜用作树脂薄膜23，该热塑薄膜由重量百分比65-35％的聚醚醚酮树脂和35-65％的聚醚酰亚胺树脂的混合物制成。
在如图1A中所示形成导体层22，从而形成下面将描述的具有电极33的单侧导体层薄膜31之后，将一单侧导体层薄膜21浸入用于所谓镍-金电镀的电镀液中。导体层22的表面被镀上镍和金，且如图1B所示，在导体层22的表面上形成加工表面层32。形成该加工表面层32是为了当一芯片元件通过粘结材料连接到电极33上时，提高与粘结材料如焊料的附着力。
在如图1A所示形成导体层22后，如图1C中所示，通过用二氧化碳激光器从树脂薄膜23一侧照射而在单侧导体层薄膜21中形成以导体层22为底的通路孔24。在通路孔24形成时，通过调节二氧化碳激光器的功率和照射时间而挖开导体层22的开口。除二氧化碳激光器之外，也可使用受激准分子激光器等来形成通路孔24。除激光之外的通路孔形成方法如钻孔也是可用的。但如果用激光束加工孔，能够形成细直径的孔，导体层22遭受损坏较少，因此激光束是优选的。
然后，在如图1C所示形成通路孔24之后，如图1D所示，将作为电连接材料的导电性胶50填入通路孔24中。该导电性胶50以如下方式制备。将有机溶剂和粘结树脂填加到由铜、银、锡等制造的金属颗粒中。用一混合器对混合物进行混合，使其具有粘性。通过一丝网印刷机将导电性胶50印刷和填入通路孔24中。除使用丝网印刷机的方法外，还可以使用其它使用分配器的方法，只要导电性胶50确定地装在通路孔24中。虽然没有图示，但对于图1B中所示的单侧导体层薄膜31来讲，通路孔24的形成和导电性胶50的填入是通过图1C和1D中相同的步骤完成的。
如从图1E中看到的，在将导电性胶50填入到单侧导体层薄膜21、31的通路孔24中之后，将多个单侧导体层薄膜21(图1E中为三层薄膜)层叠，使具有导体层22的表面朝上。在层叠的单侧导体层薄膜21顶部，堆上包括电极33的单侧导体层薄膜31，使具有电极33的表面朝上。在图1E中位于最下面位置的单侧导体层薄膜21上没有形成通路孔。
在层叠单侧导体层薄膜21、31而形成如图1E中所示的层叠体后，用一真空热压机从层叠体的顶部和底部表面对图1E中所示的层叠体进行压制和加热。具体地，图1E中所示的层叠体在1-10兆帕的压力下被压制，在250-350℃的温度下被加热，从而粘结单侧导体层薄膜21、31并形成如图1F中所示的一结合体。全部树脂薄膜23由相同的热塑树脂制造，当由真空热压机压制和加热时，树脂薄膜23的弹性模量减小到约5-40兆帕，因而树脂薄膜23很容易热封并结合，如图1F所示。另外，通过加热到250℃以上，导体层22和通路孔24中的导电性胶50的表面活性提高，因此导体层22和导电性胶50连接起来，许多对由树脂薄膜23分开的导体层22通过导电性胶50而电连接。通过上述步骤，制造出了多层电路板100，该多层电路板100仅在板100的一个表面上包括电极33。
在根据本发明第一实施例的方法中，在被压制和加热时树脂薄膜23的弹性模量最好是1-1000兆帕。如果弹性模量大于1000兆帕，则难以热封树脂薄膜23，且导体层22很容易由于在被压制和加热时受到的过多的应力而断裂。另一方面，如果弹性模量小于1兆帕，则树脂薄膜23很容易流动，导体层22太容易漂移而不能形成多层电路板100。
在根据第一实施例的方法中，仅使用单侧导体层薄膜21、31制造多层电路板100，因而制造过程可简化。另外，单侧导体层薄膜21、31通过一次压制和加热而一次结合在一起。因此能够缩短制造过程中的加工准备时间，并进一步简化制造过程。另外，多层电路板100没有连接芯片元件的表面通过从图1E中看到的位于最下部位置的单侧导体层薄膜21的树脂薄膜23绝缘。因此不需要专门的由薄膜制造的绝缘层等。
第二实施例
使用图2A-2D中所示的步骤，这些步骤与图1A-1D中所示的第一实施例的步骤相同，在树脂薄膜23上形成导体层22，在树脂薄膜23中形成加工表面层32和通路孔24，并将导电性胶50填入通路孔24中。用与单侧导体层薄膜21相同的步骤形成多个单侧导体层薄膜21a。每个单侧导体层薄膜21a包括多个热通路44，该热通路44由通路孔24a和填入通路孔24a中的导电性胶50构成。
如图2E所示，在导电性胶50填入单侧导体层薄膜21、21a、31的通路孔24、24a中之后，将多个单侧导体层薄膜21、21a(本实施例中是三个)层叠在一起，使具有导体层22的表面朝上。在层叠的单侧导体层薄膜21、21a顶部上层叠包括电极33的单侧导体层薄膜31，使具有电极33的表面朝上。
如从图2E中看到的，将一由铝合金制造的散热片46放置在包括单侧导体层薄膜21、21a、31的层叠体下面。散热片46是一热量释放元件，且在图2E中散热片46的顶侧具有粗糙表面，用于当粘结到单侧导体层薄膜21a时提高附着力，这将在后面说明。可使用抛光、喷丸、阳极氧化涂覆等等作为形成粗糙表面的方法。
在如图2E所示将层叠体和散热片46层叠起来后，用真空热压机对层叠体和散热片46进行压制和加热。通过压制和加热，单侧导体层薄膜21、21a、31与散热片46粘结在一起，并形成如图2F中所示的结合体。树脂薄膜23被热封并结合，与此同时，许多对由树脂薄膜23分开的导体层22通过通路孔24中的导电性胶50电连接，制造出了多层电路板100，该多层电路板100仅在板100的一个表面上包括电极33。如从图2F中看到的，散热片46位于板100的底面上，该底面朝向与具有电极33的顶面朝向相反的方向。
图2E中，通路孔24a位于两单侧导体层薄膜21a的中央区域。如图2F中所示，填入两单侧导体层薄膜21a的通路孔24a中的导电性胶50直接或间接地与散热片46连接。具体地，连接有散热片46的一个单侧导体层薄膜21a的导电性胶50直接与散热片46连接，将散热片46与一个单侧导体层薄膜21a的导体层22连接起来。其它单侧导体层薄膜21a的导电性胶50将一个单侧导体层薄膜21a的导体层22与另一个单侧导体层薄膜21a的导体层22连接起来。
如图2F中所示，两单侧导体层薄膜21a的通路孔24a和填入通路孔24a中的导电性胶50构成了热通路44。形成了多个热通路44，用于将热量从结合的单侧导体层薄膜21、21a、31释放到散热片46。在根据第二实施例的方法中，图2F中的热通路44和连接到热通路44上的导体层22与构成多层电路板100中的电路的其它导体层22电绝缘。热通路44的导电性胶50只是为了向散热片46的热传导而形成的。多层电路板100的电路在具有散热片46的表面绝缘。
形成的热通路44的通路孔24a具有与其它通路孔24相同的直径(图2E和2F中标称值为100微米)。可通过增加热通路44的通路孔24a以及填入通路孔24a中的连接材料50的直径而提高热通路44的导热性。但多层电路板100与散热片46之间的粘结在形成热通路44的位置极大降低。另一方面，如果增加热通路44的数量而不增加直径以提高导热性，则可防止多层电路板100与散热片46之间的粘结降低。
树脂薄膜23由相同的热塑树脂制造，当用真空热压机压制和加热时，树脂23的弹性模量减小到约5-40兆帕。另外，通过加热到250℃以上，提高了导体层22、导电性胶50以及散热片46的表面活性。因此树脂薄膜23可确定地相互粘结，导体层22、导电性胶50和散热片46可确定地相互连接。由于与第一实施例中所述相同的原因，压制和加热时树脂薄膜23的弹性模量最好是1-1000兆帕。
在根据第二实施例的方法中，仅使用单侧导体层薄膜21、21a、31形成多层电路板100，因而制造过程可简化。另外，单侧导体层薄膜21、21a、31通过一次压制和加热而一次结合在一起，与此同时，散热片46连接到多层电路板100上，热通路44连接到散热片46上。因此能够缩短制造过程中的加工准备时间，并进一步简化制造过程。
散热片46易于受到用于将镍和金电镀到导体层22上以形成电极33的电镀液的损伤。因此如果散热片46必须浸入电镀液中而在导体层22上形成加工表面层32时，散热片46需要通过涂覆树脂等来保护。但在根据第二实施例的方法中，加工表面层32在层叠单侧导体层薄膜21、21a、31和散热片46之前形成。因此不需要保护散热片46。
其它变型
对于根据第一和第二实施例的多层电路板100，将由重量百分比65-35％的聚醚醚酮树脂和35-65％的聚醚酰亚胺树脂的混合物制成的树脂薄膜用于树脂薄膜23。但并不局限于上述树脂薄膜，还可使用通过将非导电填料填加到聚醚醚酮树脂和聚醚酰亚胺树脂中而制造的其它树脂薄膜。还可以分别使用聚醚醚酮树脂和聚醚酰亚胺树脂。
另外，热塑树脂如热塑聚酰亚胺或所谓的液晶聚合物也是可用的。只要是在单侧导体层薄膜21、21a、31被压制和加热时在加热温度下具有1-1000兆帕的弹性模量，并具有后面的焊接等步骤所需的热阻的树脂薄膜，则该树脂薄膜就是优选使用的。
如图1F和2F中所示，在根据第一和第二实施例的多层电路板100中，加工表面层32仅位于一个单侧导体层薄膜31的导体层22上。但它们也可位于其它单侧导体层薄膜21、21a的导体层22上。除了涂覆到导体层22上形成电极33并提高了当连接芯片元件时使用的粘结材料的粘结性的镍金镀层外，也可涂覆热稳定预涂熔剂、钯镀层等。如果没有加工表面层32就能提供充分的粘结，则不必形成加工表面层32。
在根据第二实施例的多层电路板100中，散热片46由铝合金制造。但也可由其它金属或陶瓷制造。尽管在图2E中热通路44仅形成在两个单侧导体层薄膜21a中，还有其它变化方式。例如，热通路44可形成在四个单侧导体层薄膜21a上，使热通路44连接在一起，到达形成有电极33的顶面，以相对高效地将连接到电极33上的芯片元件中的热量释放到散热片46。不与构成多层电路板100中的电路的导体层22电绝缘，热通路44可起到一部分电路的作用。例如，在散热片46由铜合金制造并具有地电位的情况下，热通路44可起到将电路电连接到散热片46上从而将电路接地的导线的作用。
在散热片46是由如陶瓷这样的材料制造的绝缘体的情况下，即使热通路46电连接到电路上，电路也可通过散热片46而绝缘，同时确保所需的热量释放特性。虽然散热片46直接连接到多层电路板100中的单侧导体层薄膜21a上，也可以在散热片46表面的粘结到单侧导体层薄膜21a上的位置，形成一所谓的粘结片，如聚醚酰亚胺片，包含导热填料的热固树脂片，或者包含导热填料的热塑树脂片，以提高粘结性或导热性。但在散热片46与热通路44粘结起到一部分电路作用的情况下，需要在热通路44接触散热片46的位置去除粘结片。
根据第一和第二实施例的多层电路板100包括四个单侧导体层薄膜21、21a、31。但单侧导体层薄膜21、21a、31的总数量当然是不受限制的。

Claims (13)

1.一种包括一结合体的多层电路板(100)，该结合体包括多个单侧导体层薄膜(21，21a，31)，其中每个单侧导体层薄膜(21，21a，31)包括：
由热塑树脂制造的树脂薄膜(23)；及
多个仅位于树脂薄膜(23)一个表面上的导体层(22)，其中至少一个单侧导体层薄膜(21，21a，31)包括：
多个通路孔(24，24a)；及
位于通路孔(24，24a)中并与导体层(22)接触的层间连接材料(50)，其中设有导体层(22)的表面面向同一方向，其中电极(33)仅位于所述结合体的一个表面上。
2.如权利要求1所述的多层电路板(100)，其中每个电极(33)包括一加工表面层(32)，用于增强电极(33)与用于将芯片元件粘结到电极(33)上的粘结材料之间的附着力。
3.如权利要求1或权利要求2所述的多层电路板(100)，包括一与所述结合体的一个表面接触的热量释放元件(46)，其中所述表面朝向与所述同一方向相反的方向。
4.如权利要求3所述的多层电路板(100)，其中单侧导体层薄膜(21a)中的一个与所述热量释放元件(46)接触，且所述层间连接材料(50)与所述热量释放元件(46)接触，其中热量通过所述层间连接材料(50)从所述结合体传导到所述热量释放元件(46)。
5.如权利要求4所述的多层电路板(100)，其中部分所述层间连接材料(50)与构成结合体中的电路的导体层(22)电绝缘。
6.如权利要求4所述的多层电路板(100)，其中部分所述层间连接材料(50)与构成结合体中的电路的导体层(22)电接触。
7.一种用于制造多层电路板(100)的方法，包括下列步骤：
层叠多个单侧导体层薄膜(21，21a，31)，以形成一包括单侧导体层薄膜(21，21a，31)的层叠体，其中每个单侧导体层薄膜(21，21a，31)包括：
由热塑树脂制造的树脂薄膜(23)；及
多个仅位于所述树脂薄膜(23)一个表面上的导体层(22)，其中至少一个单侧导体层薄膜(21，21a，31)包括：
多个通路孔(24，24a)；及
填入所述通路孔(24，24a)中并与导体层(22)接触的层间连接材料(50)，其中将单侧导体层薄膜(21，21a，31)层叠，使设有导体层(22)的表面朝向同一方向；及
通过压制和加热所述层叠体将层叠的单侧导体层薄膜(21，21a，31)结合，从而在层叠步骤后形成包括所述单侧导体层薄膜(21，21a，31)的结合体，其中多个电极(33)仅形成在所述结合体的一个表面上。
8.如权利要求7所述的方法，其中在结合步骤中，在热塑树脂具有1-1000兆帕弹性模量的温度下对层叠体进行加热。
9.如权利要求7或权利要求8所述的方法，包括下面一个步骤：在一个导体层(22)的一个表面上形成加工表面层(32)，用于增强电极(33)与在层叠步骤之前用于将芯片元件粘结到电极(33)上的粘结材料之间的附着力。
10.如权利要求7或权利要求8所述的方法，其中所述层间连接材料(50)是导电性胶(50)，其中在结合步骤中压制和加热层叠体，利用所述导电性胶(50)将由层叠体中的一个树脂薄膜(23)分隔开的两个导体层(22)电连接。
11.如权利要求7或权利要求8所述的方法，其中在层叠步骤中，在层叠体的一个表面上层叠一热量释放元件(46)，其中所述表面朝向与所述同一方向相反的方向，其中在结合步骤中，将所述热量释放元件(46)与层叠体一起进行压制和加热。
12.如权利要求11所述的方法，其中在连接有热量释放元件(46)的一个单侧导体层薄膜(21a)上，形成其内设有所述层间连接材料(50)的多个热通路(44)，其中在结合步骤中，将热通路(44)内的层间连接材料(50)连接到热量释放元件(46)上，从而通过热通路(44)内的层间连接材料(50)将热量从结合体传导到热量释放元件(46)。
13.如权利要求12所述的方法，其中热通路(44)内的层间连接材料(50)是导电性胶(50)，其中在结合步骤中，连接有热量释放元件(46)的单侧导体层薄膜(21a)中的导体层(22)通过热通路(44)内的导电性胶(50)与热量释放元件(46)热连接。
CNB021411255A 2001-07-06 2002-07-05 多层电路板及制造多层电路板的方法 Expired - Fee Related CN1247053C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP206889/01 2001-07-06
JP2001206889A JP2003023250A (ja) 2001-07-06 2001-07-06 多層基板のおよびその製造方法
JP206889/2001 2001-07-06

Publications (2)

Publication Number Publication Date
CN1396796A CN1396796A (zh) 2003-02-12
CN1247053C true CN1247053C (zh) 2006-03-22

Family

ID=19042955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021411255A Expired - Fee Related CN1247053C (zh) 2001-07-06 2002-07-05 多层电路板及制造多层电路板的方法

Country Status (9)

Country Link
US (2) US6768061B2 (zh)
EP (1) EP1280393B1 (zh)
JP (1) JP2003023250A (zh)
KR (1) KR100502498B1 (zh)
CN (1) CN1247053C (zh)
DE (1) DE60217023T2 (zh)
MX (1) MXPA02006635A (zh)
SG (1) SG107602A1 (zh)
TW (1) TW519863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486254A (zh) * 2015-08-31 2017-03-08 阿尔卑斯电气株式会社 片状线圈部件、片状线圈部件的安装体及安装方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540281B (en) * 2001-08-09 2003-07-01 Matsushita Electric Ind Co Ltd Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7361585B2 (en) * 2004-12-23 2008-04-22 Advantech Global, Ltd System for and method of planarizing the contact region of a via by use of a continuous inline vacuum deposition
JP4625346B2 (ja) * 2005-02-25 2011-02-02 株式会社リコー 情報処理システム
JP4667086B2 (ja) * 2005-03-14 2011-04-06 日東電工株式会社 電子部品の実装構造および電子部品の実装方法
DE102005013762C5 (de) 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
JP3779721B1 (ja) * 2005-07-28 2006-05-31 新神戸電機株式会社 積層回路基板の製造方法
WO2007034803A1 (ja) * 2005-09-20 2007-03-29 Matsushita Electric Works, Ltd. Ｌｅｄ照明器具
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US7956293B2 (en) * 2006-04-03 2011-06-07 Panasonic Corporation Multilayer printed wiring board and manufacturing method thereof
JP2007324200A (ja) * 2006-05-30 2007-12-13 Yazaki Corp 回路基板およびそれを備えた電気接続箱
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101421083B1 (ko) * 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP6337644B2 (ja) * 2014-06-25 2018-06-06 三菱電機株式会社 半導体装置
TWI699145B (zh) 2015-01-13 2020-07-11 日商宇部愛科喜模股份有限公司 可撓性積層板與多層電路基板
JP6475020B2 (ja) * 2015-01-13 2019-02-27 宇部エクシモ株式会社 積層板の製造方法
US9907190B1 (en) * 2015-02-03 2018-02-27 Amazon Technologies, Inc. Composite structures and methods of making
CN208159009U (zh) * 2015-11-10 2018-11-27 株式会社村田制作所 树脂多层基板
WO2017119248A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP7251446B2 (ja) * 2019-10-28 2023-04-04 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法
WO2021193385A1 (ja) * 2020-03-26 2021-09-30 株式会社クラレ 多層回路基板の製造方法
DE102021112611A1 (de) 2021-05-14 2022-11-17 Alpha Deuren International Bv Sektionaltor
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US5158801A (en) * 1988-04-01 1992-10-27 The United States Of America As Represented By The United States Administrator Of The National Aeronautics And Space Administration Method of forming a multiple layer dielectric and a hot film sensor therewith
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5259100A (en) * 1992-05-27 1993-11-09 Amada Engineering & Service Co., Inc. Milling tool for turret punch press
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
CN1088074C (zh) * 1993-08-03 2002-07-24 钟渊化学工业株式会社 热塑性聚酰亚胺聚合物
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP3603354B2 (ja) 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
JPH08279684A (ja) 1995-04-05 1996-10-22 Mitsui Toatsu Chem Inc 金属ベース多層配線基板
JPH0936553A (ja) * 1995-07-21 1997-02-07 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
US5747164A (en) * 1995-09-19 1998-05-05 Denki Kagaku Kogyo Kabushiki Kaisha Conductive composite plastic sheet and container
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11284342A (ja) 1998-03-31 1999-10-15 Sumitomo Metal Ind Ltd パッケージとその製造方法
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000294929A (ja) 1999-04-05 2000-10-20 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP4436946B2 (ja) * 1999-06-25 2010-03-24 イビデン株式会社 片面回路基板の製造方法、および多層プリント配線板の製造方法
JP2001024323A (ja) * 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486254A (zh) * 2015-08-31 2017-03-08 阿尔卑斯电气株式会社 片状线圈部件、片状线圈部件的安装体及安装方法
CN106486254B (zh) * 2015-08-31 2018-11-02 阿尔卑斯电气株式会社 片状线圈部件、片状线圈部件的安装体及安装方法

Also Published As

Publication number Publication date
EP1280393A2 (en) 2003-01-29
TW519863B (en) 2003-02-01
KR100502498B1 (ko) 2005-07-22
US20030007330A1 (en) 2003-01-09
CN1396796A (zh) 2003-02-12
US20040208933A1 (en) 2004-10-21
DE60217023T2 (de) 2007-08-16
US6768061B2 (en) 2004-07-27
EP1280393B1 (en) 2006-12-27
US7328505B2 (en) 2008-02-12
KR20030005054A (ko) 2003-01-15
MXPA02006635A (es) 2003-02-10
SG107602A1 (en) 2004-12-29
EP1280393A3 (en) 2004-10-13
DE60217023D1 (de) 2007-02-08
JP2003023250A (ja) 2003-01-24

Similar Documents

Publication Publication Date Title
CN1247053C (zh) 多层电路板及制造多层电路板的方法
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
CN100568489C (zh) 电路模块及其制造方法
US6025648A (en) Shock resistant semiconductor device and method for producing same
US20170263539A1 (en) Power overlay structure and method of making same
US7165321B2 (en) Method for manufacturing printed wiring board with embedded electric device
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
US5329695A (en) Method of manufacturing a multilayer circuit board
US6372548B2 (en) Method for fabricating a semiconductor package with a semiconductor device attached to a multilayered substrate
US5197892A (en) Electric circuit device having an electric connecting member and electric circuit components
US5309629A (en) Method of manufacturing a multilayer circuit board
TWI294657B (en) Semiconductor device and method of assembling semiconductor device
CN1878445A (zh) 具有导电图案和树脂薄膜的多层基底及其制造方法
TW493367B (en) Multi-layer wiring board and method for manufacturing the same
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
CN102215639A (zh) 半导体芯片内置配线基板及其制造方法
CN1164158C (zh) 用于半导体芯片组件的多层电路板
CN100418216C (zh) 半导体封装及半导体模块
JP2019067994A (ja) 積層基板とその製造方法
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
WO2005101481A2 (de) Leistungshalbleiter
CN101370361B (zh) 埋有电子器件的印刷线路板的制造方法
TWI836337B (zh) 電子元件封裝結構、其製造方法及半成品組合體
KR20110118582A (ko) 반도체 칩의 제조 방법
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060322

Termination date: 20180705