CN101383329B - 嵌埋有芯片的封装结构及其制作方法 - Google Patents

嵌埋有芯片的封装结构及其制作方法 Download PDF

Info

Publication number
CN101383329B
CN101383329B CN 200710148254 CN200710148254A CN101383329B CN 101383329 B CN101383329 B CN 101383329B CN 200710148254 CN200710148254 CN 200710148254 CN 200710148254 A CN200710148254 A CN 200710148254A CN 101383329 B CN101383329 B CN 101383329B
Authority
CN
China
Prior art keywords
chip
composite plate
embedded
aluminum oxide
oxide composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710148254
Other languages
English (en)
Other versions
CN101383329A (zh
Inventor
贾侃融
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200710148254 priority Critical patent/CN101383329B/zh
Publication of CN101383329A publication Critical patent/CN101383329A/zh
Application granted granted Critical
Publication of CN101383329B publication Critical patent/CN101383329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种嵌埋有芯片的封装结构及其制作方法,此封装结构包括:一氧化铝复合板、一芯片以及至少一线路增层结构。氧化铝复合板由二氧化铝层夹置一粘着层叠合而成。而芯片可嵌埋并固定于氧化铝复合板内,其中以粘着材料使该芯片固定于该复合板开口内,此芯片具有一主动面,且主动面配置有多个电极垫。至少一线路增层结构,其配置于该氧化铝复合板及该芯片的主动面的一侧表面,且包括有多个线路层及多个导电结构,以使该芯片的电极垫经由所述的导电结构而与所述的线路层向外与外界电子元件电性导通。同时,本发明亦包括制作上述封装结构的方法。本发明可使封装结构厚度降低,且同时具有刚性与韧性,提供一极佳的封装结构。

Description

嵌埋有芯片的封装结构及其制作方法
技术领域
本发明涉及一种嵌埋有芯片的封装结构及其制作方法,尤指一种厚度薄、刚性强兼具韧性的嵌埋有芯片的封装结构及其制作方法。
背景技术
随着电子产业的蓬勃发展,电子产品亦逐渐进入多功能、高性能的研发方向。为满足半导体封装件高积集度(Integration)以及微型化(Miniaturization)的封装要求,提供多数主被动元件及线路连接的电路板,亦逐渐由单层板演变成多层板,以使在有限的空间下,通过层间连接技术(Interlayer connection)扩大电路板上可利用的布线面积而配合高电子密度的集成电路(Integrated circuit)需求。
但是一般半导体装置的制程,首先由芯片载板制造业者生产适用于该半导体装置的芯片载板,如基板或导线架。之后再将该些芯片载板交由半导体封装业者进行置晶、压模、以及植球等制程。最后,方可完成客户端所需的电子功能的半导体装置。期间涉及不同制造业者,因此于实际制造过程中不仅步骤繁琐且界面整合不易。况且,若客户端欲进行变更功能设计时,其牵涉变更与整合层面更是复杂,亦不符合需求变更弹性与经济效益。
另现有的半导体封装结构是将半导体芯片粘贴于基板顶面,进行打线接合(wire bonding)或覆晶接合(Flip chip)封装,再于基板的背面植以锡球以进行电性连接。如此,虽可达到高脚数的目的。但是在更高频使用时或高速操作时,其将因电性连接路径过长而产生电气特性的效能无法提升,而有所限制。另外,因传统封装需要多次的连接接口,相对地增加制程的复杂度。
为此,许多研究采用将芯片埋入封装基板内,该嵌埋于封装基板中的芯片可直接与外部电子元件导通,用以缩短电性传导路径,并可减少讯号损失、讯号失真及提升高速操作的能力。
在嵌埋有芯片的承载板结构下,为了防止在激光钻孔时会破坏承载板上的芯片,如图1所示,于芯片主动面的电极垫表面上增加了一金属层。该嵌埋有芯片的承载板结构包括:一载板11,且该载板11形成有开口;一芯片12,该芯片12容置于该开口中,且该芯片12的主动面形成有多个电极垫13;一形成于嵌埋有该芯片12的载板11上,并对应显露出电极垫103的保护层14;多个形成于电极垫13表面上的金属层15;以及一形成于该载板11及该芯片12表面的线路增层结构16。其中,线路增层结构16形成于芯片12及载板11表面,并电性连接该载板11及芯片12的电极垫13。
目前,嵌埋有芯片的封装结构中,载板会因为线路增层面与非增层面两者应力不均,故承载板的非对称线路增层结构16会使金属载板产生板弯翘情况,导致生产不易,且其成品也会因为板弯翘过大而良率偏低、可靠度不佳。
因此,为了降低嵌埋有芯片的承载板因单面增层而产生的板弯翘情况,并提高生产良率,以铜或BT树脂为材料的载板已不能满足使用要求。
发明内容
有鉴于此,本发明的目的在于克服现有技术的不足与缺陷提出一种嵌埋有芯片的封装结构,可使封装结构厚度降低,且同时具有刚性与韧性。
为达上述目的,本发明提供一种嵌埋有芯片的封装结构,此封装结构包括:一氧化铝复合板、一芯片以及至少一线路增层结构。该氧化铝复合板由二氧化铝层夹置一粘着层叠合而成,且该氧化铝复合板形成有一贯穿该复合板的复合板开口,其中,该粘着层的材料是热固性树脂。而芯片可嵌埋于该复合板开口并固定于氧化铝复合板内,其中以粘着材料使该芯片固定于该复合板开口内,此芯片具有一主动面,且该主动面配置有多个电极垫。至少一线路增层结构,其配置于该氧化铝复合板及该芯片的主动面的一侧表面,且包括有多个线路层及多个导电结构,以使该芯片的电极垫经由所述的导电结构而与所述的线路层向外与外界电子元件电性导通。
在本发明的封装结构中,可以使用环氧树脂填入芯片与复合板开口所形成的间隙中,使芯片固定于氧化铝复合板内。或者,可利用一介电层压合于氧化铝复合板及芯片的主动面的一侧表面时,使介电层的填入芯片与复合板开口所形成的间隙中,使芯片固定于氧化铝复合板内。
在本发明的封装结构中,压合于氧化铝复合板及芯片的主动面的一侧表面的介电层至少由选自由ABF(Ajino-moto Build-up Film)、双顺丁酰二酸酰亚胺/三氮阱(BT,Bismaleimide triazine)、联二苯环丁二烯(benzocyclo-butene;BCB)、液晶聚合物(Liquid Crystal Polymer)、聚亚酰胺(Polyimide;PI)、聚乙烯醚(Poly(phenylene ether))、聚四氟乙烯(Poly(tetra-fluoroethylene))、芳香尼龙(Aramide)、环氧树脂以及玻璃纤维等材质中任一种所组成。较佳则可使用ABF作为介电层。
在本发明的封装结构中,更可包括至少一线路增层结构,其配置于氧化铝复合板及芯片的主动面的一侧表面,且该线路增层结构包括有多个线路层及多个导电结构,此芯片的电极垫经由导电结构而与线路层导通;其中该导电结构一般为导电盲孔。上述的线路增层结构中的线路层及导电结构分别可为铜、锡、镍、铬、钯、钛、锡/铅或其合金。而线路层与导电结构较佳则可为铜金属所形成。同时,在此线路增层结构的表面则具有多个电性连接垫。且在此线路增层结构表面具有一图案化防焊层,并显露出最外部线路层作为电性连接垫的部分。而显露出的电性连接垫表面则配置有焊料凸块。然而,此焊料凸块的材料则可为铜、锡、铅、银、镍、金、铂及其合金所形成的群组之一。较佳可使用锡作为焊料凸块。
在本发明的封装结构中,在两氧化铝层所夹置的粘着层,则不限使用任何材料,只要可将氧化铝层粘合即可,其加热不会软化也不会分解的材料均可,较佳可为热固性树脂。而热固性树脂例如可为环氧树脂或酚醛树脂等等。
在本发明的封装结构中的芯片主动面上的电极垫主要可使芯片电性功能能与外界电子元件导通,而使其可作动。因此,电极垫不限使用任何材料,只要可以导通芯片电性即可,较佳可为铜垫或铝垫。
为达上述目的,依据上述本发明的嵌埋有芯片的封装结构,例如可由下述但不限于此的步骤制作。
因此,本发明更提供一种嵌埋有芯片的封装结构的制作方法,其步骤可包括:首先,提供二铝载板。接着,于此二铝载板的一侧表面进行氧化,使此二铝载板分别可具有一氧化铝层及一铝层。然后,使此二铝载板的氧化铝层互相正对,并夹置一粘着层。再移除此二铝载板中的铝层,以形成一氧化铝复合板。接着,于此氧化铝复合板内形成一复合板开口。然后,将一芯片嵌入并以粘着材料固定于此叠板开口内,其中,该芯片的一主动面具有多个电极垫,且该粘着层的材料是热固性树脂。最后,于具有该芯片的主动面的该复合板一侧表面形成至少一线路增层结构,其包括有多个线路层及多个导电结构,且该芯片的所述的电极垫经由所述的导电结构与所述的线路层向外与外界电子元件电性导通。
在本发明的制作方法中,将此芯片固定于复合板开口内的方式可以点胶或灌胶的方式将其固定。又或者可直接利用压合一介电层时,将该介电层填入芯片与氧化铝复合板所形成的复合板开口所形成的间隙而同时将芯片固定于复合板开口内。
在本发明的制作方法中,还可包括在具有此芯片的主动面的复合板一侧表面利用增层技术形成至少一线路增层结构,而此线路增层结构的层数可视需要而定,可不仅只有一层,在此线路增层结构可包括有多个线路层及多个导电结构,其中该导电结构可与芯片电极垫电性连接,或作为线路增层结构中线路层与线路层间的电性连接之用;而该导电结构一般为导电盲孔。另芯片的电极垫可经由导电结构与线路层向外与外界电子元件电性导通。
在本发明的制作方法中,还包括于线路增层结构的外部表面形成图案化防焊层,且该图案化防焊层形成有多个开孔,以显露出线路层作为电性连接垫部分。
在本发明的制作方法中,还包括于线路增层结构的电性连接垫处可利用电镀或印刷的方式形成多个焊料凸块。
在本发明的制作方法中,铝载板中形成的氧化铝层不限使用任何方法,只要可以使铝载板的一侧进行氧化而形成氧化铝层即可,较佳可利用阳极氧化法以形成一氧化金属层,而作为本发明的氧化铝层。
在本发明的制作方法中,可以蚀刻的方式移除此二铝载板中的该铝层。
本发明将芯片嵌入复合板开口之前,可在对应于芯片的非主动面的氧化铝复合板一侧表面贴合一离形膜,并于此芯片固定于氧化铝复合板之后,还可将此离形膜移除。而此离形膜不限使用任何材料,主要可用以承载芯片并暂时使其固定即可。
因此,在本发明的嵌埋有芯片的封装结构及其制作方法,解决了因为非对称线路增层造成应力分布不均所产生翘曲的现象。此封装结构中的复合板具有较强的刚性,故可抗衡非对称线路增层所造成应力分布不均,进而降低弯翘的情形。而使用氧化方法使铝载板表面氧化,例如用阳极氧化方法,使铝载板一表面形成有氧化铝层(陶瓷)材料,而且在此两氧化铝层之间亦具有一粘着层而接合紧密。而且,本发明的氧化铝复合板不需要其它额外的步骤,如烧结等等,再加上此氧化铝复合板技术简单,加工容易,相当利于大量生产。
附图说明
图1为现有的嵌埋有芯片的载板的剖面示意图;
图2A至2E为本发明一较佳实施例的嵌埋有芯片的封装结构的制作方法剖面示意图;
图2F至2G’为增加线路增层结构及焊料凸块的封装结构剖面示意图;
图3为本发明另一较佳实施例的于氧化铝复合板内固定芯片的剖面示意图。
图中符号说明
11       载板                12,24    芯片
13,24b  电极垫              14        保护层
15       金属层              16        线路增层结构
21       铝载板              21a       氧化铝层
21b      铝层                22        粘着层
23       复合板开口          24a       主动面
24c      非主动面            25a       粘着材料
26       介电层              20        氧化铝复合板
27       线路层              28a,28b  导电结构
30a,30b,31a,31b    线路增层结构
32          电性连接垫       33        防焊层
34          焊料凸块
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不悖离本发明的精神下进行各种修饰与变更。
本发明的实施例中所述的图式均为简化的示意图。所述的图式仅显示与本发明有关的元件,其所显示各元件非为实际实施时的态样,其实际实施时的元件数目、形状等比例为一选择性的设计,且其元件布局型态可能更复杂。
实施例1
请参阅图2A至2E,其为本实施例的嵌埋有芯片的封装结构制法的剖面示意图。
如图2A所示,首先,提供二铝载板21。可将此二铝载板21置于一电解槽中,进行阳极氧化反应,使铝载板21的一表面氧化而形成一氧化金属层,即形成一氧化铝层21a,而铝载板的另一部份则为一铝层21b。本实施例中的阳极氧化反应通过调整阳极氧化的时间来控制氧化铝层的厚度。接着,如图2B所示,将此二铝载板21的氧化铝层21a互相正对,并中间夹置有一粘着层22,使其紧密地粘合,此粘着层22的材料可为热固性树脂,而本实施例使用环氧树脂。然后,以蚀刻的方式移除此二铝载板21中的铝层21b,而可得到如图2C所示的一氧化铝复合板20。在此,两氧化铝层21b与粘着层22形成一三明治结构的氧化铝复合板20。
再如图2D所示,于氧化铝复合板内形成一复合板开口23,其一般可以化学蚀刻方式形成。再将一已完成晶圆集成电路制程并切割成型的芯片24嵌埋入此氧化铝复合板20的复合板开口23中。此芯片24具有一主动面24a,在芯片24的主动面24a上具有多个电极垫24b,此电极垫24b的材料为铜。在此同时可利用一离形膜或胶带(图中未示)贴合在对应于芯片24的非主动面24c的氧化铝复合板20表面上,再将芯片24嵌埋至复合板开口23中。
接着,如图2E所示,将一粘着材料25a以点胶的方式填入复合板开口23与芯片24所形成的间隙,此粘着材料25a可为环氧树脂。进而使芯片24固定于氧化铝复合板20的复合板开口23中。尔后还可将位于氧化铝复合板20表面的离形膜(图中未示)移除。最后,可得到本发明的嵌埋有芯片的封装结构。
再如图2F及2F’所示,于具有此芯片24的主动面24a的氧化铝复合板20一侧表面压合一介电层26,并于此介电层26内形成有多个线路层27及如图2F所示的导电结构28a或如图2F’所示的导电结构28b,以作为一线路增层结构30a(图2F)或30b(图2F’)。同时,芯片24上的电极垫24b经由如图2F所示的导电结构28a或如图2F’所示的导电结构28b而可与线路层27导通。在本实施例中,芯片24的非主动面24c裸露有利于芯片24散热。
如图2G所示,可以在介电层26的表面利用增层技术再形成其它线路增层结构31a,此线路增层结构31a可视需要增加层数。此时还可于线路增层结构31a外表面形成一图案化防焊层33,此图案化防焊层33显露出线路层作为电性连接垫32的部分。而此防焊层33的材料可为绿漆。最后,再于对应于电性连接垫32之处以电镀或印刷的方式形成焊料凸块34,而此焊料凸块34的材料则可为铜、锡、铅、银、镍、金、铂及其合金所形成的群组之一。
如图2G’所示,也可得到另一种线路增层结构31b在一嵌埋有芯片24于氧化铝复合板20的封装结构。
因此,本发明嵌埋有芯片的封装结构,其可如图2E所示,其包括有一氧化铝复合板20以及一芯片24。此氧化铝复合板20由二氧化铝层21a夹置一粘着层22叠合而成。而芯片24则嵌埋并固定于氧化铝复合板20所形成的复合板开口23内,并且此芯片24具有一主动面24a,且此主动面24a配置有多个电极垫24b。
实施例2
本实施例的嵌埋有芯片的封装结构制法与实施例1大致上相同,除了芯片24固定于氧化铝复合板的方法不同之外,其余均与实施例1相同。
如图3所示,本实施例将芯片24固定于氧化铝复合板20的方法如图3所示,其在将芯片24嵌埋至氧化铝复合板20时,未先使用环氧树脂,而是在压合介电层26时,将此介电层26(即如ABF)同时填入芯片24与氧化铝复合板20所形成的复合板开口23间隙之间,以此介电层26作为一粘着材料。其余步骤则与实施例1相同。最后,得到本发明的一嵌埋有芯片的封装结构。
上述实施例仅为了方便说明而举例,本发明所主张的权利范围自应以权利要求书所述为准,而非仅限于上述实施例。

Claims (6)

1.一种嵌埋有芯片的封装结构的制作方法,其特征在于,包括步骤:
提供二铝载板;
于该二铝载板的一侧表面进行氧化,使该二铝载板分别具有一氧化铝层及一铝层;
使该二铝载板的氧化铝层互相正对,并夹置一粘着层;
移除该二铝载板中的该铝层,以形成一氧化铝复合板;
于该氧化铝复合板内形成一复合板开口;
将一芯片嵌入并以粘着材料固定于该复合板开口内,其中,该芯片的主动面具有多个电极垫,且该粘着层的材料是热固性树脂;以及
于具有该芯片的主动面的该复合板一侧表面形成至少一线路增层结构,其包括有多个线路层及多个导电结构,且该芯片的所述的电极垫经由所述的导电结构与所述的线路层向外与外界电子元件电性导通。
2.如权利要求1所述的嵌埋有芯片的封装结构的制作方法,其中,将该芯片以粘着材料固定于该复合板开口内的方式是以点胶或灌胶的方式形成。
3.如权利要求1所述的嵌埋有芯片的封装结构的制作方法,其中,还包括于该至少一线路增层结构表面形成多个焊料凸块。
4.如权利要求1所述的嵌埋有芯片的封装结构的制作方法,其中,该氧化铝层利用阳极氧化法形成。
5.如权利要求1所述的嵌埋有芯片的封装结构的制作方法,其中,以蚀刻的方式移除该二铝载板中的该铝层。
6.如权利要求1所述的嵌埋有芯片的封装结构的制作方法,其中,将该芯片嵌入该复合板开口之前,于对应于该芯片的非主动面的该氧化铝复合板一侧贴合一离形膜,并于该芯片固定之后将该离形膜移除。
CN 200710148254 2007-09-04 2007-09-04 嵌埋有芯片的封装结构及其制作方法 Active CN101383329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710148254 CN101383329B (zh) 2007-09-04 2007-09-04 嵌埋有芯片的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710148254 CN101383329B (zh) 2007-09-04 2007-09-04 嵌埋有芯片的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101383329A CN101383329A (zh) 2009-03-11
CN101383329B true CN101383329B (zh) 2011-12-28

Family

ID=40463067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710148254 Active CN101383329B (zh) 2007-09-04 2007-09-04 嵌埋有芯片的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101383329B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130072B (zh) * 2010-01-15 2013-03-13 矽品精密工业股份有限公司 承载板及其制法
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
CN103646880A (zh) * 2013-09-29 2014-03-19 华进半导体封装先导技术研发中心有限公司 一种基于板级功能基板的封装工艺及封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925152A (zh) * 2005-08-30 2007-03-07 全懋精密科技股份有限公司 电子元件的承载结构
CN1971864A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925152A (zh) * 2005-08-30 2007-03-07 全懋精密科技股份有限公司 电子元件的承载结构
CN1971864A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法

Also Published As

Publication number Publication date
CN101383329A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
US9226382B2 (en) Printed wiring board
JP4055717B2 (ja) 半導体装置およびその製造方法
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
JP5064210B2 (ja) 電子モジュール及びその製造方法
EP1670057B1 (en) Manufacturing method of chip integrated substrate
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US20080128865A1 (en) Carrier structure embedded with semiconductor chip and method for fabricating thereof
JP2006173232A (ja) 半導体装置およびその製造方法
US8212365B2 (en) Printed wiring board and manufacturing method thereof
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
JP2005216936A (ja) 半導体装置およびその製造方法
JP2013243345A5 (zh)
US20080029872A1 (en) Plate structure having chip embedded therein and the manufacturing method of the same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US8487192B2 (en) Printed wiring board and method for manufacturing the same
JP4460341B2 (ja) 配線基板およびその製造方法
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
CN112420524B (zh) 一种支撑框架及其制造方法
CN101393903A (zh) 嵌埋有芯片的承载板结构及其制造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP4340832B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: XINXING ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: QUANMAO PRECISION SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20111020

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111020

Address after: China Taiwan Taoyuan County

Applicant after: Xinxing Electronics Co., Ltd.

Address before: Hsinchu, Taiwan, China

Applicant before: Quanmao Precision Science & Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant