DE102010000407B4 - Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package - Google Patents
Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package Download PDFInfo
- Publication number
- DE102010000407B4 DE102010000407B4 DE102010000407A DE102010000407A DE102010000407B4 DE 102010000407 B4 DE102010000407 B4 DE 102010000407B4 DE 102010000407 A DE102010000407 A DE 102010000407A DE 102010000407 A DE102010000407 A DE 102010000407A DE 102010000407 B4 DE102010000407 B4 DE 102010000407B4
- Authority
- DE
- Germany
- Prior art keywords
- bonding pad
- layer
- chip
- metal layer
- electrical connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/438—Post-treatment of the connector
- H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45025—Plural core members
- H01L2224/4503—Stacked arrangements
- H01L2224/45032—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Halbleiter-Package, umfassend: einen ersten Halbleiterchip, der ein erstes Bondpad aufweist, einen zweiten Halbleiterchip, der ein zweites Bondpad aufweist, ein elektrisches Verbindungsstückmittel, und ein aluminiumbeschichtetes Kupferbandmittel, das eine Aluminiumschicht und eine Kupferschicht enthält, wobei die Aluminiumschicht und die Kupferschicht miteinander verbunden sind, die Aluminiumschicht an das erste Bondpad geschweißt ist, die Kupferschicht das erste Bondpad überlappt und davon beabstandet ist und das elektrische Verbindungsstückmittel die Kupferschicht und das zweite Bondpad kontaktiert und von der Aluminiumschicht und dem ersten Bondpad beabstandet ist, wodurch die Bondpads unter Verwendung eines elektrisch leitenden Wegmittels, das die Aluminiumschicht, die Kupferschicht und das elektrische Verbindungsstückmittel enthält, elektrisch verbunden sind.
Description
- Die vorliegende Erfindung betrifft allgemein ein Halbleiter-Package und insbesondere ein Halbleiter-Package, das mehrere Halbleiterchips und ein Band enthält. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiter-Package.
- Halbleiterchips enthalten Bondpads, die elektrisch mit einer externen Schaltungsanordnung verbunden sind, um als Teil eines Elektroniksystems zu fungieren. Die externe Schaltungsanordnung ist in der Regel ein Anschlussarray wie etwa ein Systemträger (bzw. Leadframe oder Leiterrahmen) oder ein Stützsubstrat wie etwa eine gedruckte Leiterplatte. Elektrische Verbindung zwischen dem Chip und der externen Schaltungsanordnung wird häufig durch Draht-Bonding, Tape-Automated-Bonding (TAB) oder Flip-Chip-Bonding erreicht. Beispielsweise enthalten bei dem Flip-Chip-Bonding Ball-Grid-Array-Packages (BGA) ein Array von Lötkugeln zum Montieren an entsprechenden Anschlüssen auf einer gedruckten Leiterplatte und Land-Grid-Array-Packages (LGA) enthalten ein Array von Metallpads, die entsprechende, auf entsprechenden Anschlüssen auf einer gedruckten Leiterplatte montierte Lötbahnen aufnehmen.
- Halbleiter-Packages (bzw. Halbleiterverkapselungen oder Halbleitergehäuse) können mehrere Chips enthalten, die gestapelt sind, um eine kompakte hochdichte Struktur zu erhalten. Der obere Chip ist oftmals unter Verwendung von Lötkugeln auf dem unteren Chip oder eine Zwischenverbindungs-Metallisierung Flip-Chip-gebondet. Halbleiter-Packages können auch ein flexibles leitendes Band mit einer Aluminiumschicht enthalten, das unter Einsatz von Wedge-Bonden an den Chip und die Zuleitung geschweißt wird. Die Aluminiumschicht liefert eine hohe Strombelastbarkeit, einen niedrigen Ausbreitungswiderstand und zuverlässige Verbindungen. Die Aluminiumschicht liefert jedoch keine geeignete Zwischenverbindung für einen gestapelten oberen Chip, da der Wedge-Bond eine raue unebene obere Oberfläche mit scharfen Spitzen und Tälern aufweist, die Lotaufschmelzen nicht aufnimmt. Folglich würde der obere Chip unter Verwendung einer Lötkugel an den Band angebracht werden, die eine Verbindung mit der Aluminiumschicht mit schlechter Zuverlässigkeit herstellt.
- Halbleiter-Packages mit mehreren Halbleiterchips, die durch ein flexibles Band elektrisch miteinander verbunden sind, und entsprechende Herstellungsverfahren sind aus den Schriften
US 5 438 224 A ,US 2007/0 222 087 A1 US 2005/0 269 694 A1 DE 10 2006 060 899 A1 bekannt. - Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiter-Package zu schaffen, das mehrere Chips enthält, die auf zuverlässige und preiswerte Weise an einem Band angebracht sind. Ferner soll ein Verfahren zur Herstellung eines derartigen Halbleiter-Package angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Die vorliegende Erfindung liefert ein Halbleiter-Package, das einen ersten Halbleiterchip, einen zweiten Halbleiterchip und ein Band enthält. Das Band enthält eine erste Metallschicht und eine zweite Metallschicht. Die erste Metallschicht ist an den ersten Chip geschweißt und die zweite Metallschicht ist an dem zweiten Chip angebracht.
- Die vorliegende Erfindung stellt auch ein Verfahren bereit zum Herstellen eines Halbleiter-Package, das Folgendes beinhaltet: Bereitstellen eines ersten Halbleiterchips, Bereitstellen eines zweiten Halbleiterchips, Bereitstellen eines Bands, das eine erste Metallschicht und eine zweite Metallschicht enthält, dann Schweißen der ersten Metallschicht an den ersten Chip und Anbringen der zweiten Metallschicht an dem zweiten Chip.
- Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher aus der ausführlichen Beschreibung, die folgt.
- Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die Zeichnungen eingehender beschrieben. Es zeigen:
-
1 eine Querschnittsansicht eines Halbleiter-Package gemäß einem erläuternden Beispiel; -
2A –2C Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von1 ; -
3 eine Querschnittsansicht eines Halbleiter-Package gemäß einer ersten Ausführungsform; -
4A –4E Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von3 ; -
5 eine Querschnittsansicht eines Halbleiter-Package gemäß einer zweiten Ausführungsform; -
6A –6E Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von5 ; -
7 eine Querschnittsansicht eines Halbleiter-Package gemäß einer dritten Ausführungsform; -
8A –8F Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von7 ; -
9 eine Querschnittsansicht eines Halbleiter-Package gemäß einer vierten Ausführungsform; und -
10A –10F Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von9 . - In der folgenden Beschreibung werden Ausführungsformen der vorliegenden Erfindung beschrieben. Für den Fachmann sollte es jedoch offensichtlich sein, dass die vorliegende Erfindung ohne solche Details praktiziert werden kann. Einige der Details werden nicht ausführlich beschrieben, um die vorliegende Erfindung nicht zu verdunkeln.
-
1 ist eine Querschnittsansicht eines Halbleiter-Package100 gemäß einem erläuternden Beispiel. Das Halbleiter-Package100 enthält einen ersten Halbleiterchip102 , einen zweiten Halbleiterchip104 und ein Band106 . Das Band106 enthält eine erste Metallschicht108 und eine zweite Metallschicht110 . Die erste Metallschicht108 ist an den ersten Chip102 geschweißt und die zweite Metallschicht110 ist am zweiten Chip104 angebracht. - Die
2A –2C sind Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package100 . In2A ist der erste Chip102 bereitgestellt. In2B ist das Band106 an der ersten Metallschicht108 an den ersten Chip102 geschweißt. In2C ist das Band106 an der zweiten Metallschicht110 am zweiten Chip104 angebracht. -
3 ist eine Querschnittsansicht eines Halbleiter-Package200 gemäß einer ersten Ausführungsform. Das Halbleiter-Package200 enthält einen ersten Chip202 , einen zweiten Chip204 , ein Band206 , ein Die-Pad (bzw. Chipträger)212 , ein elektrisches Verbindungsstück214 , eine Zuleitung (bzw. Lead)216 und ein Kapselungsmittel218 . Der erste Chip202 enthält ein erstes Bondpad (bzw. Bondfläche oder Drahtkontaktfläche)220 , der zweite Chip204 enthält ein zweites Bondpad222 und das Band206 enthält eine erste Metallschicht208 und eine zweite Metallschicht210 . - Der erste Chip
202 ist ein unterer Chip, der durch einen nicht gezeigten dünnen Kleber an dem Die-Pad212 montiert ist, der zweite Chip204 ist ein oberer Chip, der invertiert und auf den ersten Chip202 gestapelt ist, und das zweite Bondpad222 überlappt das erste Bondpad220 und ist vertikal darauf ausgerichtet. - Das Band
206 ist ein flexibles leitendes aluminiumbeschichtetes Kupferband mit einer hohen Strombelastbarkeit und einem niedrigen Ausbreitungswiderstand. Die erste Metallschicht208 ist eine Aluminiumschicht mit einer Dicke von 2 mm, und die zweite Metallschicht210 ist eine Kupferschicht mit einer Dicke von 0,7 mm. Die erste Metallschicht208 und die zweite Metallschicht210 werden durch Hochdruckwalzen einer Kupferfolie auf einen Aluminiumstreifen und Tempern des Verbunds miteinander verbunden, um eine Mischkristall-Schweißstelle auszubilden. - Die erste Metallschicht
208 wird durch einen Wedge-Bond an das erste Bondpad220 geschweißt und durch einen anderen Wedge-Bond an die Zuleitung216 geschweißt, und die zweite Metallschicht210 wird durch das elektrische Verbindungsstück214 an dem zweiten Bondpad222 angebracht. - Der Wedge-Bond am ersten Bondpad
220 wird unter Verwendung von Ultraschallbonden unter erheblicher Druckkraft und Schwingungen ausgebildet. Der Wedge-Bond würde eine raue, unebene obere Oberfläche mit scharfen Spitzen und Tälern erzeugen, wenn die Aluminiumschicht die obere Oberfläche bilden würde (d. h. bei Abwesenheit der Kupferschicht), da das Wedge-Bonding-Werkzeug die Aluminiumschicht kontaktieren würde. Diese raue, unebene obere Oberfläche würde eine schlechte Grenzfläche für das Lotaufschmelzen erzeugen. Insbesondere würde der größte Teil des Lots oder alles Lot die Täler füllen, und das verbleibende Lot (falls überhaupt) über den Spitzen würde dünn, brüchig und rissanfällig sein. Da die Kupferschicht über der Aluminiumschicht liegt, kontaktiert vorteilhafterweise das Wedge-Bonding-Werkzeug die Kupferschicht und nicht die Aluminiumschicht, und die Kupferschicht absorbiert Stress und behält aufgrund ihrer robusten metallurgischen Eigenschaften eine relativ flache ebene obere Oberfläche bei. - Das elektrische Verbindungsstück
214 ist eine Lötkugel, die den zweiten Chip204 und das Band206 kontaktiert und dazwischengeschichtet ist. Die erste Metallschicht208 kontaktiert die zweite Metallschicht210 und das erste Bondpad220 und ist dazwischengeschichtet und verbindet diese elektrisch, ist von dem zweiten Chip204 und dem elektrischen Verbindungsstück214 beabstandet und überlappt das erste Bondpad220 . Die zweite Metallschicht210 kontaktiert die erste Metallschicht208 und das elektrische Verbindungsstück214 und ist dazwischengeschichtet und verbindet diese elektrisch, ist von den Chips202 und204 beabstandet und überlappt die erste Metallschicht208 und das erste Bondpad220 . Das elektrische Verbindungsstück214 kontaktiert die zweite Metallschicht210 und das zweite Bondpad222 und ist dazwischengeschichtet und verbindet diese elektrisch, ist von dem ersten Chip202 und der ersten Metallschicht208 beabstandet und überlappt die Metallschichten208 und210 und das erste Bondpad220 . - Die Bondpads
220 und222 sind durch einen elektrisch leitenden Weg, der aus den Metallschichten208 und210 und dem elektrischen Verbindungsstück214 besteht und diese erfordert, elektrisch miteinander verbunden. Weiterhin ist das erste Bondpad220 durch einen elektrisch leitenden Weg, der durch die Metallschichten208 und210 bereitgestellt wird, elektrisch mit der Zuleitung216 verbunden, und das zweite Bondpad222 ist durch einen elektrisch leitenden Weg, der durch die Metallschichten208 und210 und das elektrische Verbindungsstück214 bereitgestellt wird, elektrisch mit der Zuleitung216 verbunden. - Die Zuleitung
216 ist von den Chips202 und204 beabstandet, steht von dem Kapselungsmittel218 vor und liefert eine elektrische Leitung von Strom zwischen den Bondpads220 und222 und der externen Schaltungsanordnung während des Betriebs der Chips202 und204 . - Das Kapselungsmittel
218 ist ein elektrisch isolierender und wärmeleitender geformter Kunststoff, der die Chips202 und204 , das Band206 , das Die-Pad212 und das elektrische Verbindungsstück214 kontaktiert und schützt. - Bei der ersten Metallschicht
208 und der zweiten Metallschicht210 kann es sich um verschiedene leitende Metalle handeln, die gut mit dem ersten Chip202 bzw. dem elektrischen Verbindungsstück214 koppeln. Gleichermaßen kann es sich bei dem elektrischen Verbindungsstück214 um verschiedene leitende Materialien wie etwa Lot, Lotdraht und leitenden Kleber handeln, die gut mit dem zweiten Chip204 und der zweiten Metallschicht210 koppeln. Zusätzlich kann eine dünne Goldschicht auf der zweiten Metallschicht210 anschlagbeschichtet sein, um die Lotbenetzbarkeit zu verbessern, wenn beispielsweise die zweite Metallschicht210 Kupfer ist und das elektrische Verbindungsstück214 Lot ist, wobei in dem Fall die Lötverbindung das dazwischenliegende Gold während der Lotaufschmelzoperation absorbieren und die Kupferschicht kontaktieren würde. - Die
4A –4E sind Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package200 . In4A ist der erste Chip202 auf dem Die-Pad212 montiert. In4B ist die erste Metallschicht208 unter Verwendung von Ultraschallbonden an das erste Bondpad220 wedgegebondet. In4C ist die erste Metallschicht208 unter Verwendung von Ultraschallbonden an die Zuleitung216 wedgegebondet. In4D ist die zweite Metallschicht210 durch das elektrische Verbindungsstück214 an das zweite Bondpad222 gelötet, wodurch der zweite Chip204 mechanisch an dem Band206 angebracht und mit ihm elektrisch verbunden wird und der zweite Chip204 derart auf dem Band206 montiert wird, dass der zweite Chip204 auf dem ersten Chip202 gestapelt ist. Anfänglich wird ein Lötbump (bzw. Lötabscheidung oder Lothügel) an dem zweiten Bondpad222 angebracht. Danach wird der zweite Chip204 invertiert und derart auf dem Band206 platziert, dass der Lötbump die zweite Metallschicht210 und das zweite Bondpad222 kontaktiert und dazwischengeschichtet wird. Der Lötbump wird dann während einer Lotaufschmelzoperation erhitzt, aufgeschmolzen und gehärtet, um das elektrische Verbindungsstück214 als eine Lotkugel bereitzustellen, die die zweite Metallschicht210 und das zweite Bondpad222 kontaktiert und dazwischengeschichtet ist. In4E wird das Kapselungsmittel218 durch Spritzpressen auf den Chips202 und204 , dem Band206 , dem Die-Pad212 , dem elektrischen Verbindungsstück214 und der Zuleitung216 ausgebildet. -
5 ist eine Querschnittsansicht eines Halbleiter-Package300 gemäß einer zweiten Ausführungsform. Das Halbleiter-Package300 enthält einen ersten Chip302 , einen zweiten Chip304 , ein Band306 , ein Die-Pad312 , ein elektrisches Verbindungsstück314 , eine Zuleitung316 und ein Kapselungsmittel318 . Der erste Chip302 enthält ein erstes Bondpad320 , der zweite Chip304 enthält ein zweites Bondpad322 und das Band306 enthält eine erste Metallschicht308 und eine zweite Metallschicht310 . - Das Halbleiter-Package
300 ist allgemein ähnlich dem Halbleiter-Package200 , außer dass die Chips302 und304 seitlich gegeneinander versetzt sind und das Band306 an dem Die-Pad312 angebracht ist. - Die
6A –6E sind Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package300 . In6A ist der erste Chip302 auf dem Die-Pad312 montiert. In6B ist die erste Metallschicht308 unter Verwendung von Ultraschallbonden an das erste Bondpad320 wedgebondet. In6C ist die erste Metallschicht308 unter Verwendung von Ultraschallbonden an das Die-Pad312 und die Zuleitung316 wedgegebondet. In6D ist die zweite Metallschicht310 durch das elektrische Verbindungsstück314 an das zweite Bondpad322 gelötet. In6E ist durch Spritzpressen das Kapselungsmittel318 auf den Chips302 und304 , dem Band306 , dem Die-Pad312 , dem elektrischen Verbindungsstück314 und der Zuleitung316 ausgebildet. -
7 ist eine Querschnittsansicht eines Halbleiter-Package400 gemäß einer dritten Ausführungsform. Das Halbleiter-Package400 enthält einen ersten Chip402 , einen zweiten Chip404 , ein Band406 , ein Die-Pad412 , ein elektrisches Verbindungsstück414 , eine Zuleitung416 , ein Kapselungsmittel418 und einen Drahtbond424 . Der erste Chip402 enthält ein erstes Bondpad420 , der zweite Chip404 enthält ein zweites Bondpad422 und das Band406 enthält eine erste Metallschicht408 und eine zweite Metallschicht410 . - Das Halbleiter-Package
400 ist allgemein ähnlich dem Halbleiter-Package200 , außer dass die Chips402 und404 seitlich gegeneinander versetzt sind, der zweite Chip404 nicht invertiert ist, das Band406 an dem Die-Pad412 angebracht ist, das elektrische Verbindungsstück414 die Rückseite des zweiten Chips404 und die zweite Metallschicht410 kontaktiert und dazwischengeschichtet ist und das zweite Bondpad422 durch einen Drahtbond424 elektrisch mit der Zuleitung416 verbunden ist. - Die
8A –8F sind Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package400 . In8A ist der erste Chip402 auf dem Die-Pad412 montiert. In8B ist die erste Metallschicht408 unter Verwendung von Ultraschallbonden an das erste Bondpad420 wedgebondet. In8C ist die erste Metallschicht408 unter Verwendung von Ultraschallbonden an das Die-Pad412 und die Zuleitung416 wedgegebondet. In8D ist die zweite Metallschicht410 durch das elektrische Verbindungsstück414 an dem zweiten Chip404 angebracht. Anfänglich wird ungehärtetes Epoxid auf der zweiten Metallschicht410 abgeschieden. Danach wird der zweite Chip404 derart auf dem ungehärteten Epoxid platziert, dass das ungehärtete Epoxid den zweiten Chip404 und die zweite Metallschicht410 kontaktiert und dazwischengeschichtet ist. Das ungehärtete Epoxid wird dann erhitzt, gehärtet und ausgehärtet, um das elektrische Verbindungsstück414 als elektrisch leitenden und wärmeleitenden Kleber bereitzustellen, der den zweiten Chip404 und die zweite Metallschicht410 kontaktiert und dazwischengeschichtet ist. In8E ist das zweite Bondpad422 durch den Drahtbond424 elektrisch mit der Zuleitung416 verbunden. In8F ist durch Spritzpressen das Kapselungsmittel418 auf den Chips402 und404 , dem Band406 , dem Die-Pad412 , dem elektrischen Verbindungsstück414 , der Zuleitung416 und dem Drahtbond424 ausgebildet. -
9 ist eine Querschnittsansicht eines Halbleiter-Package500 gemäß einer vierten Ausführungsform. Das Halbleiter-Package500 enthält einen ersten Chip502 , einen zweiten Chip504 , ein Band506 , ein Die-Pad512 , ein thermisches Verbindungsstück514 , eine Zuleitung516 , ein Kapselungsmittel518 und einen Drahtbond524 . Der erste Chip502 enthält ein erstes Bondpad520 , der zweite Chip504 enthält ein zweites Bondpad522 und das Band506 enthält eine erste Metallschicht508 und eine zweite Metallschicht510 . - Das Halbleiter-Package
500 ist allgemein ähnlich dem Halbleiter-Package200 , außer dass die Chips502 und504 seitlich gegeneinander versetzt sind, der zweite Chip504 nicht invertiert ist, das Band506 an dem Die-Pad512 angebracht ist, das thermische Verbindungsstück514 die Rückseite des zweiten Chips504 und die zweite Metallschicht510 kontaktiert und dazwischengeschichtet ist und elektrisch isolierend ist, und das zweite Bondpad522 durch einen Drahtbond524 elektrisch mit der Zuleitung516 verbunden ist. - Die
10A –10F sind Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package500 . In10A ist der erste Chip502 auf dem Die-Pad512 montiert. In10B ist die erste Metallschicht508 unter Verwendung von Ultraschallbonden an das erste Bondpad520 wedgegebondet. In10C ist die erste Metallschicht508 unter Verwendung von Ultraschallbonden an das Die-Pad512 und die Zuleitung516 wedgegebondet. In10D ist die zweite Metallschicht510 durch das thermische Verbindungsstück514 an dem zweiten Chip504 angebracht. Anfänglich wird ungehärtetes Epoxid auf der zweiten Metallschicht510 abgeschieden. Danach wird der zweite Chip504 derart auf dem ungehärteten Epoxid platziert, dass das ungehärtete Epoxid den zweiten Chip504 und die zweite Metallschicht510 kontaktiert und dazwischengeschichtet ist. Das ungehärtete Epoxid wird dann erhitzt, gehärtet und ausgehärtet, um das thermische Verbindungsstück514 als elektrisch isolierenden und wärmeleitenden Kleber bereitzustellen, der den zweiten Chip504 und die zweite Metallschicht510 kontaktiert und dazwischengeschichtet ist. In10E ist das zweite Bondpad522 durch den Drahtbond524 elektrisch mit der Zuleitung516 verbunden. In10F ist durch Spritzpressen das Kapselungsmittel518 auf den Chips502 und504 , dem Band506 , dem Die-Pad512 , dem thermisches Verbindungsstück514 , der Zuleitung516 und dem Drahtbond524 ausgebildet.
Claims (11)
- Halbleiter-Package, umfassend: einen ersten Halbleiterchip, der ein erstes Bondpad aufweist, einen zweiten Halbleiterchip, der ein zweites Bondpad aufweist, ein elektrisches Verbindungsstückmittel, und ein aluminiumbeschichtetes Kupferbandmittel, das eine Aluminiumschicht und eine Kupferschicht enthält, wobei die Aluminiumschicht und die Kupferschicht miteinander verbunden sind, die Aluminiumschicht an das erste Bondpad geschweißt ist, die Kupferschicht das erste Bondpad überlappt und davon beabstandet ist und das elektrische Verbindungsstückmittel die Kupferschicht und das zweite Bondpad kontaktiert und von der Aluminiumschicht und dem ersten Bondpad beabstandet ist, wodurch die Bondpads unter Verwendung eines elektrisch leitenden Wegmittels, das die Aluminiumschicht, die Kupferschicht und das elektrische Verbindungsstückmittel enthält, elektrisch verbunden sind.
- Halbleiter-Package nach Anspruch 1, wobei das elektrische Verbindungsstückmittel Lot oder Kleber ist.
- Halbleiter-Package nach Anspruch 1 oder 2, wobei die Aluminiumschicht die Kupferschicht und das erste Bondpad kontaktiert und dazwischengeschichtet ist, die Kupferschicht das elektrische Verbindungsstückmittel und die Aluminiumschicht kontaktiert und dazwischengeschichtet ist, und das elektrische Verbindungsstückmittel die Kupferschicht und das zweite Bondpad kontaktiert und dazwischengeschichtet ist.
- Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Wegmittel aus der Aluminiumschicht, der Kupferschicht und dem elektrischen Verbindungsstückmittel besteht.
- Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei der zweite Chip auf den ersten Chip gestapelt ist und das zweite Bondpad das erste Bondpad überlappt.
- Verfahren zum Herstellen eines Halbleiter-Package, umfassend: Bereitstellen eines ersten Halbleiterchips, der ein erstes Bondpad aufweist; Bereitstellen eines zweiten Halbleiterchips, der ein zweites Bondpad aufweist; Bereitstellen eines Bands, das eine erste Metallschicht aus Aluminium und eine zweite Metallschicht aus Kupfer enthält, wobei die erste Metallschicht und die zweite Metallschicht miteinander verbunden sind; Schweißen der ersten Metallschicht an das erste Bondpad; und Anbringen der zweiten Metallschicht an dem zweiten Bondpad, wobei die zweite Metallschicht das erste Bondpad überlappt und davon beabstandet ist und ein elektrisches Verbindungsstück die zweite Metallschicht und das zweite Bondpad kontaktiert und von der ersten Metallschicht und dem ersten Bondpad beabstandet ist, wodurch die Bondpads unter Verwendung eines elektrisch leitenden Wegmittels, das die erste Metallschicht, die zweite Metallschicht und das elektrische Verbindungsstück enthält, elektrisch verbunden sind.
- Verfahren zum Herstellen eines Halbleiter-Package, umfassend: Bereitstellen eines ersten Halbleiterchips, der ein erstes Bondpad aufweist; Bereitstellen eines zweiten Halbleiterchips, der ein zweites Bondpad aufweist; Bereitstellen eines aluminiumbeschichteten Kupferbands, das eine Aluminiumschicht und eine Kupferschicht aufweist, die miteinander verbunden sind; Wedgebonden der Aluminiumschicht an das erste Bondpad unter Verwendung von Ultraschallbonden; Montieren des zweiten Chips auf dem Band, so dass ein leitendes Material zwischen der Kupferschicht und dem zweiten Bondpad angeordnet ist; Aushärten des leitenden Materials nach dem Anordnen des leitenden Materials zwischen der Kupferschicht und dem zweiten Bondpad, um ein elektrisches Verbindungsstück bereitzustellen, das die Kupferschicht und das zweite Bondpad kontaktiert und dazwischengeschichtet ist und daran haftet, wodurch der zweite Chip mechanisch an dem Band angebracht wird; elektrisches Verbinden der Bondpads unter Verwendung der Aluminiumschicht, der Kupferschicht und des elektrischen Verbindungsstücks; und dann Bereitstellen eines Kapselungsmittels, das die Chips, das Band und das elektrische Verbindungsstück kontaktiert und schützt.
- Verfahren nach Anspruch 7, wobei der zweite Chip auf dem Band montiert wird, so dass der zweite Chip auf den ersten Chip gestapelt ist und das zweite Bondpad das erste Bondpad überlappt.
- Verfahren nach Anspruch 7 oder 8, mit dem Anordnen eines Lötbump auf dem zweiten Bondpad, dann Montieren des zweiten Chips auf dem Band, so dass der Lötbump das zweite Bondpad und das Band kontaktiert und dazwischengeschichtet ist, und dann Aufschmelzen des Lötbump, um das elektrische Verbindungsstück bereitzustellen, das die Kupferschicht und das zweite Bondpad kontaktiert und dazwischengeschichtet ist.
- Verfahren nach einem der Ansprüche 7 bis 9, mit dem Wedgebonden der Aluminiumschicht an eine Zuleitung, die von den Chips beabstandet ist und eine elektrische Leitung von Strom zwischen den Bondpads und einer externen Schaltungsanordnung während des Betriebs der Chips liefert, und dann dem Bereitstellen des Kapselungsmittels.
- Verfahren nach einem der Ansprüche 7 bis 10, mit dem elektrischen Verbinden der Bondpads unter Verwendung nur der Aluminiumschicht, der Kupferschicht und des elektrischen Verbindungsstücks.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/371,066 US8022558B2 (en) | 2009-02-13 | 2009-02-13 | Semiconductor package with ribbon with metal layers |
US12/371,066 | 2009-02-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010000407A1 DE102010000407A1 (de) | 2010-08-26 |
DE102010000407B4 true DE102010000407B4 (de) | 2013-08-22 |
Family
ID=42356812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010000407A Expired - Fee Related DE102010000407B4 (de) | 2009-02-13 | 2010-02-12 | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package |
Country Status (2)
Country | Link |
---|---|
US (1) | US8022558B2 (de) |
DE (1) | DE102010000407B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8436251B2 (en) * | 2009-07-08 | 2013-05-07 | Medtronic, Inc. | Ribbon connecting electrical components |
JP2013038453A (ja) * | 2011-08-03 | 2013-02-21 | Sony Corp | 情報処理装置及び表示方法 |
US9018742B2 (en) * | 2012-01-19 | 2015-04-28 | Infineon Technologies Ag | Electronic device and a method for fabricating an electronic device |
US8534533B2 (en) | 2012-01-19 | 2013-09-17 | Raytheon Company | Solder paste transfer process |
US8770462B2 (en) | 2012-03-14 | 2014-07-08 | Raytheon Company | Solder paste transfer process |
EP3557609A1 (de) * | 2012-05-07 | 2019-10-23 | Heraeus Deutschland GmbH & Co KG | Methode zur herstellung eines aluminiumbeschichteten kupferbands sowie vorrichtung damit |
DE102014223352A1 (de) * | 2014-11-17 | 2016-05-19 | Robert Bosch Gmbh | Verbindungsanordnung mit einem mehrschichtigen Bondflachdraht |
US10892248B2 (en) * | 2016-12-20 | 2021-01-12 | Intel Corporation | Multi-stacked die package with flexible interconnect |
US9997878B1 (en) * | 2017-03-01 | 2018-06-12 | GM Global Technology Operations LLC | Lightweight busbar for high voltage battery applications |
DE102018206482B4 (de) * | 2018-04-26 | 2024-01-25 | Infineon Technologies Ag | Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial |
IT202100008036A1 (it) * | 2021-03-31 | 2022-10-01 | St Microelectronics Srl | Striscia di connessione per dispositivi elettronici discreti e/o di potenza e dispositivo elettronico discreto e/o di potenza connesso mediante tale striscia di connessione |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438224A (en) * | 1992-04-23 | 1995-08-01 | Motorola, Inc. | Integrated circuit package having a face-to-face IC chip arrangement |
US20050269694A1 (en) * | 2003-05-02 | 2005-12-08 | Luechinger Christoph B | Ribbon bonding in an electronic package |
US20070222087A1 (en) * | 2006-03-27 | 2007-09-27 | Sangdo Lee | Semiconductor device with solderable loop contacts |
DE102006060899A1 (de) * | 2006-12-20 | 2008-07-10 | Micro-Systems-Engineering Gmbh & Co. Kg | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5147815A (en) * | 1990-05-14 | 1992-09-15 | Motorola, Inc. | Method for fabricating a multichip semiconductor device having two interdigitated leadframes |
US5252857A (en) * | 1991-08-05 | 1993-10-12 | International Business Machines Corporation | Stacked DCA memory chips |
JPH0730051A (ja) * | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | 半導体装置 |
US5677567A (en) * | 1996-06-17 | 1997-10-14 | Micron Technology, Inc. | Leads between chips assembly |
US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
US6501043B1 (en) * | 1999-10-22 | 2002-12-31 | Medtronic, Inc. | Apparatus and method for laser welding of ribbons |
JP4666592B2 (ja) * | 2005-03-18 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20070221706A1 (en) * | 2006-03-22 | 2007-09-27 | Commscope, Inc. Of North Carolina | Methods for making aluminum clad copper wire |
US7972710B2 (en) * | 2006-08-31 | 2011-07-05 | Antaya Technologies Corporation | Clad aluminum connector |
-
2009
- 2009-02-13 US US12/371,066 patent/US8022558B2/en active Active
-
2010
- 2010-02-12 DE DE102010000407A patent/DE102010000407B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438224A (en) * | 1992-04-23 | 1995-08-01 | Motorola, Inc. | Integrated circuit package having a face-to-face IC chip arrangement |
US20050269694A1 (en) * | 2003-05-02 | 2005-12-08 | Luechinger Christoph B | Ribbon bonding in an electronic package |
US20070222087A1 (en) * | 2006-03-27 | 2007-09-27 | Sangdo Lee | Semiconductor device with solderable loop contacts |
DE102006060899A1 (de) * | 2006-12-20 | 2008-07-10 | Micro-Systems-Engineering Gmbh & Co. Kg | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe |
Also Published As
Publication number | Publication date |
---|---|
DE102010000407A1 (de) | 2010-08-26 |
US8022558B2 (en) | 2011-09-20 |
US20100207279A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010000407B4 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package | |
US5844306A (en) | Die pad structure for solder bonding | |
US6025648A (en) | Shock resistant semiconductor device and method for producing same | |
US7400002B2 (en) | MOSFET package | |
DE112004000727B4 (de) | Bandverbindung und Verfahren zu dessen Herstellung | |
DE102010016566B4 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins | |
US5949142A (en) | Chip size package and method of manufacturing the same | |
US4902857A (en) | Polymer interconnect structure | |
US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
DE102011006489B4 (de) | Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben | |
DE102015100011B4 (de) | Chipeinbettungsgehäuse mit rückseitiger Chipverbindung | |
EP0747952A2 (de) | Thermisch verbessertes Kugelmatrixgehäuse | |
DE102011084803A1 (de) | Leistungshalbleitervorrichtung | |
DE19821715A1 (de) | Gehäuse mit einem Schaltkreisbauelement | |
US7141872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP0776041B1 (de) | Leistungs-Halbleitermodul | |
DE102007002807B4 (de) | Chipanordnung | |
DE102021122591A1 (de) | Mehrlagiges verbindungsband | |
DE112021001391T5 (de) | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements | |
US6137166A (en) | Semiconductor device | |
JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
DE10133959B4 (de) | Elektronisches Bauteil mit Halbleiterchip | |
DE19905220B4 (de) | Multichipanordnung | |
JPH11163253A (ja) | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 | |
JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023500000 Ipc: H01L0023488000 |
|
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023500000 Ipc: H01L0023488000 Effective date: 20130322 |
|
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20131123 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |