DE19821715A1 - Gehäuse mit einem Schaltkreisbauelement - Google Patents
Gehäuse mit einem SchaltkreisbauelementInfo
- Publication number
- DE19821715A1 DE19821715A1 DE19821715A DE19821715A DE19821715A1 DE 19821715 A1 DE19821715 A1 DE 19821715A1 DE 19821715 A DE19821715 A DE 19821715A DE 19821715 A DE19821715 A DE 19821715A DE 19821715 A1 DE19821715 A1 DE 19821715A1
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- conductive layer
- thermally conductive
- layer
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
eine dielektrische Schicht, welche an einem äußeren Bereich der ersten Ober fläche des Verbindungssubstrats angebracht ist;
eine metallische wärmeleitfähige Schicht mit einer ersten Oberfläche und einer zweiten Oberfläche gegenüberliegend zu dessen erster Oberfläche, wobei die erste Oberfläche der wärmeleitfähigen Schicht an einem inneren Bereich der ersten Ober fläche des Verbindungssubstrats angebracht ist und auch mit dem inneren Endbereich der dielektrischen Schicht kontaktiert ist bzw. damit in Verbindung steht;
einen Lochbereich, welcher bei dem Zentralbereich des Verbindungssubstrats ausgebildet ist und welcher die erste Oberfläche der metallischen leitfähigen Schicht freilegt;
einen integrierten Schaltkreischip, welcher innerhalb des Lochbereichs an geordnet ist, wobei der integrierte Schaltkreischip eine erste Oberfläche aufweist, welche an der ersten Oberfläche des Verbindungssubstrats angebracht ist, und eine zweite Oberfläche, welche der ersten Oberfläche des integrierten Schaltkreischips gegenüberliegt, wobei die zweite Oberfläche des integrierten Schaltkreischips eine Vielzahl von Bondierungsanschlußflecken aufweist, welche darauf ausgebildet sind;
eine Vielzahl von Bondierungsdrähten zum elektrischen Verbinden der Bondie rungsanschlußflecken mit den leitfähigen Leiterbahnschichten; und
ein umkapselndes bzw. einschließendes Material, welches die Bondierungsdrähte und den integrierten Schaltkreischip umschließt, wobei der Lochbereich mit dem umschließenden Material gefüllt ist.
Vorsehen eines Heiz- bzw. Erwärmungsblocks, innerhalb dessen ein Evakuie rungsloch ausgebildet ist, wobei das Evakuierungsloch mit einer Vakuumerzeugungs vorrichtung so verbunden ist, um ein Vakuum innerhalb des Evakuierungsloches auszubilden; Beladen des Heizblockes mit einer Baugruppe bzw. Anbringen einer Baugruppe darauf, welche ein Verbindungssubstrat und eine metallische wärmeleit fähige Schicht aufweist, welche an dem Substrat befestigt ist und in welcher ein Lochbereich bei bzw. in einem Zentralbereich ausgebildet ist, so daß das Evakuie rungsloch mit dem Zentralbereich des Lochbereiches ausgerichtet ist; Anbringen bzw. Befestigen des integrierten Schaltkreischips auf dem Heizblock innerhalb des Loch bereichs durch ein Vakuum, welches innerhalb des Evakuierungsloches ausgebildet ist bzw. wurde; elektrisches Verbinden des Verbindungssubstrats mit dem integrierten Schaltkreischip auf dem Heizblock durch Bondierungsdrähte; und Umkapseln der Bondierungsdrähte und des integrierten Schaltkreischips, wobei der Lochbereich mit einem einkapselnden bzw. umschließenden Material gefüllt wird.
Vorsehen eines Heizblockes, welcher ein Evakuierungsloch zum Ausbilden eines Vakuums aufweist, wobei das Evakuierungsloch des Heizblockes mit einer Vaku umerzeugungsvorrichtung verbunden ist;
Anbringen bzw. Beladen einer Baugruppe auf dem Heizblock, welche aufweist: ein Verbindungssubstrat, eine erste metallische wärmeleitfähige Schicht, welche auf der rückseitigen Oberfläche des Substrats angebracht ist, und eine zweite metallische wärmeleitfähige Schicht, welche auf der rückseitigen Oberfläche der ersten metalli schen wärmeleitfähigen Schicht angebracht ist und eine Öffnung aufweist, und in welcher ein Lochbereich, welcher mit der Öffnung der zweiten metallischen wärmeleit fähigen Schicht verbunden ist und einen Teil der Oberfläche der zweiten metallischen wärmeleitfähigen Schicht freilegt, bei einem Zentralbereich des Substrats und bei einem Zentralbereich der ersten metallischen wärmeleitfähigen Schicht so ausgebildet ist, daß die zweite metallische wärmeleitfähige Schicht in Kontakt mit der Oberfläche des Heizblockes steht, während die Öffnung der zweiten metallischen wärmeleitfähigen Schicht und des Evakuierungsloches miteinander in Verbindung stehen bzw. kommuni zieren;
Evakuieren von Luft über das Evakuierungsloch des Heizblockes und der Öffnung der zweiten metallischen wärmeleitfähigen Schicht zu der Oberfläche eines integrierten Schaltkreischips, so daß der Chip innerhalb des Lochbereiches ausgerichtet ist;
elektrisches Verbinden des Verbindungssubstrats und des integrierten Schalt kreischips auf dem Heizblock über Bondierungsdrähte; und
Einkapseln bzw. Umschließen der Bondierungsdrähte und des integrierten Schaltkreischips mit einem einkapselnden Material, Füllen des Lochbereiches mit dem einkapselnden Material.
Claims (38)
einem Verbindungssubstrat mit mindestens einer Schicht einer leitfähigen Leiterbahnschicht und mindestens einer isolierenden Schichten und auch mit einer ersten Oberfläche und einer zweiten Oberfläche gegenüberliegend zu der ersten Oberfläche und mit einer Vielzahl von elektrischen Kontakten, welche auf der zweiten Oberfläche ausgebildet sind,
mindestens einer metallischen wärmeleitfähigen Schicht, mit einer ersten Oberfläche, welche auf der ersten Oberfläche des Verbindungssubstrats angebracht ist und eine zweite Oberfläche aufweist, welche bezüglich eines Äußeren freiliegend bzw. exponiert ist;
einem Durchgangslochbereich, welcher in dem Verbindungssubstrat und der wärmeleitfähigen Schichten ausgebildet ist;
einem integrierten Schaltkreischip mit einer ersten Oberfläche, welche bezüglich eines Äußeren freiliegend ist und auch eine zweite Oberfläche mit einer Vielzahl von Bondierungsanschlußstellen bzw. -flecken aufweist, gegenüberliegend zu der ersten Oberfläche des integrierten Schaltkreischips und innerhalb des Durchgangslochbereichs angeordnet;
einer Vielzahl von Bondierungsdrähten zum elektrischen Verbinden der Bondierungsanschlußstellen mit den leitfähigen Leiterbahnschichten; und
einem Einkapselmaterial bzw. Umschließungsmaterial, welches die Bondie rungsdrähte und den integrierten Schaltkreischip umschließt und das Durchgangsloch füllt.
einem Verbindungssubstrat mit mindestens einer leitfähigen Leiterbahnschicht und mindestens einer isolierenden Schicht und auch mit einer ersten Oberfläche und einer zweiten Oberfläche mit einer Vielzahl von elektrischen Kontakten, gegenüberlie gend zu der ersten Oberfläche des Verbindungssubstrats;
mindestens einer ersten metallischen wärmeleitfähigen Schicht mit einer ersten Oberfläche, welche an der ersten Oberfläche des Verbindungssubstrats angebracht ist,
und einer zweiten Oberfläche gegenüberliegend zu der ersten Oberfläche der ersten metallischen wärmeleitfähigen Schicht;
einer zweiten metallischen wärmeleitfähigen Schicht mit einer ersten Ober fläche, welche an der zweiten Oberfläche der ersten metallischen wärmeleitfähigen Schicht angebracht ist, und einer zweiten Oberfläche, welche der ersten Oberfläche der zweiten metallischen wärmeleitfähigen Schicht gegenüberliegt und bezüglich eines Äußeren freiliegend bzw. exponiert ist;
einem Lochbereich, welcher in dem Verbindungssubstrat und der ersten metallischen wärmeleitfähigen Schicht ausgebildet ist und welcher die erste Oberfläche der zweiten metallischen wärmeleitfähigen Schicht freilegt;
einem integrierten Schaltkreischip, welcher innerhalb des Lochbereichs angeordnet ist und eine erste Oberfläche aufweist, welche an der ersten Oberfläche der zweiten metallischen wärmeleitfähigen Schicht angebracht ist und eine zweite Oberfläche aufweist mit einer Vielzahl von Bondierungsanschlußstellen, gegenüberlie gend zu der ersten Oberfläche des integrierten Schaltkreischips; und
einer Vielzahl von Bondierungsdrähten zum elektrischen Verbinden der Bondierungsanschlußstellen mit der leitfähigen Leitbahnschicht;
einer Umkapselung, welche die Bondierungsdrähte und den integrierten Schaltkreischip einschließt und den Lochbereich füllt.
einem Verbindungssubstrat mit mindestens einer leitfähigen Leiterbahnschicht und mindestens einer isolierenden Schicht, und auch mit einer ersten Oberfläche und einer zweiten Oberfläche, welche eine Vielzahl von elektrischen Kontakten darauf aufweist, gegenüberliegend zu der ersten Oberfläche des Verbindungssubstrats;
mindestens eine erste metallische wärmeleitfähige Schicht hat eine erste Oberfläche, welche an der ersten Oberfläche des Verbindungssubstrats angebracht ist und eine zweite Oberfläche gegenüberliegend zu der ersten Oberfläche der ersten metallischen wärmeleitfähigen Schicht;
einer zweiten metallischen wärmeleitfähigen Schicht mit einer ersten Ober fläche, welche an der zweiten Oberfläche der ersten metallischen wärmeleitfähigen Schicht angebracht ist und einer zweiten Oberfläche, welche bezüglich eines Äußeren freiliegend ist, wobei die zweite metallische wärmeleitfähige Schicht eine Öffnung aufweist, welche an deren Zentralbereich bzw. Mittenbereich ausgebildet ist;
einem Lochbereich, welcher innerhalb des Verbindungssubstrats und der ersten metallischen wärmeleitfähigen Schicht ausgebildet ist und welcher die erste Oberfläche der zweiten metallischen wärmeleitfähigen Schicht freilegt bzw. exponiert;
einem integrierten Schaltkreischip mit einer ersten Oberfläche, welche bei einem Zentralbereich innerhalb des Lochbereiches angeordnet ist und einer zweiten Ober fläche mit einer Vielzahl von Bondierungsanschlußstellen gegenüberliegend zu der ersten Oberfläche des integrierten Schaltkreischips, wobei die erste Oberfläche des integrierten Schaltkreischips eine Breite aufweist, welche größer ist als ein Durch messer der Öffnung der zweiten metallischen wärmeleitfähigen Schicht und in Kontakt mit der ersten Oberfläche der zweiten metallischen wärmeleitfähigen Schicht ist,
einer Vielzahl von Bondierungsdrähten zum elektrischen Verbinden der Bondie rungsanschlußstellen mit der leitfähigen Leiterbahnschicht;
einer Einkapselung, welche die Bondierungsdrahte und den integrierten Schalt kreischip umschließt, wobei die Umkapselung den Lochbereich füllt.
einem Verbindungssubstrat mit mindestens einer leitfähigen Leiterbahnschicht und mindestens einer isolierenden Schicht, und auch mit einer ersten Oberfläche und einer zweiten Oberfläche, welche eine Vielzahl von elektrischen Kontakten darauf aufweist, gegenüberliegend zu der ersten Oberfläche des Verbindungssubstrats;
einer dielektrischen Schicht, welche an einem äußeren Bereich der ersten Oberfläche des Verbindungssubstrats angebracht ist;
einer metallischen wärmeleitfähigen Schicht mit einer ersten Oberfläche und einer zweiten Oberfläche gegenüberliegend zu deren ersten Oberfläche, wobei die erste Oberfläche der metallischen wärmeleitfähigen Schicht an einem inneren Bereich der ersten Oberfläche des Verbindungssubstrats angebracht ist und auch in Kontakt mit dem inneren Endbereich der dielektrischen Schicht steht;
einem Lochbereich, welcher bei dem Zentralbereich des Verbindungssubstrats ausgebildet ist und welcher die erste Oberfläche der metallischen wärmeleitfähigen Schicht freilegt bzw. exponiert;
einem integrierten Schaltkreischip, welcher innerhalb des Lochbereichs angeordnet ist, wobei der integrierte Schaltkreischip eine erste Oberfläche aufweist, welche an der ersten Oberfläche des Verbindungssubstrats angebracht ist, und eine zweite Oberfläche, welche der ersten Oberfläche des integrierten Schaltkreischips gegenüberliegt, wobei die zweite Oberfläche des integrierten Schaltkreischips eine Vielzahl von Bondierungsanschlußflecken bzw. -stellen aufweist, welche darauf ausgebildet sind;
einer Vielzahl von Bondierungsdrähten zum elektrischen Verbinden der Bondierungsanschlußstellen mit der leitfähigen Leiterbahnschicht; und
einem einkapselnden bzw. umschließenden Material, welches die Bondierungs drähte und den integrierten Schaltkreischip umschließt, wobei der Lochbereich mit dem einkapselnden Material gefüllt ist.
Vorsehen eines Heizblocks, welcher ein Evakuierungsloch zum Ausbilden eines Vakuums aufweist, wobei das Evakuierungsloch des Heizblockes mit einer Vakuum erzeugungsvorrichtung verbunden ist;
Anbringen einer Baugruppe auf dem Heizblock bzw. Beladen des Heizblocks mit einer Baugruppe, welche ein Verbindungssubstrat und eine metallische wärmeleit fähige Schicht aufweist, welche an dem Substrat angebracht ist und in welcher ein Lochbereich bei einem Zentralbereich ausgebildet ist, so daß Evakuierungsloch mit dem Zentralbereich des Lochbereiches ausgerichtet ist;
Anbringen des integrierten Schaltkreischips auf dem Heizblock innerhalb des Lochbereichs durch ein Vakuum, welches innerhalb des Evakuierungsloches ausgebildet ist;
Evakuieren von Luft über das Evakuierungsloch zu einem Äußeren des Heizblocks, um dabei einen integriert Schaltkreischip innerhalb des Lochbereichs auszurichten und zu halten;
Verbinden über Bondierungsdrähte des Verbindungssubstrats und des integrier ten Schaltkreischips auf dem Heizblock; und
Einkapseln der Bondierungsdrähte und des integrierten Schaltkreischips mit einem einkapselnden bzw. umschließenden Material, Füllen des Lochbereichs mit dem einkapselnden Material.
Vorsehen eines Heizblockes, welcher ein Evakuierungsloch zum Ausbilden eines Vakuums aufweist, wobei das Evakuierungsloch des Heizblockes mit einer Vaku umerzeugungsvorrichtung verbunden ist;
Anbringen eine Baugruppe auf dem Heizblock bzw. Beladen des Heizblocks mit einer Baugruppe welche aufweist: ein Verbindungssubstrat eine erste metallische wärmeleitfähige Schicht, weiche auf der rückseitigen Oberfläche des Substrats angebracht ist, und eine zweite metallische wärmeleitfähige Schicht, welche auf der rückseitigen Oberfläche der ersten metallischen wärmeleitfähigen Schicht angebracht ist und eine Öffnung aufweist, und in welcher ein Lochbereich, welcher mit der Öffnung der zweiten metallischen wärmeleitfähigen Schicht verbunden ist und einen Teil der Oberfläche der zweiten metallischen wärmeleitfähigen Schicht freilegt, bei einem Zentralbereich des Substrats und bei einem Zentralbereich der ersten metallischen wärmeleitfähigen Schicht so ausgebildet ist, daß die zweite metallische wärmeleitfähige Schicht in Kontakt mit der Oberfläche des Heizblockes steht, während die Öffnung der zweiten metallischen wärmeleitfähigen Schicht und des Evakuierungsloches miteinander in Verbindung stehen;
Evakuieren von Luft über das Evakuierungsloch des Heizblockes und der Öffnung der zweiten metallischen wärmeleitfähigen Schicht zu der Oberfläche eines integrierten Schaltkreischips, so daß der Chip innerhalb des Lochbereiches ausgerichtet ist;
elektrisches Verbinden des Verbindungssubstrats und des integrierten Schalt kreischips auf dem Heizblock über Bondierungsdrähte; und
Einkapseln bzw. Umschließen der Bondierungsdrähte und des integrierten Schaltkreischips mit einem einkapselnden Material, Füllen des Lochbereiches mit dem einkapselnden Material.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR97-19145 | 1997-05-17 | ||
KR1019970019144A KR100220249B1 (ko) | 1997-05-17 | 1997-05-17 | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 |
KR97-19144 | 1997-05-17 | ||
KR1019970019145A KR19980083734A (ko) | 1997-05-17 | 1997-05-17 | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19821715A1 true DE19821715A1 (de) | 1999-01-28 |
DE19821715B4 DE19821715B4 (de) | 2005-12-29 |
Family
ID=26632739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19821715A Expired - Fee Related DE19821715B4 (de) | 1997-05-17 | 1998-05-14 | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6060778A (de) |
JP (1) | JP3407184B2 (de) |
CN (1) | CN100365804C (de) |
DE (1) | DE19821715B4 (de) |
GB (2) | GB2325340B (de) |
TW (1) | TW449844B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042839A1 (de) * | 2000-08-30 | 2002-04-04 | Infineon Technologies Ag | Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung |
Families Citing this family (141)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150730A (ja) * | 1998-11-17 | 2000-05-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6433360B1 (en) * | 1999-01-15 | 2002-08-13 | Xilinx, Inc. | Structure and method of testing failed or returned die to determine failure location and type |
US6982478B2 (en) * | 1999-03-26 | 2006-01-03 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
US6384471B1 (en) * | 1999-05-10 | 2002-05-07 | Bull S.A. | Pbga package with integrated ball grid |
JP3398721B2 (ja) * | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
JP3416737B2 (ja) * | 1999-05-20 | 2003-06-16 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージの製造方法 |
US6365967B1 (en) * | 1999-05-25 | 2002-04-02 | Micron Technology, Inc. | Interconnect structure |
US6196002B1 (en) * | 1999-06-24 | 2001-03-06 | Advanced Micro Devices, Inc. | Ball grid array package having thermoelectric cooler |
JP3427352B2 (ja) | 1999-08-24 | 2003-07-14 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板 |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
US6534861B1 (en) * | 1999-11-15 | 2003-03-18 | Substrate Technologies Incorporated | Ball grid substrate for lead-on-chip semiconductor package |
US6452255B1 (en) * | 2000-03-20 | 2002-09-17 | National Semiconductor, Corp. | Low inductance leadless package |
US6372539B1 (en) | 2000-03-20 | 2002-04-16 | National Semiconductor Corporation | Leadless packaging process using a conductive substrate |
US6686652B1 (en) | 2000-03-20 | 2004-02-03 | National Semiconductor | Locking lead tips and die attach pad for a leadless package apparatus and method |
US6399415B1 (en) | 2000-03-20 | 2002-06-04 | National Semiconductor Corporation | Electrical isolation in panels of leadless IC packages |
US6576494B1 (en) * | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
US6624005B1 (en) | 2000-09-06 | 2003-09-23 | Amkor Technology, Inc. | Semiconductor memory cards and method of making same |
US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
TW466723B (en) * | 2000-12-01 | 2001-12-01 | Siliconware Precision Industries Co Ltd | Super thin package having high heat-dissipation property |
US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
US6486537B1 (en) * | 2001-03-19 | 2002-11-26 | Amkor Technology, Inc. | Semiconductor package with warpage resistant substrate |
TW579581B (en) * | 2001-03-21 | 2004-03-11 | Ultratera Corp | Semiconductor device with chip separated from substrate and its manufacturing method |
AU2007203504B2 (en) * | 2001-03-21 | 2010-05-27 | United Test Center Inc | Semi Conductor Device and Method for Fabricating The Same |
KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6475327B2 (en) * | 2001-04-05 | 2002-11-05 | Phoenix Precision Technology Corporation | Attachment of a stiff heat spreader for fabricating a cavity down plastic chip carrier |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US6967124B1 (en) | 2001-06-19 | 2005-11-22 | Amkor Technology, Inc. | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate |
US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US6651869B2 (en) * | 2001-09-21 | 2003-11-25 | Intel Corporation | Methods and electronic board products utilizing endothermic material for filling vias to absorb heat during wave soldering |
US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
SG102640A1 (en) * | 2001-10-11 | 2004-03-26 | Ultratera Corp | Semiconductor device and method for fabricating the same |
US6762489B2 (en) | 2001-11-20 | 2004-07-13 | International Business Machines Corporation | Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules |
US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
US6982485B1 (en) | 2002-02-13 | 2006-01-03 | Amkor Technology, Inc. | Stacking structure for semiconductor chips and a semiconductor package using it |
US6576998B1 (en) | 2002-02-28 | 2003-06-10 | Amkor Technology, Inc. | Thin semiconductor package with semiconductor chip and electronic discrete device |
US6683795B1 (en) | 2002-04-10 | 2004-01-27 | Amkor Technology, Inc. | Shield cap and semiconductor package including shield cap |
US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US20080043447A1 (en) * | 2002-05-01 | 2008-02-21 | Amkor Technology, Inc. | Semiconductor package having laser-embedded terminals |
US7399661B2 (en) * | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
KR100475079B1 (ko) * | 2002-06-12 | 2005-03-10 | 삼성전자주식회사 | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
US7042072B1 (en) | 2002-08-02 | 2006-05-09 | Amkor Technology, Inc. | Semiconductor package and method of manufacturing the same which reduces warpage |
SG120879A1 (en) * | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
US6747352B1 (en) | 2002-08-19 | 2004-06-08 | Amkor Technology, Inc. | Integrated circuit having multiple power/ground connections to a single external terminal |
US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
JP4085788B2 (ja) * | 2002-08-30 | 2008-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法、回路基板、電子機器 |
US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
TW563895U (en) * | 2003-03-06 | 2003-11-21 | Advanced Semiconductor Eng | Thin type ball grid array package |
US6833619B1 (en) * | 2003-04-28 | 2004-12-21 | Amkor Technology, Inc. | Thin profile semiconductor package which reduces warpage and damage during laser markings |
US8574961B2 (en) * | 2003-04-29 | 2013-11-05 | Semiconductor Components Industries, Llc | Method of marking a low profile packaged semiconductor device |
CN100369243C (zh) * | 2003-08-22 | 2008-02-13 | 矽品精密工业股份有限公司 | 具有散热结构的半导体封装件 |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
US20050051893A1 (en) * | 2003-09-05 | 2005-03-10 | Taiwan Semiconductor Manufacturing Co. | SBGA design for low-k integrated circuits (IC) |
TWI239603B (en) * | 2003-09-12 | 2005-09-11 | Advanced Semiconductor Eng | Cavity down type semiconductor package |
US6936922B1 (en) | 2003-09-26 | 2005-08-30 | Amkor Technology, Inc. | Semiconductor package structure reducing warpage and manufacturing method thereof |
CN1327514C (zh) * | 2003-10-01 | 2007-07-18 | 松下电器产业株式会社 | 配线衬底及其制造方法 |
TWI232561B (en) * | 2003-10-17 | 2005-05-11 | Advanced Semiconductor Eng | Substrate having bond pads for bonding redundant solder beads |
US20070145548A1 (en) * | 2003-12-22 | 2007-06-28 | Amkor Technology, Inc. | Stack-type semiconductor package and manufacturing method thereof |
US7009296B1 (en) | 2004-01-15 | 2006-03-07 | Amkor Technology, Inc. | Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
WO2006025084A1 (ja) | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
CN100433278C (zh) * | 2004-10-29 | 2008-11-12 | 矽品精密工业股份有限公司 | 散热型封装结构及其制造方法 |
CN1319139C (zh) * | 2004-12-01 | 2007-05-30 | 中国电子科技集团公司第二十四研究所 | 硅基传感器可动件局部真空密封保护结构的制作方法 |
CN100446200C (zh) * | 2005-02-28 | 2008-12-24 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
US7429799B1 (en) | 2005-07-27 | 2008-09-30 | Amkor Technology, Inc. | Land patterns for a semiconductor stacking structure and method therefor |
US8624129B2 (en) * | 2006-01-12 | 2014-01-07 | Samsung Electronics Co., Ltd. | Method of attaching a high power surface mount transistor to a printed circuit board |
US7675157B2 (en) * | 2006-01-30 | 2010-03-09 | Marvell World Trade Ltd. | Thermal enhanced package |
SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
US20080083981A1 (en) * | 2006-06-07 | 2008-04-10 | Romig Matthew D | Thermally Enhanced BGA Packages and Methods |
US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
JP5425637B2 (ja) * | 2006-12-12 | 2014-02-26 | アギア システムズ インコーポレーテッド | 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法 |
US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
JPWO2008096450A1 (ja) * | 2007-02-09 | 2010-05-20 | パナソニック株式会社 | 回路基板、積層回路基板および電子機器 |
KR100802393B1 (ko) * | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
JP2008251608A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
US20090096076A1 (en) * | 2007-10-16 | 2009-04-16 | Jung Young Hy | Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same |
CN101494205B (zh) * | 2008-01-23 | 2011-02-02 | 瑞鼎科技股份有限公司 | 集成电路封装体及其制造方法 |
US20090306811A1 (en) * | 2008-06-06 | 2009-12-10 | Raytheon Company | Ball grid array cleaning system |
KR101481405B1 (ko) * | 2008-06-12 | 2015-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
WO2010095367A1 (ja) * | 2009-02-19 | 2010-08-26 | 日本電気株式会社 | 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法 |
US8097956B2 (en) * | 2009-03-12 | 2012-01-17 | Apple Inc. | Flexible packaging for chip-on-chip and package-on-package technologies |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
KR101630394B1 (ko) * | 2010-03-08 | 2016-06-24 | 삼성전자주식회사 | 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법 |
US8654538B2 (en) * | 2010-03-30 | 2014-02-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
CN102867814A (zh) * | 2011-07-06 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | 芯片封装体 |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
TWI440228B (zh) * | 2011-09-29 | 2014-06-01 | Viking Tech Corp | Light emitting diode package structure and manufacturing method thereof |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9543197B2 (en) * | 2012-12-19 | 2017-01-10 | Intel Corporation | Package with dielectric or anisotropic conductive (ACF) buildup layer |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9508635B2 (en) * | 2013-06-27 | 2016-11-29 | STATS ChipPAC Pte. Ltd. | Methods of forming conductive jumper traces |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
CN104701190A (zh) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | 制造腔向下制作载体的系统和方法 |
SG10201400390YA (en) * | 2014-03-05 | 2015-10-29 | Delta Electronics Int L Singapore Pte Ltd | Package structure |
CN105070694A (zh) * | 2015-08-24 | 2015-11-18 | 中国科学院国家空间科学中心 | 一种暴露芯片衬底面的封装方法 |
KR102595276B1 (ko) | 2016-01-14 | 2023-10-31 | 삼성전자주식회사 | 반도체 패키지 |
CN106971993B (zh) * | 2016-01-14 | 2021-10-15 | 三星电子株式会社 | 半导体封装件 |
CN106298696B (zh) * | 2016-08-22 | 2018-10-09 | 陶乐敏 | 一种悬架式的集成电路封装机构 |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10832991B1 (en) | 2019-05-07 | 2020-11-10 | Texas Instruments Incorporated | Leadless packaged device with metal die attach |
FR3098646B1 (fr) * | 2019-07-11 | 2022-03-25 | Thales Sa | Composant electronique resistant a l'humidite et procede de realisation d'un tel composant |
CN112307710B (zh) * | 2020-12-21 | 2021-04-02 | 北京智芯仿真科技有限公司 | 一种系统级集成电路的直流压降分析方法及系统 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630172A (en) * | 1983-03-09 | 1986-12-16 | Printed Circuits International | Semiconductor chip carrier package with a heat sink |
US4835598A (en) * | 1985-06-13 | 1989-05-30 | Matsushita Electric Works, Ltd. | Wiring board |
GB2189084B (en) * | 1986-04-10 | 1989-11-22 | Stc Plc | Integrated circuit package |
US4897508A (en) * | 1988-02-10 | 1990-01-30 | Olin Corporation | Metal electronic package |
JPH04119653A (ja) * | 1990-09-11 | 1992-04-21 | Toppan Printing Co Ltd | 集積回路素子 |
US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
US5105259A (en) * | 1990-09-28 | 1992-04-14 | Motorola, Inc. | Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation |
JPH05102212A (ja) * | 1991-10-04 | 1993-04-23 | Seiko Epson Corp | 配線基板 |
JPH05283553A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 混成集積回路装置 |
US5291062A (en) * | 1993-03-01 | 1994-03-01 | Motorola, Inc. | Area array semiconductor device having a lid with functional contacts |
JPH06275677A (ja) * | 1993-03-23 | 1994-09-30 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
US5672909A (en) * | 1995-02-07 | 1997-09-30 | Amkor Electronics, Inc. | Interdigitated wirebond programmable fixed voltage planes |
US5572405A (en) * | 1995-06-07 | 1996-11-05 | International Business Machines Corporation (Ibm) | Thermally enhanced ball grid array package |
US5844168A (en) * | 1995-08-01 | 1998-12-01 | Minnesota Mining And Manufacturing Company | Multi-layer interconnect sutructure for ball grid arrays |
KR100244090B1 (ko) * | 1995-08-07 | 2000-02-01 | 김규현 | 패키지형 집적회로장치와 그 제조방법 |
JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
JP3292798B2 (ja) * | 1995-10-04 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
JPH09129784A (ja) * | 1995-10-27 | 1997-05-16 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
KR100201380B1 (ko) * | 1995-11-15 | 1999-06-15 | 김규현 | Bga 반도체 패키지의 열방출 구조 |
US5796170A (en) * | 1996-02-15 | 1998-08-18 | Northern Telecom Limited | Ball grid array (BGA) integrated circuit packages |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
-
1998
- 1998-03-12 TW TW087103626A patent/TW449844B/zh not_active IP Right Cessation
- 1998-03-20 GB GB9806078A patent/GB2325340B/en not_active Expired - Fee Related
- 1998-03-27 JP JP10042898A patent/JP3407184B2/ja not_active Expired - Fee Related
- 1998-04-15 US US09/060,981 patent/US6060778A/en not_active Expired - Lifetime
- 1998-05-06 CN CNB981079326A patent/CN100365804C/zh not_active Expired - Fee Related
- 1998-05-14 DE DE19821715A patent/DE19821715B4/de not_active Expired - Fee Related
-
2002
- 2002-06-05 GB GBGB0212903.9A patent/GB0212903D0/en not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042839A1 (de) * | 2000-08-30 | 2002-04-04 | Infineon Technologies Ag | Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung |
DE10042839B4 (de) * | 2000-08-30 | 2009-01-29 | Infineon Technologies Ag | Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung |
Also Published As
Publication number | Publication date |
---|---|
CN100365804C (zh) | 2008-01-30 |
TW449844B (en) | 2001-08-11 |
GB2325340B (en) | 2002-09-11 |
US6060778A (en) | 2000-05-09 |
GB9806078D0 (en) | 1998-05-20 |
GB0212903D0 (en) | 2002-07-17 |
JP3407184B2 (ja) | 2003-05-19 |
CN1199927A (zh) | 1998-11-25 |
DE19821715B4 (de) | 2005-12-29 |
GB2325340A (en) | 1998-11-18 |
JPH1145956A (ja) | 1999-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19821715B4 (de) | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung | |
DE69729673T2 (de) | Chipträger und Halbleiteranordnung mit diesem Chipträger | |
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE69525697T2 (de) | Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher | |
DE10229692B4 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE602004009821T2 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE69621863T2 (de) | Halbleiteranordnung in der Grösse eines oder mehrerer Chips | |
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE102012215438B4 (de) | System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist | |
DE69527330T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE69529706T2 (de) | Kugelmatrixgehäuse für integrierte Schaltung mit lötverbundenen thermischen Leiter | |
DE102011006489B4 (de) | Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben | |
DE102010016566B4 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE69431023T2 (de) | Halbleiteraufbau und Verfahren zur Herstellung | |
DE102010000407B4 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package | |
DE102008008906A1 (de) | Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung | |
DE19628376A1 (de) | Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE19725464A1 (de) | Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE102011055884A1 (de) | Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend | |
DE102008010098A1 (de) | Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 23/32 |
|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: SCHWABE, SANDMAIR, MARX, 81677 MUENCHEN, DE Representative=s name: SCHWABE, SANDMAIR, MARX, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KYONGGI, KR Effective date: 20111122 Owner name: 658868 N.B. INC., CA Free format text: FORMER OWNER: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD., ICHON, KR Effective date: 20111122 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20111122 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20111122 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20111122 Representative=s name: SCHWABE SANDMAIR MARX, DE Effective date: 20111122 Representative=s name: ISARPATENT, DE Effective date: 20111122 |
|
R082 | Change of representative |
Representative=s name: SCHWABE SANDMAIR MARX, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR Effective date: 20120821 Owner name: 658868 N.B. INC., CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120821 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120907 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120907 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120821 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120821 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120907 Representative=s name: ISARPATENT, DE Effective date: 20120907 Representative=s name: ISARPATENT, DE Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA Effective date: 20140925 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20140925 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20140925 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |