DE19905220B4 - Multichipanordnung - Google Patents

Multichipanordnung Download PDF

Info

Publication number
DE19905220B4
DE19905220B4 DE19905220A DE19905220A DE19905220B4 DE 19905220 B4 DE19905220 B4 DE 19905220B4 DE 19905220 A DE19905220 A DE 19905220A DE 19905220 A DE19905220 A DE 19905220A DE 19905220 B4 DE19905220 B4 DE 19905220B4
Authority
DE
Germany
Prior art keywords
chip
intermediate carrier
arrangement according
chips
multichip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19905220A
Other languages
English (en)
Other versions
DE19905220A1 (de
Inventor
Jörg Ludewig
Werner Schneider
Gregor Dipl.-Ing. Woldt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Sensor Microelectronic Packaging GmbH
Original Assignee
Microelectronic Packaging Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microelectronic Packaging Dresden GmbH filed Critical Microelectronic Packaging Dresden GmbH
Priority to DE19905220A priority Critical patent/DE19905220B4/de
Publication of DE19905220A1 publication Critical patent/DE19905220A1/de
Application granted granted Critical
Publication of DE19905220B4 publication Critical patent/DE19905220B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Multichipanordnung auf einem Zwischenträger zur Montage auf beliebigen Trägerelementen oder zur Verbindung mit anderen Komponenten mittels einer Freiverdrahtung, wobei auf dem Zwischenträger ein Stapel von mindestens zwei miteinander verbunden Halbleiterchips mit abnehmender Größe angeordnet ist,
– wobei das unterste Halbleiterchip mit der Vorderseite nach oben unmittelbar, oder durch eine Klebstoffschicht verbunden, auf dem Zwischenträger (4) befestigt ist,
– wobei wenigstens vom unteren der übereinander gestapelten Halbleiterchips Drahtbrücken (7) zum Zwischenträger (4) gezogen sind,
– wobei der oberste Halbleiterchip mit Hilfe der Polymer Flip-Chip Technologie auf dem darunter befindlichen Chip befestigt und mit diesem mittels Polymer-Bumps kontaktiert ist;
– wobei von dem darunter befindlichen Halbleiterchip Drahtbrücken (7) zum Zwischenträger (4) gezogen sind; und
– wobei zwischen den Chips und zwischen den Polymer-Bumps eine elektrisch isolierende Zwischenschicht (10) eingefügt ist.

Description

  • Die Erfindung betrifft eine Multichipanordnung auf einem Zwischenträger zur Montage auf beliebigen Trägerelementen, oder zur Verbindung mit anderen Komponenten mittels einer Freiverdrahtung mit anderen Komponenten verbindbar ist.
  • Um möglichst große Packungsdichten von Halbleiterbauelementen auf Leiterplatten o. dgl. erreichen zu können, wird versucht, die Chips in möglichst kleinen Gehäusen bzw. Häusungen unterzubringen, da es in der Regel nicht möglich ist, die Chips direkt auf Leiterplatten zu kontaktieren. Aus diesem Grund ist es erforderlich, das Halbleiterchip zunächst auf einem Zwischenträger (auch als Interposer bezeichnet) zu montieren und die Bondpads auf dem Halbleiterchip mit den Kontakten auf dem Zwischenträger elektrisch zu verbinden. Das erfolgt üblicherweise durch das Ziehen von Drahtbrücken mittels bekannter Drahtbondverfahren.
  • Eine andere Technologie zur Montage von Halbleiterchips ist die so genannte Flip-Chip-Technologie. Hierbei werden die mit Kontakthügeln zur elektrischen Kontaktierung versehenen Chips Face Down mit einem Zwischenträger verbunden, wobei zunächst die erforderliche elektrische Verbindung hergestellt wird. Anschließend daran wird zwischen das Chip und den Zwischenträger ein geeigneter Underfill eingebracht, um eine ausreichend feste mechanische Verbindung zwischen dem Chip und dem Zwischenträger herzustellen.
  • Die Zwischenträger können dann unmittelbar oder mittelbar auf Leiterplatten oder anderen Trägerelementen montiert und elektrisch mit diesen verbunden werden. Hierzu sind auf dem Zwischenträger, d. h. auf der der Chipmontageseite gegenüber liegenden Seite, so genannte Mikro-Ball-Arrays angeordnet, die aus lötfähigem Material bestehen und über entsprechend angeordneten Lötpunkten auf der Leiterplatte zu positionieren sind. Die Kontaktierung, d. h. die elektrische und mechanische Verbindung mit der Leiterplatte erfolgt anschließend wie üblich unter Wärmezufuhr.
  • Selbstverständlich können die Zwischenträger mit den montierten Chips für bestimmte Anwendungsfälle auch mit einer Freiverdrahtung versehen werden, indem die erforderlichen Anschlussdrähte direkt an den entsprechenden Lötpunkten am Zwischenträger befestigt werden. So können mit der Freiverdrahtung beispielsweise Messwertgeber angeschlossen werden.
  • Ein besonders geringer Platzbedarf kann erreicht werden, wenn die Halbleiterchips mit Hilfe des CSP (Chip Size Packaging) verpackt werden. In diesem Fall entspricht der Flächenbedarf des verpackten Halbleiterchips etwa dessen Ausgangsgröße.
  • Besteht nun der Bedarf, möglichst viele CSP-Bauelemente auf einer Leiterplatte unterzubringen, so ist die maximale Anzahl dieser Bauelemente auf der vorgegebenen Fläche vom Flächenbedarf des verpackten Halbleiterchips und von der Anordnung der notwendigen Leitbahnen (Layout) auf der Leiterplatte abhängig.
  • Aus der JP 07 326 710 A geht eine Halbleiter-Verpackungsanordnung in Form einer Multichipanordnung, bestehend aus zwei gestapelten Chips hervor, bei der auf einem Zwischenträger ein Stapel von mehreren Chips angeordnet ist. Die Chips sind mit ihren Rückseiten fest miteinander verbunden, wobei der unterste Chip face-down unmittelbar mit dem Zwischenträger elektrisch und mechanisch fest verbunden ist.
  • Der untere Chip kann zur Verstärkung mit einem Haftvermittler, der den Chip umgibt, auf dem Zwischenträger befestigt sein. Der obere Chip ist über Drahtbrücken mit dem Zwischenträger elektrisch verbunden.
  • Die gesamte Anordnung ist mit einer Vergussmasse vergossen.
  • Die JP 05 047 998 A zeigt eine ganz ähnliche Halbleiteranordnung, jedoch ohne Vergussmasse.
  • Die JP 07 249 732 A bezieht sich auf ein Verbindungsverfahren bei Halbleiterelementen, bei dem die elektrische Verbindung der beiden Halbleiterchips über Bumps aus einem niedrig schmelzenden Metall, die vorher auf beiden miteinander zu verbindenden Halbleiterchips ausgebildet worden sind.
  • Bei diesen Anordnungen können mehr als zwei Chips nicht gestapelt werden.
  • Weiterhin geht aus der JP 08 288 455 A eine Halbleiteranordnung hervor, bei der mehrere Chips auf einer Leiterplatte face-up übereinander gestapelt sind. Die elektrische Kontaktierung erfolgt hier über Drahtbrücken von jedem Chip zur Leiterplatte. Zwischen den Chips befindet sich jeweils eine Isolierlage auf dem jeweils unteren Chip, auf dem eine Klebeschicht die mechanische Verbindung zum darüber befindlichen Chip herstellt. Die Isolierlage schließt zugleich Teile der Drahtbrücken ein.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Multichipanordnung zu schaffen, mit der eine erhebliche Vergrößerung der Packungsdichte erreicht werden kann.
  • Erreicht wird das durch eine Multichipanordnung auf einem Zwischenträger zur Montage auf beliebigen Trägerelementen oder zur Verbindung mit anderen Komponenten mittels einer Freiverdrahtung, wobei auf dem Zwischenträger ein Stapel von mindestens zwei miteinander verbunden Halbleiterchips mit abnehmender Größe angeordnet ist, wobei das unterste Halbleiterchip mit der Vorderseite nach oben unmittelbar, oder durch eine Klebstoffschicht verbunden, auf dem Zwischenträger befestigt ist, wobei wenigstens vom unteren der übereinander gestapelten Halbleiterchips Drahtbrücken zum Zwischenträger gezogen sind, wobei der oberste Halbleiterchip mit Hilfe der Polymer Flip-Chip (PFC) Technologie auf dem darunter befindlichen Chip befestigt und mit diesem mittels Polymer-Bumps kontaktiert ist; wobei von dem darunter befindlichen Chip Drahtbrücken zum zwischenträger gezogen sind und wobei zwischen den Halbleiterchips zwischen den Polymer-Bumps eine elektrisch isolierende Zwischenschicht eingefügt ist.
  • Die Zwischenschichten weisen weiterhin planare Oberflächen auf, auf denen das jeweils nächste Halbleiterchip mit Hilfe eines Klebstoffes befestigt werden kann.
  • Der Zwischenträger kann weiterhin aus einem Leiterplattenmaterial oder einem Leiterplatten ähnlichen Material, aus einem Keramikmaterial, oder aus Kunststoff oder einem Laminat gefertigt werden.
  • Wegen der erreichbaren hohen Packungsdichte der erfindungsgemäßen Multichipanordnung ist der Zwischenträger bevorzugt als Multilayer ausgebildet, also mit mehreren Leitbahnebenen versehen, wobei die Anschlusskontakte auf dem Zwischenträger so verteilt sind, dass die Drahtbrücken von den einzelnen Halbleiterchips zu den Anschlusskontakten auf dem Zwischenträger kurzschlussfrei verlaufen.
  • Um eine gute Kühlung der Multichipanordnung zu erreichen, ist unmittelbar auf dem obersten Halbleiterchip ein Kühlkörper kontaktiert.
  • Zum Schutz der Multichipanordnung ist auf dem Zwischenträger weiterhin eine Vergussmasse (Glob Top) aufgebracht, welche die gestapelten Halbleiterchips und die freiliegenden Teile der Drahtbrücken einschließt, wobei die Vergussmasse zumindest über den Chips eine plane Oberfläche aufweist. Damit besteht die Möglichkeit, auf der Multichipanordnung einen Kühlkörper großflächig befestigen zu können. Die Vergussmasse kann auch so aufgebracht werden, dass diese die Chips lediglich seitlich umgibt, wobei die Drahtbrücken mit in der Vergussmasse eingebettet sind. Damit kann ein noch besserer Wärmeübergang zu einem auf der Multichipanordnung zu montierenden Kühlelement ereicht werden.
  • Die Erfindung soll nachfolgend näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: eine nicht erfindungsgemäße Multichipanordnung auf einem Zwischenträger mit einem Stapel aus drei Chips;
  • 2: eine erfindungsgemäße Multichipanordnung auf einem Zwischenträger mit zwei unterschiedlich großen gestapelten Chips, wobei der obere Chip auf dem unteren Chip durch die PFC-Technologie befestigt ist; und
  • 3: eine Multichipanordnung auf einem Zwischenträger mit zwei gleich großen gestapelten Chips, wobei der untere Chip durch die PFC-Technologie auf dem Zwischenträger befestigt ist.
  • 1 zeigt eine Anordnung, bei der auf einem Zwischenträger 4, der auch mit Interposer oder Substrat bezeichnet werden kann, ein Stapel mehrerer Chips 1, 2, 3 angeordnet ist. Bei der hier dargestellten Anordnung sind drei Chips unterschiedlicher Größe übereinander gestapelt, wobei prinzipiell auch die Möglichkeit besteht, gleich große Chips übereinander anzuordnen, wobei dann je nach der Lage des jeweiligen Chips entweder eine Drahtbond-Verbindungstechnologie oder die Flip-Chip-Technologie für die elektrische Kontaktierung angewendet werden muss. Wie aus der 1 weiter ersichtlich ist, ist der Chip 1 mit den größten flächenmäßigen Abmessungen unmittelbar auf dem Zwischenträger 4 befestigt. Die Befestigung erfolgt durch eine Klebstoffschicht 5. Der Zwischenträger 4 kann aus üblichem Leiterplattenmaterial, einem Laminat, oder aus einem Keramikmaterial bestehen. Bevorzugt wird jedoch übliches Leiterplattenmaterial verwendet, wobei der Zwischenträger 4 wegen der hohen Packungsdichte bevorzugt als Multilayer ausgeführt ist. Für die elektrische Verbindung des Zwischenträgers 4 mit einer Leiterplatte o. dgl., sind Lötkugeln 6 in Form eines Micro Ball Arrays vorgesehen, das auf der Unterseite des Zwischenträgers 4, also auf der der Chipmontageseite gegenüberliegenden Seite angeordnet ist.
  • An den Lötkugeln 6 kann selbstverständlich auch eine Freiverdrahtung angeschlossen werden, wie dies in speziellen Anwendungsfällen, z. B. der Medizintechnik zum Anschluß von Sensoren oder Meßwertgebern notwendig sein kann.
  • Unmittelbar nach der Montage des Chips 1 erfolgt dessen elektrischer Anschluß an den Zwischenträger 4 mit Hilfe von Drahtbrücken 7, die von den Bondpads 8 zu den Anschlußkontakten 9 auf dem Zwischenträger 4 gezogen werden. Die Herstellung der Drahtbrücken 7 erfolgt mit Hilfe eines der üblichen Verfahren zum Ultraschall- oder Thermokompressionsdrahtbonden o. dgl. unter Verwendung von Bonddrähten aus Aluminium oder Gold.
  • Da die Drahtbrücken 7 von der Vorderseite des Chips 1 (oben) zur Anschlußseite des Zwischenträgers 4 verlaufen, muß zur Montage des nächsten Chips 2 auf dem Chip 1 zunächst eine Zwischenschicht 10 aufgebracht werden, welche die Drahtbrücken 7 zumindest im Bereich über dem Chip 1 einschließt. Die Zwischenschicht 10, die aus einem elektrisch isolierenden Material bestehen muß, wird dabei in der Weise auf dem Chip 1 aufgebracht, daß auf deren Oberseite eine planare Fläche zur Aufnahme des nächsten Chips 2 entsteht. Das Chip 2 wird auf dieser Zwischenschicht 10 mit einem Klebstoff befestigt.
  • Anschließend daran erfolgt die elektrische Verbindung des Chips 2 mit dem Zwischenträger 4 mit weiteren Drahtbrücken 7, die wie beim Chip 1 von den Bondpads 8 auf dem Chip 2 zu den Anschlußkontakten 9 auf dem Zwischenträger 4 gezogen werden.
  • Danach wird im Bereich innerhalb der Bondpads 8 eine weitere Zwischenschicht 10' auf das Chip 2 aufgetragen, die ebenfalls eine planare Oberfläche aufweist, die aber die Drahtbrücken 7 vom Chip 2 zum Zwischenträger 4 nicht einschließt. Das gilt für den Fall, daß das nachfolgend zu montierende Chip 3 kleiner ist, als das Chip 2. Ansonsten ist auf analoge Weise wie bei der Zwischenschicht 10 zwischen dem Chip 1 und dem Chip 2 zu verfahren.
  • Das Chip 3 wird dann auf der Zwischenschicht 10' ebenfalls durch Kleben befestigt.
  • Anschließend daran erfolgt der elektrische Anschluß des Chips 3 an den Zwischenträger 4 mit Hilfe von Drahtbrücken 7, die von den Bondpads 8 auf dem Chip 3 zu den Anschlußkontakten 9 auf dem Zwischenträger 4 gezogen werden.
  • Die so hergestellte Multichipanordnung kann zum Schluß mit einer Vergußmasse 11 (Glob Top) umhüllt werden, welche die Chips 1, 2, 3, die Drahtbrücken 7 und Teile des Zwischenträgers einschließt und somit vor Beschädigung schützt.
  • Für die Herstellung der Multichipanordnung nach 1 ist lediglich zu berücksichtigen, daß die Bondpads 8 bei denjenigen Chips, welche zumindest teilweise durch ein weiteres Chip abgedeckt werden, außerhalb des Überdeckungsbereiches liegen müssen, damit die Möglichkeit zum Ziehen der Drahtbrücken besteht. Das gilt natürlich nicht für solche Chips, die mit Hilfe der Flip-Chip Technologie auf dem Zwischenträger 4 oder einem anderen Chip montiert sind, wie nachfolgend beschrieben.
  • 2 zeigt eine erfindungsgemäße Ausführung der Multichipanordnung mit zwei übereinandergestapelten Chips 1, 2, wobei das kleinere Chip 2 mit Hilfe der Polymer Flip-Chip Technologie auf dem Chip 1 montiert worden ist. Das Chip 1 ist hier ebenfalls durch eine Klebstoffschicht 5 direkt auf dem Zwischenträger 4 befestigt. Das Chip 2 ist über eine Vielzahl von regelmäßig verteilt angeordneten Polymer Bumps 12 mit dem Chip 1 elektrisch verbunden. Um eine ausreichende mechanische Festigkeit der Verbindung zwischen dem Chip 2 und dem Chip 1 zu erreichen, wird der Zwischenraum zwischen beiden Chips zwischen den Polymer Bumps mit einem Underfill ausgefüllt.
  • Die elektrische Verbindung zwischen den Bondinseln 7 auf dem Chip 1 und den Anschlußkontakten 9 auf dem Zwischenträger 4 erfolgt durch Drahtbrücken 7.
  • Nachdem der mechanische Aufbau dieser Multichipanordnung abgeschlossen und die elektrischen Anschlüsse fertiggestellt sind, wird die Multichipanordnung mit einer Vergußmasse 11 (Glob Top) versehen, welche die Chips 1, 2, die Drahtbrücken 7 und Teile des Zwischenträgers 4 umhüllt. Die Rückseite des Chips 2 kann auch freigehalten werden, um die Möglichkeit für die unmittelbare Befestigung eines Kühlelementes auf dem Chip 2 zu schaffen. Durch das Ausfüllen des Zwischenraumes zwischen beiden Chips und zwischen den Polymer Bumps wird die Voraussetzung geschaffen, daß die Umhüllung der Multichipanordnung mit dem Glob Top volkommen blasenfrei erfolgen kann.
  • In 3 ist eine andere Variante einer Multichipanordnung dargestellt, bei der zwei gleich große Chips 1, 2 auf dem Zwischenträger 4 montiert sind. Das Chip 1 ist hier mit Hilfe der Polymer Flip-Chip Technologie direkt auf dem Zwischenträger 4 befestigt. Der Zwischenraum zwischen dem Chip 1 und dem Zwischenträger 4 und auch zwischen den einzelnen den elektrischen Kontakt zum Zwischenträger herstellenden Polymer Bumps 12 ist im Interesse der notwendigen mechanischen Festigkeit mit Hilfe einer Füllmasse 13 (Underfill) ausgefüllt. Die Chips 1, 2 sind hier mit einem Klebstoff 5 direkt aufeinander montiert.
  • Für die elektrische Verbindung vom Chip 2 zum Zwischenträger 4 sind Drahtbrücken 7 vorgesehen, die von den Bondpads 8 auf dem Chip 2 zu den Anschlußkontakten 9 auf dem Zwischenträger 4 gezogen werden. Anschließend kann die Multichipanordnung wie bei den anderen Varianten durch eine Vergußmasse 11 umhüllt werden.
  • Die vorstehend beschriebene Multichipanordnung nach den 2 und 3 ist auf der Unterseite des Zwischenträgers 4 ebenfalls mit einem regelmäßig angeordneten Array von Lötkugeln 6 versehen, so daß diese beispielsweise auf Leiterplatten oder anderen Trägerelementen, z. B. Anschlußkontakten von Chipkarten, montiert und mit diesen elektrisch verbunden werden kann. Auch ist der Anschluß einer Freiverdrahtung möglich.
    • 1
    Chip
    2
    Chip
    3
    Chip
    4
    Zwischenträger
    5
    Klebstoffschicht
    6
    Lötkugel (Solderball)
    7
    Drahtbrücke
    8
    Bondpad
    9
    Anschlußkontakt
    10
    Zwischenschicht
    11
    Vergußmasse
    12
    Polymer Bump
    13
    Underfill

Claims (11)

  1. Multichipanordnung auf einem Zwischenträger zur Montage auf beliebigen Trägerelementen oder zur Verbindung mit anderen Komponenten mittels einer Freiverdrahtung, wobei auf dem Zwischenträger ein Stapel von mindestens zwei miteinander verbunden Halbleiterchips mit abnehmender Größe angeordnet ist, – wobei das unterste Halbleiterchip mit der Vorderseite nach oben unmittelbar, oder durch eine Klebstoffschicht verbunden, auf dem Zwischenträger (4) befestigt ist, – wobei wenigstens vom unteren der übereinander gestapelten Halbleiterchips Drahtbrücken (7) zum Zwischenträger (4) gezogen sind, – wobei der oberste Halbleiterchip mit Hilfe der Polymer Flip-Chip Technologie auf dem darunter befindlichen Chip befestigt und mit diesem mittels Polymer-Bumps kontaktiert ist; – wobei von dem darunter befindlichen Halbleiterchip Drahtbrücken (7) zum Zwischenträger (4) gezogen sind; und – wobei zwischen den Chips und zwischen den Polymer-Bumps eine elektrisch isolierende Zwischenschicht (10) eingefügt ist.
  2. Multichipanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Zwischenschichten (10) planare Oberflächen aufweisen, auf denen das jeweils nächste Halbleiterchip (2, 3) mit Hilfe eines Klebers befestigt ist.
  3. Multichipanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenträger (4) aus einem Leiterplattenmaterial oder einem Leiterplatten ähnlichen Material besteht.
  4. Multichipanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenträger (4) aus einem Keramikmaterial besteht.
  5. Multichipanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenträger (4) aus Kunststoff besteht.
  6. Multichipanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenträger (4) aus einem Laminat besteht.
  7. Multichipanordnung nach einem der Ansprüche 3 bis 6, da durch gekennzeichnet, dass der Zwischenträger (4) als Multilayer ausgebildet ist.
  8. Multichipanordnung nach einem der Ansprüchen 1 bis 7, da durch gekennzeichnet, dass Anschlusskontakte (9) auf dem Zwischenträger (4) so verteilt sind, dass die Drahtbrücken (7) von Bondpads (8) der einzelnen Halbleiterchips zu den Anschlusskontakten (9) kurzschlussfrei verlaufen.
  9. Multichipanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass unmittelbar auf dem obersten Halbleiterchip ein Kühlkörper kontaktiert ist.
  10. Multichipanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass auf dem Zwischenträger (4) eine Vergussmasse (11) (Glob Top) aufgebracht ist, welche die gestapelten Halbleiterchips und die freiliegenden Teile der Drahtbrücken (7) einschließt.
  11. Multichipanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Vergussmasse (11) zumindest über den Halbleiterchips eine planare Oberfläche zur Aufnahme eines Kühlkörper aufweist.
DE19905220A 1998-02-11 1999-02-09 Multichipanordnung Expired - Fee Related DE19905220B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19905220A DE19905220B4 (de) 1998-02-11 1999-02-09 Multichipanordnung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19805326 1998-02-11
DE19805326.6 1998-02-11
DE19905220A DE19905220B4 (de) 1998-02-11 1999-02-09 Multichipanordnung

Publications (2)

Publication Number Publication Date
DE19905220A1 DE19905220A1 (de) 1999-08-19
DE19905220B4 true DE19905220B4 (de) 2008-11-20

Family

ID=7857224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19905220A Expired - Fee Related DE19905220B4 (de) 1998-02-11 1999-02-09 Multichipanordnung

Country Status (1)

Country Link
DE (1) DE19905220B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023823A1 (de) * 2000-05-15 2001-12-06 Infineon Technologies Ag Multichip-Gehäuse

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547998A (ja) * 1991-08-21 1993-02-26 Sony Corp 高密度実装化半導体装置
JPH07249732A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体素子の接合方法
JPH07326710A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd 半導体実装構造
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547998A (ja) * 1991-08-21 1993-02-26 Sony Corp 高密度実装化半導体装置
JPH07249732A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体素子の接合方法
JPH07326710A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd 半導体実装構造
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19905220A1 (de) 1999-08-19

Similar Documents

Publication Publication Date Title
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102005027356A1 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MICROELECTRONIC PACKAGING DRESDEN GMBH, 01109 DRES

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: FIRST SENSOR MICROELECTRONIC PACKAGING GMBH, DE

Free format text: FORMER OWNER: MICROELECTRONIC PACKAGING DRESDEN GMBH, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: PATENTANWAELTE LIPPERT, STACHOW & PARTNER, DE

Representative=s name: LIPPERT STACHOW PATENTANWAELTE RECHTSANWAELTE , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee