JP2021061412A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2021061412A
JP2021061412A JP2020205772A JP2020205772A JP2021061412A JP 2021061412 A JP2021061412 A JP 2021061412A JP 2020205772 A JP2020205772 A JP 2020205772A JP 2020205772 A JP2020205772 A JP 2020205772A JP 2021061412 A JP2021061412 A JP 2021061412A
Authority
JP
Japan
Prior art keywords
wiring board
frequency module
shield
metal
shield wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020205772A
Other languages
English (en)
Other versions
JP7120295B2 (ja
Inventor
喜人 大坪
Yoshito Otsubo
喜人 大坪
一生 山元
Kazuo Yamamoto
一生 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2021061412A publication Critical patent/JP2021061412A/ja
Application granted granted Critical
Publication of JP7120295B2 publication Critical patent/JP7120295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】部品間のノイズの相互干渉を防止するシールド壁や、封止樹脂層の側面や表面を被覆するシールド層の低抵抗化を図ることにより、シールド壁の特性向上を図る。【解決手段】高周波モジュール１ａは、配線基板２と、配線基板２の上面２ａに実装された複数の部品３ａ〜３ｅと、配線基板２の上面２ａに積層された部品３ａ〜３ｅを封止する封止樹脂層４と、封止樹脂層４の隣接する部品間に配置されたシールド壁５とを備える。シールド壁５の一部が、配線基板２の上面２ａに立設された金属ピン５ａで構成される。【選択図】図１

Description

本発明は、配線基板に実装された部品を被覆する封止樹脂層と、封止樹脂層に積層されたシールド層とを備えるモジュールに関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種のモジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
シールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールド層が設けられたモジュールが提案されている。例えば、図２６に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１上に２つの部品１０２が実装され、両部品１０２がモールド樹脂層１０３により封止される。モールド樹脂層１０３の両部品間には、当該モールド樹脂層１０３を貫通するスリットＳが形成される。シールド層１０４は、モールド樹脂層１０３の表面を被覆するとともにスリットＳに充填される導電性樹脂により形成される。また、スリットＳに充填された導電性樹脂は、配線基板１０１に形成されたグランド電極１０５に電気的に接続される。
この場合、モールド樹脂層１０３の表面を被覆する導電性樹脂により、部品１０２に対する外部からのノイズを遮蔽できる。また、スリットＳに充填された導電性樹脂により両部品間のノイズの相互干渉を防止することもできる。
特開２０１０−２２５６２０号公報（段落００２５〜００２６、図１等参照）
近年では、高周波モジュールの高性能化に伴って、シールド層の特性のさらなる向上が要求されている。シールド特性の向上には、シールド層の低抵抗化や、シールド層とグランド電極との接続抵抗の低減が必要となる。しかしながら、上記したシールド層１０４を形成する導電性樹脂は、エポキシ樹脂に金属フィラなどを添加するなどして形成されるため、比抵抗が金属フィラ単体よりも高い。そこで、例えば、スパッタなどの成膜技術によりスリットＳ内を金属で充填することが考えられるが、スリットＳが深くなると、底部にまで金属を成膜するのが困難となり、シールド層の低抵抗化が難しいという課題がある。
本発明は、上記した課題に鑑みてなされたものであり、部品間のノイズの相互干渉を防止するシールド壁や、封止樹脂層の側面や表面を被覆するシールド層の低抵抗化を図ることにより、当該シールド壁、シールド層の特性向上を図ることを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁とを備え、前記シールド壁は、前記封止樹脂層に設けられた溝内に導電材が充填されたものであり、さらに、前記配線基板の前記主面に立設される複数の金属ピンを有しており、前記金属ピンの比抵抗は、前記導電材の比抵抗よりも低く、前記シールド壁を断面視したときに、隣接する前記金属ピンの隙間には前記導電材が配置され、前記複数の金属ピンそれぞれの上端は、前記封止樹脂層の前記配線基板の前記主面と反対側の面から露出していることを特徴としている。
この場合、部品間に配置されたシールド壁が、導電ペーストよりも比抵抗が低い金属ピンを有するため、シールド壁の低抵抗化を図ることができ、これにより、シールド壁によるシールド特性を向上することができる。また、部品間のシールド壁を成膜技術を用いて形成する場合のように、封止樹脂層に設けられた溝が深くなったときに、溝の底部までシールド膜が形成されないという問題も生じない。
また、前記シールド壁は、前記配線基板を平面視して、線状の形状に形成されるとともに、当該線は屈曲部を有し、一部の前記金属ピンが、前記屈曲部に配置されていてもよい。なお、本発明において、平面視した場合に、「屈曲部」とは、シールド壁が９０度に折れ曲がっている部分でなくてもよく、シールド壁が、「屈曲部」において鋭角を形成していてもよいし、鈍角を形成していてもよい。
実装部品間のシールド壁は、レーザ加工で封止樹脂層に溝を形成し、当該溝に導電性ペーストを充填したりめっき処理などで金属を充填して形成される場合がある。シールド壁の平面視形状に屈曲部を有する場合、当該屈曲部へのレーザ照射時間がそれ以外の部分と比較して長くなるため、当該屈曲部に作用するレーザ光のトータルのエネルギーは、他の箇所と比較して多くなる。この場合、配線基板の配線電極が断線したり変形したりしてダメージを受ける。したがって、シールド壁の一部である金属ピンをレーザ溝の形成前に屈曲部に配置すると、レーザ光のエネルギーの配線基板に対する影響を低減できる。
また、前記複数の金属ピンの一端は、前記配線基板の前記主面に形成されたランド電極に接続され、前記ランド電極が、前記配線基板に形成されたグランド電極に接続されていてもよい。この場合、金属ピンの一端とランド電極とを例えば半田などで接続することができる。半田接続の場合、従来のように、封止樹脂層に形成した溝に導電性ペーストを充填してシールド壁を形成する構成と比較して、シールド壁とグランド電極との接続抵抗を低減できるため、シールド壁のシールド特性の向上を図ることができる。
また、前記シールド壁は、前記封止樹脂層に形成された溝を埋める金属膜を有し、前記金属膜の側面は前記複数の金属ピンの側面と接していてもよい。この場合、金属ピンのみでシールド壁が構成される場合と比較してシールド壁のシールド特性の向上を図ることができる。
また、前記金属膜における金属の純度は、前記金属ピンにおける金属の純度よりも低くてもよい。この場合、シールド壁の金属ピン以外の部分の金属の純度が金属ピンにおける金属の純度よりも低い構成を提供できる。
また、前記シールド壁は、前記配線基板を平面視して、第１の幅を有する第１の線状部分と、前記第１の幅とは異なる第２の幅を有する第２の線状部分とを有し、前記第１の線状部分と前記第２の線状部分との接点は前記屈曲部であってもよい。この場合にも、屈曲部に作用するレーザ光のエネルギーは、他の箇所と比較して強くなる。ピンを屈曲部に配置することにより、レーザ光のエネルギーが屈曲部に集中するのを回避できる。
また、前記金属膜と前記配線基板との間には、前記封止樹脂層が配置されていてもよい。この場合、ランド電極を、金属ピンを立てる部分のみに設ければよいため、シールド壁を設ける部分全体にランド電極を形成する場合と比較して、部品実装エリアを広く確保することができる。
また、前記シールド壁は、前記配線基板を平面視したときに線状をなすように形成され、前記複数の金属ピンは、前記配線基板を平面視したときに、前記シールド壁がなす線に沿って配列されていてもよい。この構成によると、シールド壁が、比抵抗の低い金属ピンを複数有するため、シールド特性のさらなる向上を図ることができる。また、従来のシールド壁のように、封止樹脂層にレーザで溝を形成する場合は、溝形状に制約があるが、例えば、シールド壁を複数の金属ピンのみで形成した場合は、シールド壁用の溝を形成する必要がないため、このような制約がなく任意な形状のシールド壁を得ることができる。また、溝形成の際、レーザが配線基板にダメージを与えることがないため、配線基板の薄型化に対応できる。
また、前記複数の金属ピンは、複数の第１金属ピンと、複数の第２金属ピンとを有し、前記配線基板を平面視したときに、前記複数の第１金属ピンそれぞれの中心点を結ぶ連結線は前記シールド壁がなす前記線と略平行な線となり、前記配線基板を平面視したときに、前記複数の第２金属ピンそれぞれの中心は、前記連結線からずれるとともに、前記複数の第２金属ピンそれぞれは、一の前記第１金属ピンとこれに隣接する前記第１金属ピンの間に位置していてもよい。
例えば、シールド壁を金属ピンのみで形成する場合、部品間のシールド特性の向上を図るには、隣接する金属ピン間に隙間がないようにする必要がある。しかしながら、複数の金属ピンを隙間がないように１列に並べるのは困難である。この構成によると、例えば、各第１金属ピンを配置したあとに、各第２金属ピンを配置するようにすれば、隣接する金属ピン間に隙間が少ないシールド壁を容易に形成することができる。
また、前記第２金属ピンの前記配線基板の前記主面と平行な方向の断面積は、前記第１金属ピンの前記配線基板の前記主面と平行な方向の断面積よりも小さくてもよい。この構成によると、隣接する金属ピン間の隙間を減らしてシールド特性を向上させつつ、シールド壁の小型化を図ることができる。
また、前記シールド壁の前記配線基板を平面視したときに形成される線は、屈曲部または湾曲部を有していてもよい。この場合、部品の配置自由度の向上を図ることができる。
本発明によれば、部品間に配置されたシールド壁や、封止樹脂層の側面を覆うシールド層の一部が、導電ペーストよりも比抵抗が低い金属ピンで構成されるため、シールドの低抵抗化を図ることができる。
本発明の第１実施形態にかかる高周波モジュールの平面図である。 図１のＡ−Ａ矢視断面図である。 図１のシールド壁の変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールの平面図である。 図４のＢ−Ｂ矢視断面図である。 図４のシールド壁の変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールの平面図である。 本発明の第４実施形態にかかる高周波モジュールの平面図である。 本発明の第５実施形態にかかる高周波モジュールの平面図である。 本発明の第６実施形態にかかる高周波モジュールの平面図である。 図１０のＣ−Ｃ矢視断面図である。 本発明の第７実施形態にかかる高周波モジュールの平面図である。 図１２の金属ピンの配列を説明するための図である。 図１２のシールド用電極の変形例を示す図である。 図１２の金属ピンの変形例を示す図である。 図１５の金属ピンを実装するためのランド電極を示す図である。 本発明の第８実施形態にかかる高周波モジュールの平面図である。 本発明の第９実施形態にかかる高周波モジュールの平面図である。 本発明の第１０実施形態にかかる高周波モジュールの平面図である。 図１９のＤ−Ｄ矢視断面図である。 図１９のシールド膜の変形例を示す図である。 図２１のＥ−Ｅ矢視断面図である。 本発明の第１１実施形態にかかる高周波モジュールの平面図である。 本発明の第１２実施形態にかかる高周波モジュールの平面図である。 本発明の第１３実施形態にかかる高周波モジュールの平面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１および図２を参照して説明する。なお、図１は高周波モジュールの平面図、図２は図１のＡ−Ａ矢視断面図である。また、図１では、シールド膜６の天面部分および封止樹脂層４を図示省略している。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の上面２ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド壁５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成され、上面２ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極（図示省略）や後述する金属ピン５ａを実装するためのランド電極７が形成される。また、この実施形態では、配線基板２は多層構造を有し、内部には、各種配線電極８や複数のビア導体９が形成される。
各ランド電極７、実装電極および配線電極８は、それぞれＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体９は、ＡｇやＣｕ等の金属で形成されている。なお、各ランド電極７や実装電極には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
各部品３ａ〜３ｅは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
封止樹脂層４は、配線基板２の上面２ａと各部品３ａ，３ｂとを被覆するように配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
シールド膜６は、配線基板２内の各種配線電極８や各部品３ａ〜３ｅに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の配線基板２の上面２ａとの反対面４ａおよび周側面４ｂ、並びに配線基板２の側面２ｂを被覆するように封止樹脂層４に積層される。
また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。シールド膜６は、配線基板２の側面２ｂに露出した図示省略のグランド電極と電気的に接続されている。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。密着膜は、ＴｉやＣｒ、Ｎｉ等であってもよい。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付くのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、保護膜は、ＴｉやＣｒ、Ｎｉ等であってもよい。
シールド壁５は、封止樹脂層４内で所定の部品３ａ〜３ｅ間に配置され、その一部が複数の金属ピン５ａで構成されるとともに、残りの部分５ｂが導電性ペーストで構成される。具体的には、図１に示すように、この実施形態のシールド壁５は、配線基板２の上面２ａの中央部に配置された３つの部品３ａ，３ｄを囲むように配置され、当該各部品３ａ，３ｄと他の部品３ｂ，３ｃ，３ｅとの間でノイズの相互干渉を防止する。また、シールド壁５は、その上端部がシールド膜６の天面と電気的に接続される。
また、シールド壁５は、配線基板２の上面２ａに垂直な方向から見た平面視（以下、平面視という）で線状に形成されるとともに、当該線は複数の屈曲部を有し、該屈曲部それぞれに金属ピン５ａが配置される。各金属ピン５ａの下端部は、いずれも配線基板２の上面２ａに形成されたランド電極７に半田で接続（実装）される。各ランド電極７の少なくとも１つは、配線基板２の内部に形成された図示省略のグランド電極に接続されている。
また、シールド壁５の残りの部分５ｂは、配線基板２の上面２ａとの間に封止樹脂層４の樹脂が介在するように設けられる。
各金属ピン５ａは、Ｃｕ、Ａｕ、Ａｇ、ＡｌやＣｕ系の合金など、配線電極として一般的に採用される金属材料からなる線材をせん断加工するなどして形成される。シールド壁５の残りの部分５ｂを形成する導電性ペーストは、例えば、Ｃｕ、Ａｇ、Ａｌのいずれかの金属フィラを含有する有機溶剤などで形成されている。
（高周波モジュールの製造方法）
次に、高周波モジュール１ａの製造方法について説明する。まず、各種配線電極８や
ビア導体９が形成された配線基板２を準備し、その上面２ａに各部品３ａ〜３ｅを半田実装などの周知の表面実装技術を用いて実装する。このとき、各金属ピン５ａも半田を用いて実装する。
次に、各部品３ａ〜３ｅおよび各金属ピン５ａを被覆するように、配線基板２の上面２ａに封止樹脂層４を積層する。封止樹脂層４は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
次に、各金属ピン５ａの上端が、封止樹脂層４の反対面４ａに露出するように、封止樹脂層４の表面を研磨または研削する。
次に、封止樹脂層４の反対面４ａ側からシールド壁５を配置する箇所にレーザを照射して溝を形成する。当該溝は、図２に示すように、配線基板２の上面２ａに達しない程度の深さで形成する。なお、レーザ加工に代えて、ドリル加工により溝を形成してもよい。
次に、塗布方式や印刷方式などにより、例えば、Ｃｕフィラを含有する導電性ペーストを封止樹脂層４に形成した溝に充填して、シールド壁５を形成する。
次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層４の表面（反対面４ａおよび側面４ｂ）および配線基板２の側面２ｂを被覆するようにシールド膜６を成膜して、高周波モジュール１ａが完成する。なお、シールド壁５の各金属ピン５ａ以外の部分５ｂを、シールド膜６と同様の成膜技術を用いて形成してもよい。この場合、シールド膜６の成膜時に、併せて封止樹脂層４のシールド壁５用の溝を埋めるようにすればよい。
したがって、上記した実施形態によれば、部品３ａ〜３ｅ間に配置されたシールド壁５の一部が、導電ペーストよりも比抵抗が低い金属ピン５ａで構成されるため、シールド壁５の低抵抗化を図ることができ、これにより、シールド壁５によるシールド特性を向上することができる。また、部品３ａ〜３ｅ間のシールド壁５を成膜技術を用いて形成する場合のように、封止樹脂層４に設けられた溝が深くなったときに、シールド壁用の膜が溝の底部まで形成されないという問題も生じない。また、シールド壁と接続する配線導体を、金属ピンを立てる部分のみに設ければよいため、シールド壁部分すべてに配線導体を用意する場合と比較して部品実装エリアを広く確保できる。
ところで、部品３ａ〜３ｅ間に配置されたシールド壁５は、レーザ加工で封止樹脂層４に溝を形成し、当該溝に導電性ペーストを充填したりめっき処理などで金属を充填して形成される場合がある。シールド壁５の平面視形状に屈曲部を有する場合、当該屈曲部には、溝形成時のレーザ光の熱エネルギーが他の箇所と比較して強く作用する。この場合、配線基板２の配線電極８が断線したり変形したりしてダメージを受ける。そこで、例えば、レーザ溝の形成前に当該屈曲部に金属ピン５ａを配置すれば、レーザ光の熱エネルギーによる配線基板２の配線電極８に与えるダメージを低減することができる。また、ドリル加工でシールド壁５用の溝を形成する場合も同様に、屈曲部において配線基板２への衝撃が強くなるが、当該屈曲部に各金属ピン５ａを配置することで、ドリル加工時の配線基板２への衝撃を低減することができる。
また、各金属ピン５ａの下端部を配線基板２のランド電極７に半田接続することにより、シールド壁５と配線基板２のグランド電極とが接続される。この構成によると、従来のように、封止樹脂層に形成した溝に導電性ペーストを充填してシールド壁を形成する構成と比較して、シールド壁５と配線基板２のグランド電極との接続抵抗を低減できるため、シールド壁５のシールド特性の向上を図ることができる。また、各金属ピン５ａと各ランド電極７とを半田で接続することにより、従来と比較してシールド壁５と配線基板２との接続信頼性を向上することができる。
（シールド壁５の変形例）
封止樹脂層４に形成するシールド壁５用の溝を、例えば、図３に示すように、配線基板２の上面２ａに達するように形成してもよい。この場合、配線基板２の上面２ａにおける、平面視でシールド壁５に重なる領域の略全てにシールド用電極１０を形成し、該シールド用電極１０に各金属ピン５ａを実装する。この構成によると、シールド用電極１０のレーザ光の反射効果により、レーザ加工によるシールド壁５用の溝形成時に、レーザ光の熱エネルギーに起因する配線基板２へのダメージを低減できる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図４および図５を参照して説明する。なお、図４は高周波モジュール１ｂの平面図、図５は図４のＢ−Ｂ矢視断面図である。また、図４では、シールド膜６の天面部分および封止樹脂層４を図示省略している。
この実施形態の高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図４および図５に示すように、シールド壁５０の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、平面視において、シールド壁５０の各屈曲部以外の箇所にも複数の金属ピン５ａが配置される。また、配線基板２の上面２ａには、各金属ピン５ａの実装箇所それぞれにランド電極７が形成される。
この構成によると、導電性ペーストよりも比抵抗が低い金属ピン５ａの数を増やすことで、シールド壁５０全体の抵抗値を下げることができるため、シールド壁５０による部品３ａ〜３ｅ間のシールド特性をさらに向上できる。また、シールド壁５０と配線基板２のグランド電極との接続抵抗をさらに低減できる。
（シールド壁５０の変形例）
封止樹脂層４に形成するシールド壁５０用の溝を、例えば、図６に示すように、配線基板２の上面２ａに達するように形成してもよい。また、図３に示したシールド壁５の変形例と同様に、配線基板２の上面２ａにおける、平面視でシールド壁５０に重なる領域の略全てにシールド用電極を形成し、該シールド用電極に各金属ピン５ａを実装する構成であってもよい。また、図示していないが、シールド壁用の溝の下に、金属ピンを立てる部分の配線電極とは別の配線電極を設けてもよい。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｃについて、図７を参照して説明する。なお、図７は高周波モジュール１ｃの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｃが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７に示すように、シールド壁５１の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
第１実施形態のシールド壁５は、配線基板２の上面２ａの中央部に配置された各部品３ａ，３ｄを囲むように配置される場合について説明したが、この実施形態のシールド壁５１は、配線基板２の上面２ａを２つの領域に区切るように配置される。このように、シールド壁５１の配置は、相互干渉を防止したい部品３ａ〜３ｅの配置に応じて適宜変更すればよい。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｄについて、図８を参照して説明する。なお、図８は高周波モジュール１ｄの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｄが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図８に示すように、シールド壁５２の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁５２は、相互干渉を防止したい部品間のみに配置される。具体的には、図８に示すように、シールド壁５２は、配線基板２の上面２ａの中央の部品３ａとこれに隣接する部品３ｂの間に配置された平面視横長矩形状の部分（本発明の「第１の線状部分」に相当）と、部品３ａと、これに隣接する部品３ｄおよび部品３ｃとの間に配置され、当該横長矩形状の部分と垂直方向に延びる平面視縦長矩形状の部分（本発明の「第２の線状部分」に相当）とが合成されたような平面視形状を有する。そして、これらの部分の接続部に金属ピン５ａが配置される。また、シールド壁５２の横長矩形状の部分の平面視での幅Ｗ１（本発明の「第１の幅」に相当）が、縦長矩形状の部分の幅Ｗ２（本発明の「第２の幅」に相当）よりも大きく形成される。なお、本発明においては、図８に示す横長矩形状の部分と縦長矩形状の部分との接続部のように、配線基板を平面視して、一方の矩形状部分の長辺に他方の矩形状部分の端部が接する接続部も、「屈曲部」と呼ぶ。また、図示はしないが、配線基板２を平面視して、２つの矩形状部分が交差する交差点も、「屈曲部」と呼ぶ。
このように、相互干渉の防止が特に必要な部品間のみにシールド壁５２を配置することで、配線基板２の上面２ａの設計自由度の向上を図ることができる。また、横長矩形状の部分の幅Ｗ１を縦長矩形状の部分の幅Ｗ２よりも大きくすることで、横長矩形状の部分のシールド特性を縦長矩形状の部分よりも高めることができる。すなわち、部品間の相互干渉を防止するに当たり、要求されるシールド特性に応じてシールド壁５２の幅を適宜変更すればよく、このようにすると、部品実装領域を確保しながら、部品間のノイズの相互干渉を効率的に防止することができる。
＜第５実施形態＞
本発明の第５実施形態にかかる高周波モジュール１ｅについて、図９を参照して説明する。なお、図９は高周波モジュール１ｅの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｅが、図８を参照して説明した第４実施形態の高周波モジュール１ｄと異なるところは、図９に示すように、シールド壁５３の構成が異なることである。その他の構成は、第４実施形態の高周波モジュール１ｄと同じであるため、同一符号を付すことにより説明を省略する。
この場合、図９に示すように、シールド壁５３には、横長矩形状の部分と縦長矩形状の部分の接続部に加え、矩形状の両部分の端部それぞれにさらに金属ピン５ａが配置される。
この構成によると、第４実施形態のシールド壁５２と比較して、シールド壁５３を構成する金属ピン５ａの数が増えるため、第４実施形態のシールド壁５２と比較して、シールド壁５３全体の抵抗値や配線基板２のグランド電極との接続抵抗を下げることができる。
＜第６実施形態＞
本発明の第６実施形態にかかる高周波モジュール１ｆについて、図１０および図１１を参照して説明する。なお、図１０は高周波モジュール１ｆの平面図であって、図１に対応する図、図１１は図１０のＣ−Ｃ矢視断面図である。
この実施形態にかかる高周波モジュール１ｆが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１０および図１１に示すように、シールド壁５４の構成が異なることと、金属ピン５ａを実装する電極の形状が異なることと、部品３ｆ〜３ｉの配置構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁５４は、複数の金属ピン５ａで構成され、配線基板２の上面２ａを２つの領域に仕切るように配置される。このとき、図１０に示すように、各金属ピン５ａは、略隙間なく１列に配列されるとともに、配線基板２を平面視したときに折れ線状をなすように配列される。そのため、シールド壁５４は、配線基板２を平面視したときに屈曲部を有する。また、配線基板２の上面２ａには、金属ピン５ａの実装用のランド電極７に代えて、図３に示したシールド用電極１０と同様のシールド用電極１０ａが形成される。このシールド用電極１０ａは、金属ピン５ａの配列方向に合せて、所定の幅を持った折れ線状に形成される。
部品３ｆ〜３ｉは、図１等に示した部品３ａ〜３ｅと同様、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
この構成によると、シールド壁５４が、比抵抗の低い複数の金属ピン５ａで構成されるため、シールド特性のさらなる向上を図ることができる。また、従来の部品間のノイズの相互干渉の防止用のシールド壁のように、封止樹脂層にレーザでシールド壁用の溝を形成する場合は、溝形状に制約がある。しかしながら、シールド壁を複数の金属ピン５ａのみで構成すると、シールド壁用の溝を形成する必要がないため、このような制約がなく任意な形状のシールド壁５４を得ることができる。また、シールド壁５４の形状の自由度が向上することで、部品３ｆ〜３ｉを配置させる際の自由度の向上を図ることができる。
また、シールド壁用の溝に導電性ペーストを埋める構成では、導電性ペーストの溝への充填性の観点から、６００μｍ程度を超える溝幅が必要になる場合があるが、金属ピン５ａの場合はφ１００μｍ程度から適用可能であり、６００μｍもの大きさは必要ない。また、シールド壁用の溝を、レーザを用いて封止樹脂層４を貫通する深さで形成する場合、配線基板２へのダメージを減らすためにシールド用電極１０（図３参照）の幅を広くするのが好ましいが、金属ピン５ａの場合は、実装に必要な幅でよく、溝形成の場合よりも幅を小さくできる。また、溝形成の場合は、レーザ光の部品３ｆ〜３ｉへの影響を避けるために部品をシールド壁用の溝からある程度離す必要があるが、レーザを使用しないシールド壁５４の場合は、この距離も必要がない。したがって、部品３ｆ〜３ｉを容易にシールド壁５６に近づけることができ、高周波モジュール１ｈの小型化を図ることができる。また、溝形成の際にレーザが配線基板２にダメージを与えるということが生じ得ないため、配線基板２の薄型化に対応できる。
＜第７実施形態＞
本発明の第７実施形態にかかる高周波モジュール１ｇについて、図１２および図１３を参照して説明する。なお、図１２は高周波モジュール１ｇの平面図であって、図１に対応する図、図１３は図１２の金属ピン５ａ１，５ａ２の配列を説明するための図である。なお、図１３では配線基板２を平面視したときの一部の金属ピン５ａ１，５ａ２を図示している。
この実施形態にかかる高周波モジュール１ｇが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１２に示すように、シールド壁５５を構成する金属ピン５ａ１，５ａ２の配列が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁５５が、複数の第１金属ピン５ａ１と、複数の第２金属ピン５ａ２で形成される。このとき、図１４に示すように、各第１金属ピン５ａ１は、配線基板２を平面視したときに、ぞれぞれの中心点ｃｐ１を結ぶ連結線Ｌがシールド壁５５のなす線と略平行な線となるように所定の間隔を空けて１列に配列される。一方、各第２金属ピン５ａ２は、それぞれの中心点ｃｐ２が連結線Ｌからずれるとともに、一の第１金属ピン５ａ１と、これに隣接する第１金属ピン５ａ１の間に位置するように、それぞれ第１金属ピン５ａ１に近接して配置される。換言すると、例えば、図１３の連結線Ｌと垂直な方向からシールド壁５５を見たときに、隣接する第１金属ピン５ａ１間には隙間が生じるが、この隙間を第２金属ピン５ａ２が塞ぐように配置される。各金属ピン５ａ１，５ａ２の実装は、まず各第１金属ピン５ａ１を所定の間隔で実装した後、各第１金属ピン５ａ１の隙間を埋めるように各第２金属ピン５ａ２を実装する。
この構成によると、隣接する金属ピン５ａ１，５ａ２間に隙間が少ないシールド壁５５を容易に形成するため、シールド特性のさらなる向上を図ることができる。
なお、この実施形態では、各第２金属ピン５ａ２が、いずれも図１３における連結線Ｌの右側で第１金属ピン５ａ１に近接して配置される場合について説明したが、各第２金属ピン５ａ２の一部または全部が当該連結線Ｌの左側で第１金属ピン５ａ１に近接して配置されていてもよい。また、シールド用電極１０ｂの形状は、適宜変更することができる。例えば、図１４に示すように、配線基板２の上面２ａにおける各金属ピン５ａ１，５ａ２の実装位置それぞれに配置された、金属ピン５ａ１，５ａ２の断面（配線基板２の上面２ａと平行な方向の断面：横断面）よりも一回り大きいランド電極が連なって一体化したような形状でシールド用電極１０ｂを形成してもよい。このようにすると、各金属ピン５ａ１，５ａ２を半田実装する際、セルフアライメント効果を利用して所望の位置に容易に配置できる。
また、図１５に示すように、第２金属ピン５ａ２の径Ｗ１０を、第１金属ピン５ａ１の径Ｗ２０よりも小さくしてもよい。このようにすると、隣接する金属ピン５ａ１，５ａ２間の隙間を小さくしてシールド特性を向上しつつ、シールド壁５５の幅Ｗ３を小さくすることができる。また、図１６に示すように、この構成でもシールド用電極１０ｃを、図１４に示したシールド用電極１０ｂと同様の形状に形成してもよい。
＜第８実施形態＞
本発明の第８実施形態にかかる高周波モジュール１ｈについて、図１７を参照して説明する。なお、図１７は高周波モジュール１ｈの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｈが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１７に示すように、シールド壁５６を構成する金属ピン５ａの数が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、図１７に示すように、配線基板２を平面視したときに、シールド用電極１０ａの略全体に金属ピン５ａが、シールド壁５６の幅方向に複数個実装される。このようにすると、シールド壁５６のシールド特性の向上を図ることができる。
＜第９実施形態＞
本発明の第９実施形態にかかる高周波モジュール１ｉについて、図１８を参照して説明する。なお、図１８は高周波モジュール１ｉの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｉが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１８に示すように、シールド壁５７の構成が異なることと、シールド用電極１０ｄの形状が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、各金属ピン５ａは、シールド壁５７が配線基板２を平面視したときに湾曲部を有するように配列される。また、シールド用電極１０ｄは、金属ピン５ａの配列方向に合せて、湾曲部を有する線状に形成される。
この構成によると、配線基板２に実装する部品３ｆ〜３ｉの配置自由度の向上を図ることができる。
＜第１０実施形態＞
本発明の第１０実施形態にかかる高周波モジュール１ｊについて、図１９および図２０を参照して説明する。なお、図１９は高周波モジュール１ｊの平面図であって、図１に対応する図、図２０は図１９のＤ−Ｄ矢視断面図である。
この実施形態にかかる高周波モジュール１ｉが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１９に示すように、シールド壁５８の構成が異なることと、シールド層用電極１０ｅの形状が異なることと、部品の配置構成が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド壁５８は、配線基板２の上面２ａの中央付近に実装された１つの部品３ｊを囲むように形成される。また、シールド壁５８は、複数の金属ピン５ａで構成され、これらの金属ピン５ａが部品３ｊの周囲を囲むように配列される。このとき、各金属ピン５ａは、隣接する金属ピン５ａとの間でほとんど隙間がない状態で配置される。シールド用電極１０ｅは、各金属ピン５ａの配置に合わせて、部品３ｊの周囲を囲むように環状に形成される。
この構成によると、シールド壁５８が所定の領域を囲むように形成される場合において、第６実施形態の高周波モジュール１ｆと同様の効果を得ることができる。
（シールド膜の変形例）
高周波モジュール１ｊにおいて、シールド膜６が被覆する領域は、適宜変更することができる。例えば、図２１および図２２に示すように、シールド膜６が、封止樹脂層４の反対面４ａにおける、シールド壁５８が所定の部品３ｊを囲む領域のみを被覆するように形成されていてもよい。この場合、各金属ピン５ａの上端面は、いずれもシールド膜６の周端部に接続される。この構成は、特定の部品３ｊのみをシールドしたい場合に好適である。ここで、図２１は図１９のシールド膜の変形例を示す図で図１に対応する図、図２２は図２１のＥ−Ｅ矢視断面図である。なお、このように、特定の部品３ｊのみをシールドする場合、当該特定の部品３ｊのみに封止樹脂層４を形成するようにしてもよい。
＜第１１実施形態＞
本発明の第１１実施形態にかかる高周波モジュール１ｋについて、図２３を参照して説明する。なお、図２３は高周波モジュール１ｋの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｋが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図２３に示すように、シールド膜６と複数のシールド層用金属ピン５ｃとで形成されたシールド層６０を備えることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、複数のシールド層用金属ピン５ｃは、配線基板２の上面２ａの周縁部に所定の間隔を空けて配置される。また、各シールド層用金属ピン５ｃは、配線基板２の上面２ａを囲むように、当該上面２ａの周縁に沿って配列される。また、配線基板２の上面２ａの周縁部には、各シールド層用金属ピン５ｃの実装用のシールド層用金属ピン実装電極１１が形成される。また、各シールド層用金属ピン５ｃとシールド膜とは電気的に接続されている。
上述のように、シールド膜６がスパッタ法などで成膜すると、封止樹脂層４の周側面４ｂの膜厚が、封止樹脂層４の反対面４ａよりも薄くなるため、当該周側面４ｂ側のシールド特性が反対面４ａ側より悪くなる。そこで、配線基板２の上面２ａの周縁部に実装された複数のシールド層用金属ピン５ｃで、シールド層６０の一部を構成することで、当該周側面４ｂ側のシールド特性の向上を図ることができる。以下、シールド層６０のうち、封止樹脂層４の周側面４ｂ側を被覆する部分を側面シールドといい、封止樹脂層４の反対面４ａ側を被覆する部分を天面シールドという場合もある。
＜第１２実施形態＞
本発明の第１２実施形態にかかる高周波モジュール１ｍについて、図２４を参照して説明する。なお、図２４は高周波モジュール１ｍの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｍが、図２３を参照して説明した第１１実施形態の高周波モジュール１ｋと異なるところは、図２４に示すように、シールド層６１の構成が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド層６１は、複数のシールド層用金属ピン５ｃと、封止樹脂層４の反対面４ａおよび各シールド層用金属ピン５ｃの上端面を被覆するシールド膜６とで形成されている。このとき、各シールド層用金属ピン５ｃは、隣接する他の金属ピン５ｃとの間に隙間が略無い状態で、配線基板２の上面２ａの周縁に沿って１列に配列される。そして、シールド層６１の側面シールドが、各シールド層用金属ピン５ｃのみで形成され、シールド膜６は、封止樹脂層４の反対面４ａおよび各シールド層用金属ピン５ｃの上端面を被覆する。なお、各シールド層用金属ピン５ｃの表面に防錆膜を形成してもよい。このようにすると、シールド層用金属ピン５ｃが酸化してシールド特性が劣化するのを防止することができる。防錆膜としては、例えば、ＳＵＳ等の金属を採用することができ、この場合は、シールド膜６の密着膜や保護膜形成時に併せて成膜するようにするとよい。
この構成によると、シールド膜６は、膜厚を増やしやすい封止樹脂層４の反対面４ａを被覆すればよくなるため、シールド膜６の成膜時間の短縮を図ることができる。また、天面シールドがそれほど重要でない場合は、シールド膜６を除くことができ、この場合は、スパッタ等の成膜プロセスが不要になるため、高周波モジュール１ｍの製造コストの低減を図ることができる。
＜第１３実施形態＞
本発明の第１３実施形態にかかる高周波モジュール１ｎについて、図２５を参照して説明する。なお、図２５は高周波モジュール１ｎの平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｎが、図２４を参照して説明した第１２実施形態の高周波モジュール１ｍと異なるところは、図２５に示すように、シールド層６２を構成する各シールド層用金属ピン５ｄの横断面の形状が異なることである。その他の構成は、第１２実施形態の高周波モジュール１ｍと同じであるため、同一符号を付すことにより説明を省略する。
この場合、各シールド層用金属ピン５ｄの配線基板２の上面２ａと平行な方向の断面（横断面）が、いずれも直線部と曲線部とを有する半円状に形成される。また、各シールド層用金属ピン５ｄは、配線基板２を平面視したときに、いずれも直線部が配線基板２の上面２ａの周縁の一部と重なるように配置される。
このような各シールド層用金属ピン５ｄの横断面形状は、例えば、高周波モジュール１ｎを多数個取りする製造方法で形成することができる。具体的には、複数の配線基板２が、マトリクス状に配列された配線基板２の集合体の状態で、各高周波モジュール１ｎを製造し、最後にダイシングで高周波モジュール１ｎ単体に個片化する。このとき、横断面が円形の複数のシールド層用金属ピン５ｄを、いずれも隣接する高周波モジュール１ｎの境界線を跨ぐように配列する。そうすると、各シールド層用金属ピン５ｄがダイシングにより２分され、横断面が半円状に形成されるとともに、直線部が配線基板２の上面２ａの周縁の一部と重なるように配置されることになる。
なお、本実施形態において、金属ピン５ｄの断面形状（配線基板２に平行な方向の断面形状）を矩形にしてもよい。この場合、ダイシングの位置ずれによって金属ピン間に隙間が発生する虞を少なくする事が出来る。また、ダイシングを行わずに固片に金属ピンを搭載する場合にも、矩形の断面形状を有する金属ピンを用いることにより、ピン間の隙間の発生を抑制できる。
この構成によると、側面シールドが複数のシールド層用金属ピン５ｄで形成される高周波モジュール１を効率よく製造することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、上記した第１〜第３実施形態では、シールド壁５，５０，５１が、平面視で屈曲部を有するように形成する場合について説明したが、シールド壁５，５０，５１は、屈曲部に代えて、平面視で、なだらかに曲がる湾曲部を有するように形成されていてもよい。
本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁や、外部からの不要なノイズを遮蔽するシールド層とを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｋ，１ｍ，１ｎ 高周波モジュール
２ 配線基板
３ａ〜３ｉ 部品
４ 封止樹脂層
５，５０〜５８ シールド壁
５ａ 金属ピン
５ａ１ 第１金属ピン
５ａ２ 第２金属ピン
５ｃ，５ｄ シールド層用金属ピン
６ シールド膜（シールド層）
７ ランド電極
１０，１０ａ〜１０ｅ シールド用電極（ランド電極）
６０〜６２ シールド層

Claims (11)

  1. 配線基板と、
    前記配線基板の主面に実装された複数の部品と、
    前記配線基板の前記主面に積層され、前記複数の部品を封止する封止樹脂層と、
    前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁とを備え、
    前記シールド壁は、前記封止樹脂層に設けられた溝内に導電材が充填されたものであり、さらに、前記配線基板の前記主面に立設される複数の金属ピンを有しており、
    前記金属ピンの比抵抗は、前記導電材の比抵抗よりも低く、
    前記シールド壁を断面視したときに、隣接する前記金属ピンの隙間には前記導電材が配置され、
    前記複数の金属ピンそれぞれの上端は、前記封止樹脂層の前記配線基板の前記主面と反対側の面から露出している
    ことを特徴とする高周波モジュール。
  2. 前記シールド壁は、前記配線基板を平面視して、線状の形状に形成されるとともに、当該線は屈曲部を有し、
    一部の前記金属ピンが、前記屈曲部に配置されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記複数の金属ピンの一端は、前記配線基板の前記主面に形成されたランド電極に接続され、
    前記ランド電極が、前記配線基板に形成されたグランド電極に接続されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記シールド壁は、前記封止樹脂層に形成された溝を埋める金属膜を有し、前記金属膜の側面は前記複数の金属ピンの側面と接することを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
  5. 前記金属膜における金属の純度は、前記金属ピンにおける金属の純度よりも低いことを特徴とする請求項４に記載の高周波モジュール。
  6. 前記シールド壁は、前記配線基板を平面視して、第１の幅を有する第１の線状部分と、前記第１の幅とは異なる第２の幅を有する第２の線状部分とを有し、
    前記第１の線状部分と前記第２の線状部分との接点は前記屈曲部であることを特徴とする請求項２に記載の高周波モジュール。
  7. 前記金属膜と前記配線基板との間には、前記封止樹脂層が配置されていることを特徴とする請求項４または５に記載の高周波モジュール。
  8. 前記シールド壁は、前記配線基板を平面視したときに線状をなすように形成され、
    前記複数の金属ピンは、前記配線基板を平面視したときに、前記シールド壁がなす線に沿って配列されていることを特徴とする請求項１に記載の高周波モジュール。
  9. 前記複数の金属ピンは、複数の第１金属ピンと、複数の第２金属ピンとを有し、
    前記配線基板を平面視したときに、前記複数の第１金属ピンそれぞれの中心点を結ぶ連結線は前記シールド壁がなす前記線と略平行な線となり、
    前記配線基板を平面視したときに、前記複数の第２金属ピンそれぞれの中心は、前記連結線からずれるとともに、前記複数の第２金属ピンそれぞれは、一の前記第１金属ピンとこれに隣接する前記第１金属ピンの間に位置していることを特徴とする請求項８に記載の高周波モジュール。
  10. 前記第２金属ピンの前記配線基板の前記主面と平行な方向の断面積は、前記第１金属ピンの前記配線基板の前記主面と平行な方向の断面積よりも小さいことを特徴とする請求項９に記載の高周波モジュール。
  11. 前記シールド壁の前記配線基板を平面視したときに形成される線は、屈曲部または湾曲部を有することを特徴とする請求項８ないし１０のいずれかに記載の高周波モジュール。
JP2020205772A 2015-05-11 2020-12-11 高周波モジュール Active JP7120295B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015096508 2015-05-11
JP2015096508 2015-05-11
JP2015243853 2015-12-15
JP2015243853 2015-12-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017517943A Division JP6837432B2 (ja) 2015-05-11 2016-05-10 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2021061412A true JP2021061412A (ja) 2021-04-15
JP7120295B2 JP7120295B2 (ja) 2022-08-17

Family

ID=57248086

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017517943A Active JP6837432B2 (ja) 2015-05-11 2016-05-10 高周波モジュール
JP2020205772A Active JP7120295B2 (ja) 2015-05-11 2020-12-11 高周波モジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017517943A Active JP6837432B2 (ja) 2015-05-11 2016-05-10 高周波モジュール

Country Status (4)

Country Link
US (1) US10772244B2 (ja)
JP (2) JP6837432B2 (ja)
CN (1) CN107535081B (ja)
WO (1) WO2016181954A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286426A1 (ja) * 2021-07-14 2023-01-19 国立研究開発法人産業技術総合研究所 電子部品の実装方法及び電子部品実装用部分シールド基板
WO2023120993A1 (ko) * 2021-12-24 2023-06-29 삼성전자 주식회사 부품의 실장 부피를 줄이기 위한 차폐 구조를 포함하는 전자 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121629A1 (ja) * 2015-01-27 2016-08-04 株式会社村田製作所 高周波モジュール
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
WO2018101383A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
JP6753514B2 (ja) 2017-03-08 2020-09-09 株式会社村田製作所 高周波モジュール
KR102019349B1 (ko) * 2017-10-19 2019-09-09 삼성전자주식회사 반도체 패키지
CN111357395B (zh) 2017-11-20 2022-03-11 株式会社村田制作所 高频模块
CN111587485B (zh) 2018-01-05 2023-12-05 株式会社村田制作所 高频模块
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
JP7047904B2 (ja) 2018-05-08 2022-04-05 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
WO2019230705A1 (ja) * 2018-06-01 2019-12-05 株式会社村田製作所 高周波モジュール
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11227840B2 (en) * 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10770415B2 (en) * 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
CN217334057U (zh) * 2019-04-15 2022-08-30 株式会社村田制作所 电子元件模块
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
CN114068493A (zh) * 2020-07-31 2022-02-18 华为技术有限公司 一种封装模组及其封装方法、电子设备
WO2022049671A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
WO2024004846A1 (ja) * 2022-07-01 2024-01-04 株式会社村田製作所 モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2010056180A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 回路モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472780C (zh) * 2004-02-13 2009-03-25 株式会社村田制作所 电子零部件及其制造方法
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
US8946563B2 (en) * 2009-10-01 2015-02-03 Panasonic Intellectual Property Management Co., Ltd. Module with exposed parts of copper foil and process for production thereof
JP5577716B2 (ja) * 2010-01-22 2014-08-27 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP3185689U (ja) * 2013-06-17 2013-08-29 アルプス電気株式会社 電子回路モジュール
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2010056180A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 回路モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286426A1 (ja) * 2021-07-14 2023-01-19 国立研究開発法人産業技術総合研究所 電子部品の実装方法及び電子部品実装用部分シールド基板
WO2023120993A1 (ko) * 2021-12-24 2023-06-29 삼성전자 주식회사 부품의 실장 부피를 줄이기 위한 차폐 구조를 포함하는 전자 장치

Also Published As

Publication number Publication date
CN107535081B (zh) 2021-02-02
CN107535081A (zh) 2018-01-02
US10772244B2 (en) 2020-09-08
US20180092257A1 (en) 2018-03-29
WO2016181954A1 (ja) 2016-11-17
JP7120295B2 (ja) 2022-08-17
JP6837432B2 (ja) 2021-03-03
JPWO2016181954A1 (ja) 2018-02-15

Similar Documents

Publication Publication Date Title
JP6837432B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
JP7028254B2 (ja) 高周波モジュール
JP6950757B2 (ja) 高周波モジュール
JP6891965B2 (ja) 高周波モジュールおよびその製造方法
US10674648B2 (en) High-frequency module
WO2018101382A1 (ja) 高周波モジュール
JPWO2018110397A1 (ja) モジュール
US20180204781A1 (en) High-frequency module
JP5750528B1 (ja) 部品内蔵回路基板
JPWO2019167908A1 (ja) 高周波モジュール
JP7010372B2 (ja) 高周波モジュール
JP7167933B2 (ja) 電子部品内蔵構造体
JP6511947B2 (ja) 高周波モジュール
WO2018101383A1 (ja) 高周波モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
CN107710901B (zh) 高频模块及其制造方法
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7120295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150