JP2022106577A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2022106577A
JP2022106577A JP2021001672A JP2021001672A JP2022106577A JP 2022106577 A JP2022106577 A JP 2022106577A JP 2021001672 A JP2021001672 A JP 2021001672A JP 2021001672 A JP2021001672 A JP 2021001672A JP 2022106577 A JP2022106577 A JP 2022106577A
Authority
JP
Japan
Prior art keywords
plating film
hole
electrolytic plating
electrolytic
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021001672A
Other languages
English (en)
Inventor
俊樹 白鳥
Toshiki Shiratori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021001672A priority Critical patent/JP2022106577A/ja
Priority to US17/568,120 priority patent/US11683886B2/en
Publication of JP2022106577A publication Critical patent/JP2022106577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

【課題】内蔵されるインダクタの電気特性を向上すること。【解決手段】配線基板は、基材と、前記基材に形成される第1貫通孔及び第2貫通孔と、前記第1貫通孔に充填される磁性体と、前記磁性体に形成される第3貫通孔と、前記第3貫通孔の内壁面を被覆する第1めっき膜と、前記第2貫通孔の内壁面及び前記第1めっき膜を被覆する第2めっき膜とを有し、前記第1めっき膜は、前記第3貫通孔の内壁面に接する第1無電解めっき膜と、前記第1無電解めっき膜に積層される第1電解めっき膜とを有する。【選択図】図1

Description

本発明は、配線基板及び配線基板の製造方法に関する。
従来、配線基板には、磁性体を用いて形成されるインダクタを内蔵するものがある。このようなインダクタは、例えば、配線基板の絶縁樹脂層の貫通孔に磁性体を収容し、磁性体に穿設される貫通孔の内壁にめっき膜を設けることにより形成される。磁性体の貫通孔内壁にめっき膜を設ける工程は、例えば電解銅めっきによって、配線基板の表面にめっき膜を設けるのと同時に行われるのが一般的である。
特開2019-220504号公報
しかしながら、上述した配線基板においては、磁性体の貫通孔内壁に十分な膜厚のめっき膜を設けるのが困難であり、インダクタの電気特性が向上しないという問題がある。具体的には、めっき膜を設ける工程において、磁性体の貫通孔内には、配線基板の表面と比較して電解めっき液が循環しにくいため、電解めっき膜が析出しにくい。結果として、磁性体の貫通孔内壁に設けられるめっき膜の厚さは、配線基板の表面に設けられるめっき膜よりも薄くなる傾向がある。そして、磁性体の貫通孔内壁においてめっき膜が薄いと、このめっき膜における電気抵抗が十分に低下せず、インダクタとしての電気特性の向上が制限される。
また、磁性体の貫通孔内壁のめっき膜を厚くするために、電解めっき時間を延長したり、電解めっきで使用される電流値を増加させたりすると、磁性体の貫通孔内壁のめっき膜が厚くなると同時に、配線基板の表面のめっき膜も厚くなる。配線基板表面において必要以上にめっき膜が厚くなると、配線基板表面に微細かつ高密度な配線層を形成することが困難となる。したがって、安易に電解めっき時間を延長したり、電流値を増加させたりすることにより、磁性体の貫通孔内壁のめっき膜を厚くするのは好ましくない。
開示の技術は、かかる点に鑑みてなされたものであって、内蔵されるインダクタの電気特性を向上することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願が開示する配線基板は、1つの態様において、基材と、前記基材に形成される第1貫通孔及び第2貫通孔と、前記第1貫通孔に充填される磁性体と、前記磁性体に形成される第3貫通孔と、前記第3貫通孔の内壁面を被覆する第1めっき膜と、前記第2貫通孔の内壁面及び前記第1めっき膜を被覆する第2めっき膜とを有し、前記第1めっき膜は、前記第3貫通孔の内壁面に接する第1無電解めっき膜と、前記第1無電解めっき膜に積層される第1電解めっき膜とを有する。
本願が開示する配線基板及び配線基板の製造方法の1つの態様によれば、内蔵されるインダクタの電気特性を向上することができるという効果を奏する。
図1は、一実施の形態に係るコア基板の構成を示す部分断面図である。 図2は、一実施の形態に係る多層配線基板の製造方法を示すフロー図である。 図3は、基材の構成を示す図である。 図4は、貫通孔形成工程の具体例を示す図である。 図5は、磁性体充填形成工程の具体例を示す図である。 図6は、平面研磨工程の具体例を示す図である。 図7は、貫通孔形成工程の具体例を示す図である。 図8は、第1無電解銅めっき工程の具体例を示す図である。 図9は、第1電解銅めっき工程の具体例を示す図である。 図10は、貫通孔形成工程の具体例を示す図である。 図11は、第2無電解銅めっき工程の具体例を示す図である。 図12は、第2電解銅めっき工程の具体例を示す図である。 図13は、絶縁樹脂充填工程の具体例を示す図である。 図14は、平面研磨工程の具体例を示す図である。 図15は、第3、第4無電解銅めっき工程の具体例を示す図である。 図16は、第3、第4電解銅めっき工程の具体例を示す図である。 図17は、エッチングレジスト形成の具体例を示す図である。 図18は、エッチング工程の具体例を示す図である。 図19は、多層配線基板の構成例を示す図である。 図20は、半導体装置の構成例を示す図である。
以下、本願が開示する配線基板及び配線基板の製造方法の一実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図1は、一実施の形態に係る多層配線基板が備えるコア基板100の構成を示す部分断面図である。図1に示すように、コア基板100は、基材110、配線層120a、120b、配線層130a、130b、磁性体140及び絶縁樹脂150を有する配線基板である。なお、以下においては、配線層120a、120bが形成される基材110の一方の面110a側を上方とし、配線層130a、130bが形成される他方の面110b側を下方として説明する。ただし、コア基板100は、例えば上下反転して用いられても良く、任意の姿勢で用いられて良い。
基材110は、絶縁性の板状部材を有して構成される、コア基板100の基材である。基材110としては、例えば、ガラスクロスにエポキシ系樹脂やポリイミド系樹脂等の
絶縁性樹脂を含浸させたガラスエポキシ基板等を用いることができる。また、基材110として、ガラス繊維、炭素繊維又はアラミド繊維等の織布や不織布にエポキシ系樹脂等を含浸させた基板等を用いることも可能である。基材110の厚さは、例えば400~1200μm程度とすることができる。
基材110の上面110aには配線層120a、120bが形成され、基材110の下面110bには配線層130a、130bが形成される。また、配線層120bに含まれる金属箔111は、あらかじめ基材110の上面110aに設けられ、エッチングにより除去可能な金属箔である。同様に、配線層130bに含まれる金属箔112は、あらかじめ基材110の下面110bに設けられ、エッチングにより除去可能な金属箔である。金属箔111、112としては、例えば銅箔又は銅合金箔などを用いることができる。金属箔111、112の厚さは、例えば4~7μmである。
基材110には、基材110を厚さ方向に貫通する貫通孔113、114が穿設されている。貫通孔113は、例えば開口部の直径が300~400μm程度の円筒形状の貫通孔であり、内部に磁性体140を収容する。また、貫通孔114は、例えば開口部の直径が100~200μm程度の円筒形状の貫通孔であり、内部に絶縁樹脂150を収容する。
配線層120aは、複数の無電解めっき膜及び電解めっき膜を有し、磁性体140の上面にパッドを形成する。具体的には、配線層120aは、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a、第2電解めっき膜122b、第3無電解めっき膜123a及び第3電解めっき膜123bを有する。
一方、配線層120bは、複数の無電解めっき膜及び電解めっき膜を有し、基材110の上面110aにパッドを形成する。具体的には、配線層120bは、金属箔111、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a、第2電解めっき膜122b、第3無電解めっき膜123a及び第3電解めっき膜123bを有する。
すなわち、配線層120bは、配線層120aの最下層に、基材110の上面110aにあらかじめ設けられた金属箔111を加えた構成を有する。配線層120a、120bを構成する無電解めっき膜121a、122a、123aは、いずれも同時に無電解めっきによって形成された無電解めっき膜である。また、配線層120a、120bを構成する電解めっき膜121b、122b、123bは、いずれも同時に電解めっきによって形成された電解めっき膜である。
配線層130aは、複数の無電解めっき膜及び電解めっき膜を有し、磁性体140の下面にパッドを形成する。具体的には、配線層130aは、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a、第2電解めっき膜122b、第4無電解めっき膜131a及び第4電解めっき膜131bを有する。
一方、配線層130bは、複数の無電解めっき膜及び電解めっき膜を有し、基材110の下面110bにパッドを形成する。具体的には、配線層130bは、金属箔112、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a、第2電解めっき膜122b、第4無電解めっき膜131a及び第4電解めっき膜131bを有する。
すなわち、配線層130bは、配線層130aの最上層に、基材110の下面110bにあらかじめ設けられた金属箔112を加えた構成を有する。配線層130a、130bを構成する無電解めっき膜121a、122a、131aは、いずれも同時に無電解めっきによって形成された無電解めっき膜である。また、配線層130a、130bを構成する電解めっき膜121b、122b、131bは、いずれも同時に電解めっきによって形成された電解めっき膜である。
磁性体140は、基材110に形成された貫通孔113に充填され、上端部が基材110の上面110aから突出し、下端部が基材110の下面110bから突出する。具体的には、磁性体140の上端部は、基材110の上面110aから金属箔111の厚さと同程度突出し、磁性体140の下端部は、基材110の下面110bから金属箔112の厚さと同程度突出する。磁性体140としては、例えば磁性体粒子を含有するエポキシ系樹脂等の絶縁性樹脂を使用することができる。磁性体粒子としては、例えば鉄、酸化鉄、コバルト酸化鉄、珪素鉄、磁性合金又はフェライト等のフィラーが挙げられる。
磁性体140の平面視中央には、基材110の厚さ方向に磁性体140を貫通する貫通孔141が穿設されている。貫通孔141は、例えば開口部の直径が100~200μm程度の円筒形状の貫通孔であり、内部に絶縁樹脂150を収容する。貫通孔141の内壁面には、配線層120a及び配線層130aから連続する、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a及び第2電解めっき膜122bがこの順序で積層される。磁性体140と貫通孔141内の無電解めっき膜及び電解めっき膜とは、インダクタを形成する。貫通孔141内の最内層の第2電解めっき膜122bの内側には貫通孔122cが形成され、貫通孔122cの内部に絶縁樹脂150が充填されている。
これに対して、基材110に形成された貫通孔114の内壁面には、配線層120b及び配線層130bから連続する、第2無電解めっき膜122a及び第2電解めっき膜122bがこの順序で積層される。そして、貫通孔114内の最内層の第2電解めっき膜122bの内側には貫通孔122cが形成され、貫通孔122cの内部に絶縁樹脂150が充填されている。
このように、磁性体140の貫通孔141の内壁面には、第1無電解めっき膜121a及び第1電解めっき膜121bの分だけ、貫通孔114の内壁面よりも厚いめっき膜が形成されている。この結果、磁性体140の貫通孔141内の無電解めっき膜及び電解めっき膜における電気抵抗を小さくすることができ、コア基板100に内蔵されるインダクタの電気特性を向上することができる。
次に、各無電解めっき膜及び電解めっき膜について説明する。
第1無電解めっき膜121aは、磁性体140の表面及び金属箔111、112の表面に形成される。すなわち、磁性体140付近においては、第1無電解めっき膜121aは、磁性体140の上面、貫通孔141の内壁面及び磁性体140の下面に接するように連続して形成される。一方、貫通孔114の付近においては、第1無電解めっき膜121aは、金属箔111の上面及び金属箔112の下面に積層される。第1無電解めっき膜121aの厚さは、例えば0.4~0.6μm程度である。
第1電解めっき膜121bは、第1無電解めっき膜121aに積層される。すなわち、磁性体140の付近においては、第1電解めっき膜121bは、磁性体140の上方、貫通孔141内及び磁性体140の下方で連続して第1無電解めっき膜121aに積層される。一方、貫通孔114の付近においては、第1電解めっき膜121bは、第1無電解めっき膜121aの上面又は下面に積層される。第1電解めっき膜121bの厚さは、コア基板100の表面では例えば8~12μm程度であり、貫通孔141内では例えば5~7μm程度である。すなわち、貫通孔141の内部には電解めっき液が循環しにくいため、コア基板100の表面よりも貫通孔141内において、第1電解めっき膜121bが薄くなっている。
第1電解めっき膜121bは、磁性体140の貫通孔141内において第1無電解めっき膜121aに積層されている。このため、第1電解めっき膜121bは、導電性を有する第1無電解めっき膜121aの表面に形成されることとなり、貫通孔141内において均一な厚さの第1電解めっき膜121bを得ることができる。具体的には、磁性体140は、エポキシ系樹脂等の絶縁性樹脂に磁性体粒子を含有させたものであるため、磁性体140の表面には、導電性を有する磁性体粒子と、導電性がない絶縁性樹脂とが露出する。そして、このような磁性体140の表面に直接電解めっきを施す場合には、絶縁性樹脂が露出する部分には電解めっき膜が析出しない。このため、磁性体粒子が露出する部分には、多少電解めっき膜が析出するものの、磁性体140の表面全体では、電解めっき膜が形成されない部分が発生し、不十分かつ不均一な膜厚の電解めっき膜が形成されることになる。
これに対し、磁性体140の表面に第1無電解めっき膜121aが形成されることにより、第1電解めっき膜121bが形成される面が十分に導電性を有し、磁性体140の表面全体に十分かつ均一な電解めっき膜が析出する。このようにして第1電解めっき膜121bが形成されるため、貫通孔141内を含む磁性体140の表面が良好な第1電解めっき膜121bによって被覆され、貫通孔141内の電気的導通が確保される。結果として、磁性体140を用いて形成されるインダクタの電気特性を向上することができる。
第2無電解めっき膜122aは、第1電解めっき膜121bに積層されるとともに、磁性体140の貫通孔141内のみならず、貫通孔114内にも形成される。すなわち、磁性体140の付近においては、第2無電解めっき膜122aは、磁性体140の上方、貫通孔141内及び磁性体140の下方で連続して第1電解めっき膜121bに積層される。一方、貫通孔114の付近においては、第2無電解めっき膜122aは、第1電解めっき膜121bの上面又は下面に積層されるとともに、貫通孔114の内壁面にも形成され、金属箔111の上方、貫通孔114内及び金属箔112の下方で連続して形成される。第2無電解めっき膜122aの厚さは、例えば0.4~0.6μm程度である。
第2電解めっき膜122bは、第2無電解めっき膜122aに積層される。すなわち、磁性体140の付近においては、第2電解めっき膜122bは、磁性体140の上方、貫通孔141内及び磁性体140の下方で連続して第2無電解めっき膜122aに積層される。一方、貫通孔114の付近においては、第2電解めっき膜122bは、金属箔111の上方、貫通孔114内及び金属箔112の下方で連続して第2無電解めっき膜122aに積層される。第2電解めっき膜122bの厚さは、コア基板100の表面では例えば18~22μm程度であり、貫通孔141及び貫通孔114内では例えば16~20μm程度である。すなわち、貫通孔141及び貫通孔114の内部には電解めっき液が循環しにくいため、コア基板100の表面よりも貫通孔141及び貫通孔114内において、第2電解めっき膜122bが薄くなっている。
また、第2電解めっき膜122bは、第1電解めっき膜121bよりも厚くなっている。このため、貫通孔114の内壁面において基材110に含まれるガラスクロス等の端部が突出していても、これらの突出部分が比較的厚い第2電解めっき膜122bによって埋め込まれる。結果として、貫通孔114内における電気的導通を確保することができるとともに、第2電解めっき膜122bによって形成される貫通孔122cへの絶縁樹脂150の充填性を良好にすることができる。さらに、磁性体140の貫通孔141内の第1電解めっき膜121bを過度に厚くしないことにより、第1電解めっき膜121bの厚さのばらつきを抑制し、均一な導電性を確保してインダクタの電気特性を向上することができる。なお、磁性体140の貫通孔141内において、第2電解めっき膜122bは、第2無電解めっき膜122a、第1無電解めっき膜121a及び第1電解めっき膜121bに積層されるため、十分な導電性を有する面に形成されることとなり、第2電解めっき膜122bの厚さのばらつきは抑制される。
第3無電解めっき膜123aは、配線層120a、120bにおいて第2電解めっき膜122bに積層されるとともに、絶縁樹脂150の上面に形成される。すなわち、第3無電解めっき膜123aは、基材110の上面110aに形成される配線層120a、120bの上方に平面状に積層される。第3無電解めっき膜123aの厚さは、例えば0.4~0.6μm程度である。
第3電解めっき膜123bは、第3無電解めっき膜123aに積層される。すなわち、基材110の上面110aに形成される配線層120a、120bの最上層に平面状に積層される。第3電解めっき膜123bの厚さは、例えば13~17μm程度である。
第3電解めっき膜123bは、第1電解めっき膜121bよりも厚く、第2電解めっき膜122bよりも薄くなっている。第3電解めっき膜123bが第1電解めっき膜121bよりも厚いことにより、絶縁樹脂150の上面が十分な強度で被覆され、基材110との熱膨張率の相違により絶縁樹脂150が突出することを防止することができる。この結果、配線層120a、120bの上面の電気的接続性を確保することができる。また、第3電解めっき膜123bが第2電解めっき膜122bよりも薄いことにより、第3電解めっき膜123bが過度に厚いことがなく、配線層120a、120bの微細化及び高密度化が阻害されることはない。
第4無電解めっき膜131aは、配線層130a、130bにおいて第2電解めっき膜122bに積層されるとともに、絶縁樹脂150の下面に形成される。すなわち、第4無電解めっき膜131aは、基材110の下面110bに形成される配線層130a、130bの下方に平面状に積層される。第4無電解めっき膜131aの厚さは、例えば0.4~0.6μm程度である。
第4電解めっき膜131bは、第4無電解めっき膜131aに積層される。すなわち、基材110の下面110bに形成される配線層130a、130bの最下層に平面状に積層される。第4電解めっき膜131bの厚さは、例えば13~17μm程度である。
第4電解めっき膜131bは、第3電解めっき膜123bと同様に、第1電解めっき膜121bよりも厚く、第2電解めっき膜122bよりも薄くなっている。第4電解めっき膜131bが第1電解めっき膜121bよりも厚いことにより、絶縁樹脂150の下面が十分な強度で被覆され、基材110との熱膨張率の相違により絶縁樹脂150が突出することを防止することができる。この結果、配線層130a、130bの下面の電気的接続性を確保することができる。また、第4電解めっき膜131bが第2電解めっき膜122bよりも薄いことにより、第4電解めっき膜131bが過度に厚いことがなく、配線層130a、130bの微細化及び高密度化が阻害されることはない。
次いで、上記のように構成されたコア基板100を備える多層配線基板の製造方法について、図2に示すフロー図を参照しながら、具体的に例を挙げて説明する。
まず、絶縁性の板状部材を有して構成される基材110に、磁性体140を充填するための貫通孔113が形成される(ステップS101)。基材110は、例えば図3に示すように、絶縁性の板状部材の上面110aに金属箔111が形成され、下面110bに金属箔112が形成されたものである。基材110の厚さは、例えば400~1200μm程度である。この基材110に、例えば図4に示すように、開口部の直径が300~400μm程度の円筒形状の貫通孔113が形成される。貫通孔113は、例えばレーザ加工又はドリル加工によって形成され、貫通孔113が形成された後、内壁面の樹脂残渣を除去するデスミア処理が施される。デスミア処理には、例えば過マンガン酸カリウム溶液を用いることができる。
そして、貫通孔113に磁性体140が充填される(ステップS102)。すなわち、例えば図5に示すように、基材110に形成された貫通孔113に、磁性体粒子を含有させた絶縁性樹脂からなる磁性体140が充填される。磁性体140は、貫通孔113に隙間なく充填されるため、上端部が基材110の金属箔111より上方へ突出し、下端部が基材110の金属箔112より下方へ突出する。
そこで、磁性体140の上端部及び下端部が金属箔111、112の表面と面一になるように突出した部分が平面研磨される(ステップS103)。すなわち、例えば図6に示すように、金属箔111の上面と磁性体140の上面とが面一になるように、磁性体140の上端部が研磨され、金属箔112の下面と磁性体140の下面とが面一になるように、磁性体140の下端部が研磨される。
磁性体140の上面及び下面が平面になると、磁性体140を基材110の厚さ方向に貫通する貫通孔141が形成される(ステップS104)。貫通孔141は、例えば図7に示すように、磁性体140の平面視中央に形成され、開口部の直径が100~200μm程度の円筒形状を有する。貫通孔141は、例えばレーザ加工又はドリル加工によって形成され、貫通孔141が形成された後、残渣を除去するために内壁面が水洗される。
磁性体140に貫通孔141が形成された後、表面に露出する部分を被覆する第1無電解めっき膜121aが形成される(ステップS105)。具体的には、例えば図8に示すように、金属箔111の上面、磁性体140の上面、貫通孔141の内壁面、磁性体140の下面及び金属箔112の下面に、例えば無電解銅めっきが施されることにより、第1無電解めっき膜121aが形成される。ここでは無電解銅めっきが施されるため、磁性体140の上面及び下面や貫通孔141の内壁面に導電性がない絶縁性樹脂が露出していても、確実に第1無電解めっき膜121aが形成される。第1無電解めっき膜121aの厚さは、例えば0.4~0.6μm程度である。
そして、第1無電解めっき膜121aに第1電解めっき膜121bが積層される(ステップS106)。すなわち、例えば図9に示すように、第1無電解めっき膜121aが形成された面に、例えば電解銅めっきが施されることにより、第1電解めっき膜121bが形成される。ここでは導電性を有する第1無電解めっき膜121aの表面に電解銅めっきが施されるため、磁性体140の貫通孔141内にも十分に電解めっき膜が析出し、十分な膜厚の第1電解めっき膜121bが形成される。第1電解めっき膜121bの厚さは、貫通孔141内以外の部分では例えば8~12μm程度であり、貫通孔141内では例えば5~7μm程度である。
第1電解めっき膜121bが形成されると、磁性体140とは重ならない位置に、基材110を貫通する貫通孔114が形成される(ステップS107)。具体的には、磁性体140と重ならない位置において、基材110とともに、基材110の上下面の金属箔111、112、第1無電解めっき膜121a及び第1電解めっき膜121bを貫通する貫通孔114が形成される。貫通孔114は、磁性体140の貫通孔141と同様に、開口部の直径が100~200μm程度の円筒形状を有する。貫通孔114は、例えばレーザ加工又はドリル加工によって形成され、貫通孔114が形成された後、内壁面の樹脂残渣を除去するデスミア処理が施される。デスミア処理には、例えば過マンガン酸カリウム溶液を用いることができる。デスミア処理に用いられる過マンガン酸カリウム溶液などのアルカリ性溶液は、磁性体粒子を脱落させる可能性があるが、ここでは磁性体140が第1無電解めっき膜121a及び第1電解めっき膜121bによって被覆されているため、磁性体140から磁性体粒子が脱落することはない。
貫通孔114が形成された後、表面に露出する部分を被覆する第2無電解めっき膜122aが形成される(ステップS108)。具体的には、例えば図11に示すように、第1電解めっき膜121bが形成された面と貫通孔114の内壁面とに、例えば無電解銅めっきが施されることにより、第2無電解めっき膜122aが形成される。ここでは無電解銅めっきが施されるため、絶縁性の基材110が露出する貫通孔114の内壁面の面にも、確実に第2無電解めっき膜122aが形成される。第2無電解めっき膜122aの厚さは、例えば0.4~0.6μm程度である。
そして、第2無電解めっき膜122aに第2電解めっき膜122bが積層される(ステップS109)。すなわち、例えば図12に示すように、第2無電解めっき膜122aが形成された面に、例えば電解銅めっきが施されることにより、第2電解めっき膜122bが形成される。これにより、貫通孔114の内壁面には、第2無電解めっき膜122a及び第2電解めっき膜122bが形成される。一方、磁性体140の貫通孔141の内壁面には、第2無電解めっき膜122a及び第2電解めっき膜122bに加えて、第1無電解めっき膜121a及び第1電解めっき膜121bが形成される。つまり、磁性体140の貫通孔141内には、貫通孔114内と比較して、導電性のめっき膜が厚く形成される。
第2電解めっき膜122bの厚さは、貫通孔114及び貫通孔141内以外の部分では例えば18~22μm程度であり、貫通孔114及び貫通孔141内では例えば16~20μm程度である。したがって、磁性体140の貫通孔141内には、少なくとも21~27μm程度の膜厚の導電性のめっき膜が形成され、このめっき膜における電気抵抗を十分に小さくすることができる。結果として、磁性体140と貫通孔141内のめっき膜とによって形成されるインダクタの電気特性を向上することができる。
第2電解めっき膜122bが形成されることにより、貫通孔114及び貫通孔141内には、第2電解めっき膜122bによって貫通孔122cが形成される。そして、この貫通孔122cに絶縁樹脂150が充填される(ステップS110)。すなわち、例えば図13に示すように、貫通孔114内及び貫通孔141内に形成された貫通孔122cに、絶縁樹脂150が充填される。絶縁樹脂150としては、例えばシリカ等のフィラーを含有するエポキシ系樹脂などを用いることができる。絶縁樹脂150は、貫通孔122cに隙間なく充填され、上端部が貫通孔122cの上方開口部より上方へ突出し、下端部が貫通孔122cの下方開口部より下方へ突出する。
そこで、絶縁樹脂150の上端部及び下端部が第2電解めっき膜122bの表面と面一になるように突出した部分が平面研磨される(ステップS111)。すなわち、例えば図14に示すように、第2電解めっき膜122bの上面と絶縁樹脂150の上面とが面一になるように、絶縁樹脂150の上端部が研磨され、第2電解めっき膜122bの下面と絶縁樹脂150の下面とが面一になるように、絶縁樹脂150の下端部が研磨される。また、絶縁樹脂150の研磨によって第2電解めっき膜122bの表面に残留する樹脂残渣がデスミア処理によって除去される。
そして、表面に露出する部分を被覆する第3無電解めっき膜123a及び第4無電解めっき膜131aが形成される(ステップS112)。具体的には、絶縁樹脂150が研磨されて上面及び下面が平面となった中間構造体に無電解銅めっきが施されることにより、例えば図15に示すように、中間構造体の上面には第3無電解銅めっき膜123aが形成され、中間構造体の下面には第4無電解銅めっき膜131aが形成される。ここでは無電解銅めっきが施されるため、導電性がない絶縁樹脂150の上面及び下面にも、確実に第3無電解めっき膜123a及び第4無電解めっき膜131aが形成される。第3無電解めっき膜123a及び第4無電解めっき膜131aの厚さは、例えば0.4~0.6μm程度である。
そして、第3無電解めっき膜123a及び第4無電解めっき膜131aに第3電解めっき膜123b及び第4電解めっき膜131bが積層される(ステップS113)。すなわち、第3無電解めっき膜123a及び第4無電解めっき膜131aが形成された中間構造体に電解銅めっきが施されることにより、例えば図16に示すように、第3無電解めっき膜123aには第3電解めっき膜123bが積層され、第4無電解めっき膜131aには第4電解めっき膜131bが積層される。第3電解めっき膜123b及び第4電解めっき膜131bの厚さは、例えば13~17μm程度である。
第3電解めっき膜123b及び第4電解めっき膜131bが形成されることにより、すべての無電解めっき膜及び電解めっき膜が形成されるため、配線層120a、120b、130a、130bを形成するためのエッチングが行われる(ステップS114)。すなわち、例えば図17に示すように、配線及びパッドとしてめっき膜を残す部分には、エッチングレジスト210が形成される。図17には、絶縁樹脂150が充填される貫通孔114及び貫通孔141の位置にパッドを形成するためのエッチングレジスト210が図示されている。このパッドの径は、貫通孔114の開口部の径よりも大きい。また、パッドの径は、磁性体140の貫通孔141の開口部の径よりも大きく、磁性体140が充填される貫通孔113の開口部の径よりも小さい。したがって、このパッドの径に対応するサイズのエッチングレジスト210が第3電解めっき膜123b及び第4電解めっき膜131bの表面に形成される。エッチングレジスト210は、所望の解像性を有し、耐エッチング性を有する材料から形成される。
そして、エッチングレジスト210をマスクとして、ウェットエッチングにより金属箔111、112、第1無電解めっき膜121a、第1電解めっき膜121b、第2無電解めっき膜122a、第2電解めっき膜122b、第3無電解めっき膜123a、第3電解めっき膜123b、第4無電解めっき膜131a及び第4電解めっき膜131bが除去される。これにより、例えば図18に示すように、基材110の上面110aにはそれぞれパッドを有する配線層120a、120bが形成され、基材110の下面110bにはそれぞれパッドを有する配線層130a、130bが形成される。これらの配線層120a、120b、130a、130bからエッチングレジスト210が除去されることにより、コア基板100が完成する。
コア基板100の上面及び下面には、絶縁層及び配線層が順にビルドアップされて多層配線基板が形成される(ステップS115)。具体的には、例えば図19に示すように、コア基板100の上面及び下面に絶縁層230及び配線層220が積層され、最上層の配線層220がソルダーレジスト層240によって被覆される。ソルダーレジスト層240には貫通孔が形成され、この貫通孔に、例えば半導体チップなどの電子部品と配線層220とを電気的に接続するためのはんだ等からなる接続端子250が形成される。一方、最下層の配線層220は、ソルダーレジスト層260によって被覆される。そして、ソルダーレジスト層260には開口部が形成され、最下層の配線層220に形成される外部接続パッド270が開口部から露出する。外部接続パッド270は、外部の部品や機器と電気的に接続可能である。
このように、磁性体140を用いたインダクタを内蔵するコア基板100から、複数の配線層220を有する多層配線基板を形成することができる。この多層配線基板は、例えば半導体チップなどの部品を搭載する半導体装置に利用することができる。具体的には、図20に示すように、多層配線基板の上面に半導体チップ310が搭載される。例えば、多層配線基板の接続端子250と半導体チップ310のはんだ等からなる電極315とが接合される。そして、接続端子250と電極315との接合部は、アンダーフィル樹脂320によって封止され、半導体チップ310が実装された半導体装置が得られる。
以上のように、本実施の形態によれば、基材に充填された磁性体に貫通孔を形成し、第1無電解めっき膜及び第1電解めっき膜を形成した後、磁性体以外の部分に他の貫通孔を形成し、第2無電解めっき膜及び第2電解めっき膜を形成する。このため、磁性体の貫通孔内には、他の貫通孔と比較して、第1無電解めっき膜及び第1電解めっき膜の分だけ厚いめっき膜が形成され、磁性体の貫通孔内のめっき膜における電気抵抗を小さくすることができ、磁性体と貫通孔内のめっき膜とによって形成されるインダクタの電気特性を向上することができる。
110 基材
111、112 金属箔
113、114、122c、141 貫通孔
120a、120b、130a、130b 配線層
121a 第1無電解めっき膜
121b 第1電解めっき膜
122a 第2無電解めっき膜
122b 第2電解めっき膜
123a 第3無電解めっき膜
123b 第3電解めっき膜
131a 第4無電解めっき膜
131b 第4電解めっき膜
140 磁性体
150 絶縁樹脂

Claims (8)

  1. 基材と、
    前記基材に形成される第1貫通孔及び第2貫通孔と、
    前記第1貫通孔に充填される磁性体と、
    前記磁性体に形成される第3貫通孔と、
    前記第3貫通孔の内壁面を被覆する第1めっき膜と、
    前記第2貫通孔の内壁面及び前記第1めっき膜を被覆する第2めっき膜とを有し、
    前記第1めっき膜は、
    前記第3貫通孔の内壁面に接する第1無電解めっき膜と、
    前記第1無電解めっき膜に積層される第1電解めっき膜とを有する
    ことを特徴とする配線基板。
  2. 前記第1めっき膜は、
    前記第3貫通孔の両端の開口部周囲の面に広がって形成され、
    前記第2貫通孔は、
    前記基材を貫通するとともに、前記開口部周囲の面に広がって形成される前記第1めっき膜を貫通する
    ことを特徴とする請求項1記載の配線基板。
  3. 前記第2めっき膜は、
    前記第2貫通孔の内壁面及び前記第1電解めっき膜に接する第2無電解めっき膜と、
    前記第2無電解めっき膜に積層される第2電解めっき膜とを有し、
    前記第2電解めっき膜は、
    前記第1電解めっき膜よりも厚い
    ことを特徴とする請求項1記載の配線基板。
  4. 前記第2貫通孔内及び前記第3貫通孔内の前記第2めっき膜の内側に形成される第4貫通孔と、
    前記第4貫通孔に充填される絶縁樹脂と、
    前記第4貫通孔の両端の開口部において前記絶縁樹脂の端部を被覆する第3めっき膜と
    をさらに有することを特徴とする請求項1記載の配線基板。
  5. 前記第1めっき膜及び前記第2めっき膜は、
    前記第4貫通孔の両端の開口部周囲の面に広がって形成され、
    前記第3めっき膜は、
    前記開口部周囲の面に広がって形成される前記第1めっき膜及び前記第2めっき膜に積層される
    ことを特徴とする請求項4記載の配線基板。
  6. 前記第3めっき膜は、
    前記絶縁樹脂の端部及び前記第2めっき膜に接する第3無電解めっき膜と、
    前記第3無電解めっき膜に積層される第3電解めっき膜とを有し、
    前記第3電解めっき膜は、
    前記第2電解めっき膜より薄い
    ことを特徴とする請求項5記載の配線基板。
  7. 前記第3電解めっき膜は、
    前記第1電解めっき膜より厚い
    ことを特徴とする請求項6記載の配線基板。
  8. 基材に第1貫通孔を形成する工程と、
    前記第1貫通孔に磁性体を充填する工程と、
    前記磁性体に第2貫通孔を形成する工程と、
    前記第2貫通孔の内壁面を被覆する第1めっき膜を形成する工程と、
    前記基材に第3貫通孔を形成する工程と、
    前記第3貫通孔の内壁面及び前記第1めっき膜を被覆する第2めっき膜を形成する工程とを有し、
    前記第1めっき膜を形成する工程は、
    前記第2貫通孔の内壁面に接する第1無電解めっき膜を形成する工程と、
    前記第1無電解めっき膜に積層される第1電解めっき膜を形成する工程とを有する
    ことを特徴とする配線基板の製造方法。
JP2021001672A 2021-01-07 2021-01-07 配線基板及び配線基板の製造方法 Pending JP2022106577A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021001672A JP2022106577A (ja) 2021-01-07 2021-01-07 配線基板及び配線基板の製造方法
US17/568,120 US11683886B2 (en) 2021-01-07 2022-01-04 Wiring substrate and method of manufacturing the wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021001672A JP2022106577A (ja) 2021-01-07 2021-01-07 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2022106577A true JP2022106577A (ja) 2022-07-20

Family

ID=82218967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021001672A Pending JP2022106577A (ja) 2021-01-07 2021-01-07 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11683886B2 (ja)
JP (1) JP2022106577A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022025342A (ja) 2020-07-29 2022-02-10 新光電気工業株式会社 配線基板及びその製造方法
JP2022032233A (ja) * 2020-08-11 2022-02-25 新光電気工業株式会社 配線基板及びその製造方法
JP2022106577A (ja) 2021-01-07 2022-07-20 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740411B2 (en) 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US8440917B2 (en) 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
JP5217639B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
US11246218B2 (en) 2018-03-02 2022-02-08 Intel Corporation Core layer with fully encapsulated co-axial magnetic material around PTH in IC package substrate
JP2019220504A (ja) * 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法
JP2020178005A (ja) 2019-04-17 2020-10-29 イビデン株式会社 インダクタ内蔵基板
JP2022025342A (ja) 2020-07-29 2022-02-10 新光電気工業株式会社 配線基板及びその製造方法
JP2022106577A (ja) 2021-01-07 2022-07-20 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US11683886B2 (en) 2023-06-20
US20220217844A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
JP2022106577A (ja) 配線基板及び配線基板の製造方法
KR101088584B1 (ko) 다층 배선 기판 및 그 제조 방법
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US20150213946A1 (en) Printed wiring board
US10388451B2 (en) Inductor component and method for manufacturing inductor component
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP5221887B2 (ja) 配線基盤の製造方法
CN112219458A (zh) 布线基板
KR20190008636A (ko) 코일 부품 및 그 제조방법
TWI487438B (zh) 印刷電路板及其製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2010040936A (ja) 配線基板およびその製造方法
JP5289241B2 (ja) 配線基板およびその製造方法
JP2023045568A (ja) 配線基板及び配線基板の製造方法
CN105191512B (zh) 印刷电路板及其制造方法
JP5565951B2 (ja) 配線基板およびその製造方法
JP2022032233A (ja) 配線基板及びその製造方法
JP5860303B2 (ja) 配線基板およびその製造方法
US20230009751A1 (en) Wiring board and wiring board manufacturing method
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP2023008781A (ja) 配線基板及び配線基板の製造方法
JP7336845B2 (ja) 印刷配線板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230815