JP2023045568A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2023045568A JP2023045568A JP2021154067A JP2021154067A JP2023045568A JP 2023045568 A JP2023045568 A JP 2023045568A JP 2021154067 A JP2021154067 A JP 2021154067A JP 2021154067 A JP2021154067 A JP 2021154067A JP 2023045568 A JP2023045568 A JP 2023045568A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- opening
- wiring layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000007747 plating Methods 0.000 claims description 40
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 28
- 238000009826 distribution Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000007788 roughening Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 65
- 239000011347 resin Substances 0.000 description 46
- 229920005989 resin Polymers 0.000 description 46
- 238000010586 diagram Methods 0.000 description 38
- 238000009713 electroplating Methods 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 238000007772 electroless plating Methods 0.000 description 11
- 229920001187 thermosetting polymer Polymers 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 150000001412 amines Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】接続信頼性を向上すること。【解決手段】配線基板は、配線層と、前記配線層上に積層される絶縁層と、前記絶縁層を前記配線層まで貫通する開口部と、前記絶縁層の開口部から露出する前記配線層の表面に形成される凹部と、前記絶縁層の開口部及び前記配線層の凹部に形成される導体膜とを有し、前記配線層の凹部は、底面の中央部に、前記底面の外周部よりも高く隆起する隆起部を有する。【選択図】図２
Description
本発明は、配線基板及び配線基板の製造方法に関する。
従来、例えば半導体チップが搭載される配線基板には、例えばセミアディティブ法を利用して形成される多層配線構造を有するものがある。具体的には、絶縁層上に無電解めっき及び電解めっきにより配線層が形成され、さらにこの配線層を被覆する絶縁層が形成される。このように、絶縁層及び配線層の積層を繰り返すことにより、多層配線構造を有する配線基板が形成される。
このような配線基板では、必要に応じて絶縁層を貫通するビア配線が設けられ、異なる配線層の配線パターンが電気的に接続される。また、多層配線構造の最外層にある配線層は、絶縁性のソルダーレジスト層によって被覆される。そして、必要に応じてソルダーレジスト層を貫通する接続端子が設けられることにより、最外層にある配線層とソルダーレジスト層上に搭載される半導体チップなどの電子部品とが電気的に接続可能となっている。
ビア配線や接続端子は、絶縁層又はソルダーレジスト層に配線層まで貫通する開口部を形成し、この開口部の内壁面を含む絶縁層又はソルダーレジスト層の表面に無電解めっきによってシード層を形成し、シード層上に電解めっきを施すことにより形成される。また、絶縁層又はソルダーレジスト層に開口部を形成する工程の後において、薬液を用いたデスミア処理により、開口部の底部から露出する配線層の上面に付着した樹脂残渣が除去されるのが一般的である。このとき、全ての樹脂残渣が除去されずに、樹脂残渣の一部が開口部の底部から露出する配線層の上面に残留する場合がある。
これに対し、デスミア処理が行われた後、シード層が形成される前に、開口部の底部から露出する配線層の上面をエッチングして、残留する樹脂残渣を除去するとともに配線層の上面に凹部を形成する技術が提案されている。この技術を採用する場合、ビア配線や接続端子の基部であるシード層は、開口部の内壁面を含む、絶縁層又はソルダーレジスト層の表面、及び配線層の凹部の底面に無電解めっきによって形成される。その後、ビア配線や接続端子は、シード層上に電解めっきを施すことにより電解めっき膜として形成される。
しかしながら、上述した従来技術を採用した配線基板においては、ビア配線及び接続端子の接続信頼性が十分ではないという問題がある。
具体的には、ビア配線及び接続端子の電解めっき膜がシード層上に形成される際、開口部の内壁面上のシード層からめっき膜が析出すると同時に、めっき液が配線層の凹部内へ進入して凹部の底面上のシード層から開口部の底部に向かってめっき膜が析出する。開口部の内壁面上のシード層から析出するめっき膜は、凹部の底面上のシード層から析出するめっき膜が開口部の底部まで成長する前に、開口部を塞いでしまう。これは、凹部の底面が下方に窪む凹曲面状であり、凹部の底面の最深部から開口部の底部までの距離が比較的に長く、めっき液が開口部から凹部の底面まで進入し難く、凹部の底面上のシード層から析出するめっき膜の成長が遅延するためである。開口部の内壁面上のシード層から析出するめっき膜によって開口部が塞がれると、凹部の底面へめっき液が到達しなくなって凹部の底面上のシード層から析出するめっき膜の成長が停止する。これにより、開口部の底部近傍において、電解めっき膜による埋め込み性が悪化し、電解めっき膜であるビア配線及び接続端子にボイドが発生する。
そして、ボイドが発生するとビア配線及び接続端子の密度が小さくなり、ビア配線及び接続端子と配線層との電気的接続が不安定になる。すなわち、配線基板の配線層との接続信頼性が低下してしまう。
開示の技術は、上記に鑑みてなされたものであって、接続信頼性を向上することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願の開示する配線基板は、一つの態様において、配線層と、前記配線層上に積層される絶縁層と、前記絶縁層を前記配線層まで貫通する開口部と、前記絶縁層の開口部から露出する前記配線層の表面に形成される凹部と、前記絶縁層の開口部及び前記配線層の凹部に形成される導体膜とを有し、前記配線層の凹部は、底面の中央部に、前記底面の外周部よりも高く隆起する隆起部を有する。
本願の開示する配線基板の一つの態様によれば、接続信頼性を向上することができる、という効果を奏する。
以下に、本願の開示する配線基板及び配線基板の製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により開示技術が限定されるものではない。
（実施形態）
図１は、実施形態に係る配線基板１００の構成を示す図である。図１においては、配線基板１００の断面を模式的に示している。図１に示す配線基板１００は、例えば半導体チップを搭載する半導体装置の基板として利用することが可能である。
図１は、実施形態に係る配線基板１００の構成を示す図である。図１においては、配線基板１００の断面を模式的に示している。図１に示す配線基板１００は、例えば半導体チップを搭載する半導体装置の基板として利用することが可能である。
配線基板１００は、積層構造となっており、コア基板１１０、多層配線構造１２０及びソルダーレジスト層１３０、１４０を有する。以下においては、図１に示すように、ソルダーレジスト層１４０が最下層であり、ソルダーレジスト層１３０が最上層であるものとして説明するが、配線基板１００は、例えば上下反転して用いられても良く、任意の姿勢で用いられて良い。
コア基板１１０は、板状の絶縁体である基材１１１の両面に、金属のめっきにより配線層１１３が形成されたものである。両面の配線層１１３は、必要に応じて基材１１１を貫通する貫通配線１１２によって接続される。
多層配線構造１２０は、絶縁性の絶縁層１２１と導電性の配線層１２２とを備える層が積層されたものである。絶縁層１２１は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂を用いて形成される。また、配線層１２２は、例えば銅や銅合金などの金属を用いて形成される。図１においては、コア基板１１０の上方の多層配線構造１２０内に２層が積層され、コア基板１１０の下方の多層配線構造１２０内に２層が積層されているが、積層される層の数は１層又は３層以上であっても良い。絶縁層１２１を介して隣接する配線層１１３、１２２は、必要に応じて絶縁層１２１を貫通するビア配線１２３によって接続される。ビア配線１２３が形成される位置においては、絶縁層１２１に開口部（以下適宜「ビアホール」と呼ぶ。）が形成され、このビアホールから下方の層の配線層１１３又は配線層１２２が露出する。絶縁層１２１が非感光性の熱硬化性樹脂を用いて形成されるため、ビア配線１２３を形成するためのビアホールをレーザ加工により形成することが可能である。そして、後述するように、絶縁層１２１のビアホールから露出する配線層１１３又は配線層１２２の表面には、凹部が形成されており、この凹部の底面の中央部は、底面の外周部よりも高く隆起している。
ソルダーレジスト層１３０は、多層配線構造１２０の最上層の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１３０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂からなる層であり、絶縁層の１つである。
配線基板１００のソルダーレジスト層１３０側は、例えば半導体チップなどの電子部品が搭載される面である。半導体チップが搭載される位置においては、ソルダーレジスト層１３０に開口部１３１が形成され、開口部１３１から多層配線構造１２０の配線層１２２が露出する。ソルダーレジスト層１３０は、非感光性の熱硬化性樹脂を用いて形成されるため、レーザ加工により開口部１３１を形成することが可能である。そして、開口部１３１には、多層配線構造１２０の配線層１２２と半導体チップの電極とを接続する接続端子１５０が形成される。後述するように、開口部１３１から露出する配線層１２２の表面には、凹部が形成されており、この凹部の底面の中央部は、底面の外周部よりも高く隆起している。
ソルダーレジスト層１４０は、ソルダーレジスト層１３０と同様に、多層配線構造１２０の表面の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１４０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂からなる層であり、絶縁層の１つである。
配線基板１００のソルダーレジスト層１４０側は、外部の部品や機器などに接続される面である。外部の部品や機器と電気的に接続する外部接続端子が形成される位置においては、ソルダーレジスト層１４０に開口部１４１が形成され、開口部１４１から多層配線構造１２０の配線層１２２が露出する。開口部１４１には、例えばはんだボールなどの外部接続端子が形成される。ソルダーレジスト層１４０は、非感光性の熱硬化性樹脂を用いて形成されるため、レーザ加工により開口部１４１を形成することが可能である。
図２は、接続端子１５０周辺を拡大して示す図である。図２においては、接続端子１５０と多層配線構造１２０の配線層１２２との接続部分付近が拡大して示されている。
図２に示すように、接続端子１５０は、無電解めっきによって形成される無電解めっき膜であるシード層１５１と、シード層１５１上に電解めっきによって形成される電解めっき膜であるポスト１５２とを有する。また、接続端子１５０が形成される開口部１３１の底部においては、配線層１２２が露出し、この配線層１２２の表面には、凹部１２２ａが形成されている。凹部１２２ａの底面の中央部には、開口部１３１の底部に向かって底面の外周部よりも高く隆起する隆起部１２４が形成されている。隆起部１２４は、曲面状に隆起しており、丸みを帯びた頂部は開口部１３１の底部よりも下方に位置する。言い換えると、隆起部の頂部は配線層１２２の表面よりも下方に位置する。隆起部１２４は、凹部１２２ａの底面が凹曲面状である場合と比べて、凹部１２２ａの底面と開口部１３１の底部との距離を短くするため、開口部１３１の底部近傍において、ポスト１５２による埋め込み性が良化し、ポスト１５２内でのボイドの発生が抑制される。
すなわち、シード層１５１は、開口部１３１の内壁面と凹部１２２ａの底面とを被覆しており、シード層１５１上に電解めっきによってポスト１５２が形成される際、凹部１２２ａの底面上のシード層１５１から開口部１３１の底部に向かってめっき膜が析出する。このとき、隆起部１２４から開口部１３１の底部までの距離が短いため、凹部１２２ａの底面上のシード層１５１から析出するめっき膜の成長速度が増大し、開口部１３１の底部付近おいて電解めっきが適切に充填されてポスト１５２の下部が形成される。結果として、接続端子１５０の根本でのボイドの発生が抑制され、接続端子１５０と配線層１２２との接続信頼性を向上することができる。
また、凹部１２２ａの内側壁には、開口部１３１の底部側の周縁１３１ａよりも外方に窪む凹曲面部１２５が形成されている。凹部１２２ａの底面の中央部に隆起部１２４が形成されるとともに凹部１２２ａの内側壁に凹曲面部１２５が形成されることにより、開口部１３１の底部近傍において、ポスト１５２の形成に用いられるめっき液の循環が促進される。これにより、凹部１２２ａの底面上のシード層１５１から析出するめっき膜の成長速度がより増大する。結果として、接続端子１５０の根本でのボイドの発生がより抑制され、接続端子１５０と配線層１２２との接続信頼性をより向上することができる。
また、接続端子１５０が形成される位置付近においては、開口部１３１の内壁面を含むソルダーレジスト層１３０の表面が粗化されて粗化面１３０ａが形成されている。接続端子１５０を形成するシード層１５１は、無電解めっきによって粗化面１３０ａに形成されている。粗化面１３０ａは、平滑な面と比較して、シード層１５１との接触面積が大きいため、シード層１５１を介したポスト１５２との接触面積が大きくなり、結果として、接続端子１５０とソルダーレジスト層１３０との密着性を向上することができる。
なお、ここでは、接続端子１５０の構造について説明したが、絶縁層１２１を貫通するビア配線１２３及び周辺の配線層１２２も接続端子１５０と同様に、シード層と電解めっき層からなる。具体的には、例えば図３に示すように、ビア配線１２３が形成される位置において、配線層１２２は、シード層１２２ｂと電解めっき層１２２ｃとからなる。図３は、ビア配線１２３周辺を拡大して示す図である。ビア配線１２３は、絶縁層１２１の開口部（つまり、ビアホール）内においてシード層１２２ｂ上に電解めっきが充填されることにより形成されている。このような配線層１２２及びビア配線１２３は、例えばセミアディティブ法により形成される。
そして、ビア配線１２３が形成される絶縁層１２１のビアホールの底部においては、配線層１１３が露出し、この配線層１１３の表面には、凹部１１３ａが形成されている。凹部１１３ａの底面の中央部には、ビアホールの底部に向かって底面の外周部よりも高く隆起する隆起部１１４が形成されており、シード層１２２ｂは、ビアホールの内壁面と凹部１１３ａの底面とを被覆するように形成される。ビア配線１２３は、このシード層１２２ｂに電解めっきが施されて形成されるため、ビア配線１２３の根本でのボイドの発生を抑制して、ビア配線１２３と配線層１１３（又は下層の配線層１２２）との接続信頼性を向上することができる。
また、凹部１１３ａの内側壁には、絶縁層１２１のビアホールの底部側の周縁よりも外方に窪む凹曲面部１１５が形成されている。凹部１１３ａの底面の中央部に隆起部１１４が形成されるとともに凹部１１３ａの内側壁に凹曲面部１１５が形成されることにより、絶縁層１２１のビアホールの底部近傍において、ビア配線１２３の形成に用いられるめっき液の循環が促進される。これにより、凹部１１３ａの底面上のシード層１２２ｂから析出するめっき膜の成長速度がより増大する。結果として、ビア配線１２３の根本でのボイドの発生がより抑制され、ビア配線１２３と配線層１１３（又は下層の配線層１２２）との接続信頼性をより向上することができる。
また、ビア配線１２３が形成される位置付近においては、ビアホールの内壁面を含む絶縁層１２１の表面が粗化されて粗化面１２１ａが形成されている。ビア配線１２３を形成するシード層１２２ｂは、無電解めっきによって粗化面１２１ａに形成されている。ビア配線１２３は、このシード層１２２ｂに電解めっきが施されて形成されるため、シード層１２２ｂを介した絶縁層１２１とビア配線１２３との接触面積を大きくして、ビア配線１２３と絶縁層１２１との密着性を向上することができる。
次に、上記のように構成された配線基板１００を有する半導体装置の製造方法について、具体的に例を挙げながら、図４を参照して説明する。図４は、実施形態に係る半導体装置の製造方法の一例を示すフローチャートである。
まず、配線基板１００の支持部材となるコア基板１１０が形成される（ステップＳ１０１）。具体的には、例えば図５に示すように、板状の絶縁体である基材１１１に、基材１１１を貫通する貫通配線１１２が形成されるとともに、基材１１１の両面に例えば銅や銅合金などの金属の配線層１１３が例えば銅箔又は銅めっきにより形成される。図５は、コア基板形成工程の具体例を示す図である。基材１１１の両面の配線層１１３は、必要に応じて、例えば銅や銅合金などの金属のめっきによって形成された貫通配線１１２によって接続されている。基材１１１としては、例えばガラス織布等の補強材にエポキシ樹脂等の絶縁樹脂を含浸させたものを用いることが可能である。補強材としては、ガラス織布の他にも、ガラス不織布、アラミド織布又はアラミド不織布などを用いることができる。また、絶縁樹脂としては、エポキシ樹脂の他にも、ポリイミド樹脂又はシアネート樹脂などを用いることができる。
そして、コア基板１１０の上面及び下面にビルドアップ法によって多層配線構造１２０が形成される。具体的には、例えば図６に示すように、まずコア基板１１０の上面及び下面に絶縁層１２１が形成される（ステップＳ１０２）。すなわち、コア基板１１０の配線層１１３に、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる絶縁層１２１が積層される。図６は、絶縁層形成工程の具体例を示す図である。
絶縁層１２１のビア配線１２３が形成される位置には、開口部（つまり、スルーホール）が形成される（ステップＳ１０３）。すなわち、例えば図７に示すように、絶縁層１２１を貫通し、底面に配線層１１３を露出させる開口部１２１ｂが形成される。このとき、絶縁層１２１が非感光性樹脂によって形成されているため、レーザ加工によって開口部１２１ｂが形成される。レーザ加工には、例えばＣＯ2レーザ又はＵＶレーザなどのレーザが用いられる。レーザ加工において、レーザは、絶縁層１２１の表面温度が少なくとも絶縁層１２１を構成する樹脂のガラス転移温度以上となるように絶縁層１２１の表面に照射される。また、レーザ加工において、レーザは、レーザのビーム径に沿う方向において中央部の強度が外周部の強度よりも低い強度分布を有する。絶縁層１２１に開口部１２１ｂが形成される際には、かかる強度分布を有するレーザが絶縁層１２１の表面に照射される。これにより、絶縁層１２１に開口部１２１ｂが形成されるとともに、開口部１２１ｂから露出する配線層１１３の表面の中央部に、絶縁層１２１を構成する樹脂の残渣が残留する。図７は、開口部形成工程の具体例を示す図である。
絶縁層１２１に開口部１２１ｂが形成されると、開口部１２１ｂから露出する配線層１１３の表面に、エッチングにより凹部１１３ａ（図３参照）が形成される。すなわち、例えばアミン系やアンモニア系のアルカリ性エッチング液を用いたウェットエッチングにより、露出する配線層１１３の表面の中央部に残留する樹脂残渣をマスクとして配線層１１３の表面の外周部が選択的にエッチングされる。これにより、配線層１１３の表面の外周部が配線層１１３の表面の中央部よりも低く陥没して溝部が形成される。さらに、例えばエッチング液に浸漬される時間を調整することにより、溝部から樹脂残渣の下側に位置する配線層１１３がエッチングされて、樹脂残渣が除去されるとともに、凹部１１３ａが配線層１１３に形成される。このとき、凹部１１３ａの底面の中央部は、開口部１２１ｂの底部に向かって底面の外周部よりも高く隆起して、隆起部１１４（図３参照）を形成する。また、隆起部１１４が形成される際には。凹部１１３ａの内側壁は、開口部１２１ｂの底部側の周縁よりも外方に窪んで、凹曲面部１１５（図３参照）を形成する。
凹部１１３ａが形成されると、開口部１２１ｂの内壁面を含む絶縁層１２１の表面が粗化される。すなわち、例えばプラズマを用いたドライエッチング、又は薬液を用いたウェットエッチングにより、絶縁層１２１の表面が粗化される。
そして、開口部１２１ｂが形成された絶縁層１２１上に配線層１２２が形成される（ステップＳ１０４）。配線層１２２は、例えばセミアディティブ法により形成される。この場合、開口部１２１ｂの内壁面を含む絶縁層１２１の表面に、例えば無電解銅めっきによってシード層を形成する。次いで、シード層上に配線パターン形成部分に開口を設けためっきレジスト層を形成する。次いで、めっきレジスト層の開口から露出するシード層上に例えば電解銅めっきを施し、電解めっき層を形成する。次いで、めっきレジスト層を除去する。この後、電解めっき層から露出するシード層をエッチングで除去することにより、所望の配線パターンを有する配線層１２２が形成される。
このとき、例えば図８に示すように、絶縁層１２１の開口部１２１ｂには、電解銅めっきが充填されることで絶縁層１２１を貫通するビア配線１２３が形成され、コア基板１１０の配線層１１３と配線層１２２とが電気的に接続される。図８は、配線層形成工程の具体例を示す図である。また、ビア配線１２３を形成するシード層は、開口部１２１ｂの内周面と、隆起部１１４を有する凹部１１３ａの底面とを被覆するように形成され、ビア配線１２３は開口部１２１ｂ内においてこのシード層に電解めっきが施されて形成される。このため、ビア配線１２３の根本でのボイドの発生が抑制され、ビア配線１２３による接続信頼性を向上することができる。なお、シード層は、銅等の金属のスパッタにより形成しても良い。無電解めっきやスパッタによるシード層や、電解めっき層が、導体膜の一例である。
以上のような絶縁層１２１形成、開口部１２１ｂ形成及び配線層１２２形成が所望回数繰り返されることにより、絶縁層１２１及び配線層１２２が順次積層され、多層配線構造１２０が形成される。以下では、例えば図９に示すように、コア基板１１０の上下面にそれぞれ２層の絶縁層１２１及び配線層１２２が形成されるものとして説明を続ける。図９は、多層配線構造の具体例を示す図である。図９に示す各ビア配線１２３が形成される絶縁層１２１の開口部１２１ｂの底部においては、配線層（配線層１１３又は下層の配線層１２２）が露出し、この配線層の表面には、底面の中央部に隆起部を有する凹部が形成されている。このため、各ビア配線１２３の根本でのボイドの発生が抑制され、各ビア配線１２３による接続信頼性が向上している。
ビルドアップ法によって多層配線構造１２０が形成されると、多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０、１４０によって被覆される（ステップＳ１０５）。すなわち、コア基板１１０の上面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０によって被覆され、コア基板１１０の下面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１４０によって被覆される。ソルダーレジスト層１３０、１４０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂を材料として形成される。
そして、例えば図１０に示すように、半導体チップが搭載される側のソルダーレジスト層１３０には、半導体チップとの接続端子１５０が設けられる位置に開口部１３１が形成される（ステップＳ１０６）。図１０は、ソルダーレジスト層形成工程の具体例を示す図である。開口部１３１の底面には、多層配線構造１２０の最上層の配線層１２２が露出する。一方、外部の部品や機器と接続される側のソルダーレジスト層１４０には、外部接続端子が設けられる位置に開口部１４１が形成される。開口部１４１の底面には、多層配線構造１２０の最下層の配線層１２２が露出する。
ソルダーレジスト層１３０、１４０が非感光性樹脂によって形成されているため、開口部１３１、１４１は、レーザ加工によって形成される。レーザ加工には、例えばＣＯ2レーザ又はＵＶレーザなどのレーザが用いられる。レーザ加工において、レーザは、ソルダーレジスト層１３０、１４０の表面温度が少なくともソルダーレジスト層１３０、１４０を構成する樹脂のガラス転移温度以上となるようにソルダーレジスト層１３０、１４０の表面に照射される。また、レーザ加工において、レーザは、レーザのビーム径に沿う方向において中央部の強度が外周部の強度よりも低い強度分布を有する。ソルダーレジスト層１３０、１４０に開口部１３１、１４１が形成される際には、かかる強度分布を有するレーザがソルダーレジスト層１３０、１４０の表面に照射される。これにより、ソルダーレジスト層１３０、１４０に開口部１３１、１４１が形成されるとともに、開口部１３１、１４１から露出する配線層１２２の表面の中央部に、ソルダーレジスト層１３０、１４０を構成する樹脂の残渣が残留する。
ソルダーレジスト層１４０に開口部１４１が形成されると、開口部１４１内の樹脂残渣を除去するためにデスミア処理が行われる。すなわち、例えば過マンガン酸カリウム溶液を用いて、開口部１４１内及び周辺に残留する樹脂残渣が除去される。
ソルダーレジスト層１３０に開口部１３１が形成されると、開口部１３１から露出する配線層１２２の表面に、エッチングにより凹部１２２ａ（図２参照）が形成される。すなわち、例えばアミン系やアンモニア系のアルカリ性エッチング液を用いたウェットエッチングにより、露出する配線層１２２の表面の中央部に残留する樹脂残渣をマスクとして配線層１２２の表面の外周部が選択的にエッチングされる。これにより、配線層１２２の表面の外周部が配線層１２２の表面の中央部よりも低く陥没して溝部が形成される。さらに、例えば、エッチング液に浸漬される時間を調整することにより、溝部から樹脂残渣の下側に位置する配線層１２２がエッチングされて、樹脂残渣が除去されるとともに、凹部１２２ａが配線層１２２に形成される。このとき、凹部１２２ａの底面の中央部は、開口部１３１の底部に向かって底面の外周部よりも高く隆起して、隆起部１２４（図２参照）を形成する。
凹部１２２ａが形成されると、開口部１３１の内壁面を含むソルダーレジスト層１３０の表面が粗化される。すなわち、例えばプラズマを用いたドライエッチング、又は薬液を用いたウェットエッチングにより、ソルダーレジスト層１３０の表面が粗化される。
そして、ソルダーレジスト層１３０の開口部１３１に接続端子１５０が形成される（ステップＳ１０７）。すなわち、ソルダーレジスト層１３０の表面に、例えば無電解銅めっきによってシード層が形成され、開口部１３１の位置においてシード層上に例えば電解銅めっきが施されることにより、シード層１５１とポスト１５２からなる接続端子１５０が形成される。接続端子１５０は、例えば図１１に示すように、ソルダーレジスト層１３０の開口部１３１の位置において、多層配線構造１２０の最上層の配線層１２２に接続する。図１１は、接続端子形成工程の具体例を示す図である。なお、シード層は、銅等の金属のスパッタにより形成しても良い。無電解めっきやスパッタによるシード層や、電解めっき層が、導体膜の一例である。
接続端子１５０の形成時には、シード層１５１上に電解銅めっきによってポスト１５２が形成される。このとき、シード層１５１は、開口部１３１の内周面と、隆起部１２４を有する凹部１２２ａの底面とを被覆するように形成され、ポスト１５２は開口部１３１内においてこのシード層１５１に電解銅めっきが施されて形成される。このため、接続端子１５０の根本でのボイドの発生が抑制され、接続端子１５０による接続信頼性を向上することができる。なお、接続端子１５０の形成については、後に詳述する。
接続端子１５０が形成されることにより、配線基板１００が完成する。そして、配線基板１００のソルダーレジスト層１３０側には半導体チップが搭載され（ステップＳ１０８）、接続端子１５０と半導体チップの電極とが接続される。
具体的には、例えば図１２に示すように、半導体チップ１８０が接続端子１５０の上方に搭載される。図１２は、半導体チップ搭載工程の具体例を示す図である。半導体チップ１８０は、電極１８１が例えばはんだなどによって接続端子１５０に接合されるとともに、電極１８１と接続端子１５０との接合部がアンダーフィル樹脂１８２によって封止されることにより、配線基板１００に実装される。次いで、ソルダーレジスト層１４０の開口部１４１に、はんだボール１７０などの外部接続端子が形成される（ステップＳ１０９）。なお、上述した半導体チップ１８０を搭載する工程と外部接続端子を形成する工程とは順序が逆であっても良い。また、はんだボール１７０を設けずに、ソルダーレジスト層１４０の開口部１４１から露出する配線層１２２部分を外部接続端子としても良い。
次に、接続端子１５０の形成工程について、より具体的に図１３を参照しながら説明する。図１３は、接続端子形成工程の一例を示すフローチャートである。ここでは、例えば図１４に示すように、多層配線構造１２０の最上層の配線層１２２を被覆するソルダーレジスト層１３０に接続端子１５０を形成する方法について説明する。図１４は、ソルダーレジスト層１３０の一部を拡大して示す図である。ただし、ソルダーレジスト層１３０に接続端子１５０を形成する方法と同様の方法は、絶縁層１２１にビア配線１２３を形成する場合にも適用することが可能である。
非感光性の絶縁樹脂を用いてソルダーレジスト層１３０が形成されると、ソルダーレジスト層１３０に開口部１３１が形成される（ステップＳ２０１）。具体的には、例えば図１５に示すように、配線層１２２の配線パターンが配置される位置において、例えばＣＯ2レーザやＵＶレーザなどのレーザが照射されることにより、ソルダーレジスト層１３０に開口部１３１が形成される。図１５は、開口部形成工程の具体例を示す図である。
開口部１３１の形成に用いられるレーザＬは、例えば図１６に示す強度分布を有する。図１６は、レーザＬの強度分布を示す図である。図１６に示すように、レーザＬは、レーザのビーム径に沿う方向において中央部の強度が外周部の強度よりも低い強度分布を有する。ソルダーレジスト層１３０に開口部１３１が形成される際には、図１６に示す強度分布を有するレーザＬがソルダーレジスト層１３０の表面に照射される。このため、図１５及び図１６に示すように、ソルダーレジスト層１３０の開口部１３１から露出する配線層１２２の表面の中央部には、ソルダーレジスト層１３０の樹脂残渣１３０ｂが残留する。
そして、開口部１３１から露出する配線層１２２の表面に、エッチングにより凹部１２２ａが形成される（ステップＳ２０２）。具体的には、例えばアミン系やアンモニア系のアルカリ性エッチング液を用いたウェットエッチングにより、露出する配線層１２２の表面の中央部に残留する樹脂残渣１３０ｂをマスクとして配線層１２２の表面の外周部が選択的にエッチングされる。これにより、配線層１２２の表面の外周部が配線層１２２の表面の中央部よりも低く陥没して溝部が形成される。
さらに、例えば、エッチング液に浸漬される時間を調整することにより、溝部から樹脂残渣１３０ｂの下側に位置する配線層１２２がエッチングされて、例えば図１７に示すように樹脂残渣１３０ｂが除去されるとともに、凹部１２２ａが配線層１２２に形成される。図１７は、凹部形成工程の具体例を示す図である。このとき、凹部１２２ａの底面の中央部は、開口部１３１の底部に向かって底面の外周部よりも高く隆起して、隆起部１２４を形成する。なお、図１７においては、除去された樹脂残渣１３０ｂを破線で示している。開口部１３１の底部とは、図１５における開口部１３１から露出する配線層１２２の表面のような、絶縁層もしくはソルダーレジスト層を通って配線層表面に到達する開口部と、配線層との境界近傍部分のことを指す。また、隆起部１２４が形成される際には、凹部１２２ａの内側壁は、開口部１３１の底部側の周縁１３１ａよりも外方に窪んで、凹曲面部１２５を形成する。
凹部１２２ａが形成されると、開口部１３１の内壁面を含むソルダーレジスト層１３０の表面が粗化される（ステップＳ２０３）。具体的には、例えば図１８に示すように、プラズマを用いたドライエッチング、又は薬液を用いたウェットエッチングにより、ソルダーレジスト層１３０の表面が粗化される。つまり、開口部１３１の内壁面及び開口部１３１の周辺においては、ソルダーレジスト層１３０の表面に粗化面１３０ａが形成される。図１８は、粗化処理工程の具体例を示す図である。なお、プラズマを用いたドライエッチングによりソルダーレジスト層１３０の表面が粗化される場合、粗化面１３０ａの表面粗度の増加が適度に抑えられるため、ソルダーレジスト層１３０に形成される接続端子１５０の電気特性の劣化が低減する。また、薬液を用いたウェットエッチングによりソルダーレジスト層１３０の表面が粗化される場合、薬液に浸漬される時間を調整することにより、粗化面１３０ａの表面粗度の増加が適度に抑えられ、接続端子１５０の電気特性の劣化が低減する。
開口部１３１の周辺に粗化面１３０ａが形成されると、無電解めっきによってシード層１５１が形成される（ステップＳ２０４）。具体的には、例えば図１９に示すように、粗化面１３０ａを含むソルダーレジスト層１３０の表面に例えば無電解銅めっきが施されることにより、シード層１５１が形成される。このとき、シード層１５１は、開口部１３１の内壁面と凹部１２２ａの底面とを被覆するように形成される。図１９は、無電解めっき工程の具体例を示す図である。シード層１５１の厚さは、例えば０．５～１．５μｍ程度である。なお、シード層１５１は、銅等の金属のスパッタにより形成しても良い。
シード層１５１が形成されると、電解めっきのマスクとなるドライフィルムレジスト（ＤＦＲ）層が形成される（ステップＳ２０５）。すなわち、シード層１５１上にＤＦＲが積層され、接続端子１５０の位置に応じた露光及び現像が行われることにより、例えば図２０に示すように、接続端子１５０が形成される位置を除く部分のシード層１５１上にＤＦＲ２１０が形成される。図２０は、ＤＦＲ層形成工程の具体例を示す図である。
そして、電解めっきが施されることによって、シード層１５１上にポスト１５２が形成される（ステップＳ２０６）。具体的には、例えば硫酸銅めっき液を用いて電解銅めっきが施されることにより、ＤＦＲ２１０が形成されていない部分に銅が析出し、例えば図２１に示すように、シード層１５１上に電解めっき膜であるポスト１５２が形成される。図２１は、電解めっき工程の具体例を示す図である。
電解めっき膜であるポスト１５２の形成においては、開口部１３１の内壁面上のシード層１５１からめっき膜が析出すると同時に、めっき液が凹部１２２ａ内へ進入して凹部１２２ａの底面上のシード層１５１から開口部１３１の底部に向かってめっき膜が析出する。しかし、凹部１２２ａの底面の中央部に隆起部１２４が形成されているため、凹部１２２ａの底面上のシード層１５１から析出するめっき膜の成長は比較的に早い。すなわち、隆起部１２４から開口部１３１の底部までの距離が短いため、開口部１３１から凹部１２２ａの底面へのめっき液の進入が促進され、凹部１２２ａの底面上のシード層１５１から析出するめっき膜の成長速度は増大する。これにより、凹部１２２ａの底面上のシード層１５１から析出するめっき膜は、開口部１３１の内壁面上のシード層１５１から析出するめっき膜が開口部１３１を塞ぐ前に、開口部１３１の底部を超えて上方に成長する。結果として、開口部１３１の底部近傍において、電解めっき膜であるポスト１５２による埋め込み性が良好となり、ポスト１５２内でのボイドの発生が抑制される。
ポスト１５２が形成されると、ＤＦＲ２１０が除去される（ステップＳ２０６）。ＤＦＲ２１０の除去には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。ＤＦＲ２１０の除去により、例えば図２２に示すように、ポスト１５２がソルダーレジスト層１３０から突出し、シード層１５１を介して配線層１２２に接続する状態となる。図２２は、ＤＦＲ層除去工程の具体例を示す図である。この段階では、シード層１５１が全面に残存しており、ポスト１５２が他のポストと短絡しているため、ポスト１５２と重ならない不要部分のシード層１５１を除去する必要がある。
そこで、ポスト１５２をマスクとしてシード層１５１のエッチングが行われる（ステップＳ２０７）。具体的には、ソルダーレジスト層１３０の上面に形成されたシード層１５１が例えば銅を選択的に溶解するエッチング液に浸漬され、ポスト１５２と重ならない不要部分のシード層１５１が除去される。これにより、配線層１２２に接続し、シード層１５１とポスト１５２からなる接続端子１５０が形成される。
この段階では、開口部１３１の底部近傍において、ボイドの発生が抑制された状態でポスト１５２の下部が形成されている。このため、接続端子１５０は、ソルダーレジスト層１３０の開口部１３１の内壁面及び配線層１２２の凹部１２２ａの底面に確実に固定され、接続端子１５０と配線層１２２との接続信頼性を向上することができる。
以上のように、実施形態に係る配線基板（例えば、配線基板１００）は、配線層（例えば、配線層１１３、１２２）と、絶縁層（例えば、絶縁層１２１、ソルダーレジスト層１３０）と、開口部（例えば、開口部１２１ｂ、１３１）とを有する。また、配線基板は、凹部（例えば、凹部１１３ａ、１２２ａ）と、導体膜（例えば、ビア配線１２３、接続端子１５０）とを有する。絶縁層は、配線層上に積層される。開口部は、絶縁層を配線層まで貫通する。凹部は、絶縁層の開口部から露出する配線層の表面に形成される。導体膜は、絶縁層の開口部及び配線層の凹部に形成される。そして、配線層の凹部は、底面の中央部に、開口部の底部に向かって底面の外周部よりも高く隆起する隆起部（例えば、隆起部１１４、１２４）を有する。これにより、実施形態に係る配線基板によれば、接続信頼性を向上することができる。
また、導体膜は、開口部の内壁面と凹部の底面とを被覆する第１の導体膜（例えば、シード層１５１、１２２ｂ）と、第１の導体膜上に積層される第２の導体膜（例えば、ポスト１５２、電解めっき層１２２ｃ）とを有してもよい。これにより、実施形態に係る配線基板によれば、多層の導体膜からなるビア配線及び接続端子と配線層との接続信頼性を向上することができる。
また、絶縁層は、導体膜に被覆される開口部の内壁面を含む表面に粗化面（例えば、粗化面１２１ａ、１３０ａ）を有してもよい。これにより、実施形態に係る配線基板によれば、導体膜と絶縁層との密着性を向上することができる。
また、隆起部の頂部は、開口部の底部よりも下方に位置してもよい。これにより、実施形態に係る配線基板によれば、接続信頼性を向上することができる。
また、配線層の凹部は、内側壁に、開口部の底部側の周縁（例えば、周縁１３１ａ）よりも外方に窪む凹曲面部（例えば、凹曲面部１１５、１２５）を有してもよい。これにより、実施形態に係る配線基板によれば、接続信頼性をより向上することができる。
また、導体膜は、配線層に接続するとともに絶縁層の開口部から突出し、接続端子（例えば、接続端子１５０）を形成してもよい。これにより、実施形態に係る配線基板によれば、接続端子と配線層との接続信頼性を向上することができる。
また、導体膜は、絶縁層上に形成される他の配線層と配線層とを接続するビア配線（例えば、ビア配線１２３）を形成してもよい。これにより、実施形態に係る配線基板によれば、ビア配線と配線層との接続信頼性を向上することができる。
（変形例）
なお、上記実施形態においては、凹部１２２ａの隆起部１２４の頂部が丸みを帯びているものとしたが、隆起部１２４の頂部の形状は、これに限定されない。例えば、図２３に示すように、隆起部１２４の頂部は、平坦な面であっても良い。図２３は、変形例１に係る隆起部１２４を示す図である。凹部１２２ａの隆起部１２４の頂部が平坦な面であることにより、シード層１５１上に電解めっきによってポスト１５２が形成される際、凹部１２２ａの底面上のシード層１５１に対するめっき液の供給が促進される。結果として、開口部１３１の底部付近おいて電解めっきが迅速に充填されることから、接続端子１５０の根本でのボイドの発生をより抑制することができる。
なお、上記実施形態においては、凹部１２２ａの隆起部１２４の頂部が丸みを帯びているものとしたが、隆起部１２４の頂部の形状は、これに限定されない。例えば、図２３に示すように、隆起部１２４の頂部は、平坦な面であっても良い。図２３は、変形例１に係る隆起部１２４を示す図である。凹部１２２ａの隆起部１２４の頂部が平坦な面であることにより、シード層１５１上に電解めっきによってポスト１５２が形成される際、凹部１２２ａの底面上のシード層１５１に対するめっき液の供給が促進される。結果として、開口部１３１の底部付近おいて電解めっきが迅速に充填されることから、接続端子１５０の根本でのボイドの発生をより抑制することができる。
また、上記実施形態においては、凹部１２２ａの底面の中央部に一つの隆起部１２４が形成されるものとしたが、隆起部１２４の数は、一つに限定されない。例えば、図２４に示すように、配線層１２２の凹部１２２ａは、底面の中央部に、複数の（図２４の例では２つの）隆起部１２４を有しても良い。図２４は、変形例２に係る隆起部１２４を示す図である。凹部１２２ａの底面の中央部に複数の隆起部１２４が形成されることにより、シード層１５１上に電解めっきによってポスト１５２が形成される際、凹部１２２ａの底面上のシード層１５１に対するめっき液の供給が促進される。結果として、開口部１３１の底部付近おいて電解めっきが迅速に充填されることから、接続端子１５０の根本でのボイドの発生をより抑制することができる。
また、上記実施形態においては、ソルダーレジスト層１３０が非感光性の熱硬化性樹脂を用いて形成される配線基板１００を例に説明した。しかしながら、本発明は、ソルダーレジスト層１３０が光硬化性樹脂を用いて形成される配線基板に適用されても良い。
１００ 配線基板
１１０ コア基板
１１１ 基材
１１２ 貫通配線
１１３、１２２ 配線層
１１３ａ、１２２ａ 凹部
１１４、１２４ 隆起部
１１５、１２５ 凹曲面部
１２０ 多層配線構造
１２１ 絶縁層
１２１ａ、１３０ａ 粗化面
１２１ｂ、１３１、１４１ 開口部
１２２ｂ、１５１ シード層
１２２ｃ 電解めっき層
１２３ ビア配線
１３０ ソルダーレジスト層
１３０ｂ 樹脂残渣
１３１ａ 周縁
１４０ ソルダーレジスト層
１５０ 接続端子
１５２ ポスト
１７０ はんだボール
１８０ 半導体チップ
１８１ 電極
１８２ アンダーフィル樹脂
１１０ コア基板
１１１ 基材
１１２ 貫通配線
１１３、１２２ 配線層
１１３ａ、１２２ａ 凹部
１１４、１２４ 隆起部
１１５、１２５ 凹曲面部
１２０ 多層配線構造
１２１ 絶縁層
１２１ａ、１３０ａ 粗化面
１２１ｂ、１３１、１４１ 開口部
１２２ｂ、１５１ シード層
１２２ｃ 電解めっき層
１２３ ビア配線
１３０ ソルダーレジスト層
１３０ｂ 樹脂残渣
１３１ａ 周縁
１４０ ソルダーレジスト層
１５０ 接続端子
１５２ ポスト
１７０ はんだボール
１８０ 半導体チップ
１８１ 電極
１８２ アンダーフィル樹脂
Claims (13)
- 配線層と、
前記配線層上に積層される絶縁層と、
前記絶縁層を前記配線層まで貫通する開口部と、
前記絶縁層の開口部から露出する前記配線層の表面に形成される凹部と、
前記絶縁層の開口部及び前記配線層の凹部に形成される導体膜と
を有し、
前記配線層の凹部は、
底面の中央部に、前記底面の外周部よりも高く隆起する隆起部を有する
ことを特徴とする配線基板。 - 前記導体膜は、
前記開口部の内壁面と前記凹部の底面とを被覆する第１の導体膜と、
前記第１の導体膜上に積層される第２の導体膜と
を有することを特徴とする請求項１に記載の配線基板。 - 前記絶縁層は、
前記導体膜に被覆される前記開口部の内壁面を含む表面に粗化面を有する
ことを特徴とする請求項１に記載の配線基板。 - 前記隆起部の頂部は、前記開口部の底部よりも下方に位置する
ことを特徴とする請求項１に記載の配線基板。 - 前記隆起部の頂部は、平坦な面である
ことを特徴とする請求項１に記載の配線基板。 - 前記配線層の凹部は、
内側壁に、前記開口部の前記底部側の周縁よりも外方に窪む凹曲面部を有する
ことを特徴とする請求項１に記載の配線基板。 - 前記配線層の凹部は、
前記底面の中央部に、複数の前記隆起部を有する
ことを特徴とする請求項１に記載の配線基板。 - 前記導体膜は、
前記配線層に接続するとともに前記絶縁層の開口部から突出し、接続端子を形成する
ことを特徴とする請求項１に記載の配線基板。 - 前記導体膜は、
前記絶縁層上に形成される他の配線層と前記配線層とを接続するビア配線を形成する
ことを特徴とする請求項１に記載の配線基板。 - 配線層上に絶縁層を積層する工程と、
前記絶縁層に、前記配線層まで貫通する開口部を形成する工程と、
前記絶縁層の開口部から露出する前記配線層の表面に凹部を形成する工程と、
前記絶縁層の開口部及び前記配線層の凹部に導体膜をめっきにより形成する工程と
を含み、
前記凹部を形成する工程は、
底面の中央部に、前記底面の外周部よりも高く隆起する隆起部を有する前記凹部を形成する
ことを特徴とする配線基板の製造方法。 - 前記開口部を形成する工程は、
前記絶縁層にレーザを照射することにより前記開口部を形成するとともに、前記開口部から露出する前記配線層の表面の中央部に前記絶縁層の残渣を残留させ、
前記凹部を形成する工程は、
前記残渣をマスクとして前記配線層の表面の外周部を選択的にエッチングして、前記配線層の表面の外周部に前記配線層の表面の中央部よりも低い溝部を形成し、
前記溝部から前記残渣の下側に位置する前記配線層をさらにエッチングして、前記残渣を除去するとともに前記凹部を形成する
ことを特徴とする請求項１０に記載の配線基板の製造方法。 - 前記レーザは、
前記レーザのビーム径に沿う方向において中央部の強度が外周部の強度よりも低い強度分布を有する
ことを特徴とする請求項１１に記載の配線基板の製造方法。 - 前記凹部を形成する工程の後、前記導体膜を形成する工程の前に、前記開口部の内壁面を含む前記絶縁層の表面を粗化する工程
をさらに含むことを特徴とする請求項１０に記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021154067A JP2023045568A (ja) | 2021-09-22 | 2021-09-22 | 配線基板及び配線基板の製造方法 |
| US17/947,489 US20230089948A1 (en) | 2021-09-22 | 2022-09-19 | Wiring board and manufacturing method of wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021154067A JP2023045568A (ja) | 2021-09-22 | 2021-09-22 | 配線基板及び配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023045568A true JP2023045568A (ja) | 2023-04-03 |
Family
ID=85572489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021154067A Pending JP2023045568A (ja) | 2021-09-22 | 2021-09-22 | 配線基板及び配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230089948A1 (ja) |
| JP (1) | JP2023045568A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230097817A (ko) * | 2021-12-24 | 2023-07-03 | 삼성전기주식회사 | 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법 |
-
2021
- 2021-09-22 JP JP2021154067A patent/JP2023045568A/ja active Pending
-
2022
- 2022-09-19 US US17/947,489 patent/US20230089948A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230089948A1 (en) | 2023-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| KR20120067968A (ko) | 다층배선기판 및 그의 제조방법 | |
| JPWO2010076875A1 (ja) | プリント配線板及びその製造方法 | |
| US9907164B2 (en) | Printed circuit board and method for manufacturing the same | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| JP5221887B2 (ja) | 配線基盤の製造方法 | |
| JP2022106577A (ja) | 配線基板及び配線基板の製造方法 | |
| US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
| JP2009283671A (ja) | プリント配線板の製造方法 | |
| JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
| US20220338357A1 (en) | Printed wiring board and manufacturing method for printed wiring board | |
| US20230089948A1 (en) | Wiring board and manufacturing method of wiring board | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| JP2004047836A (ja) | プリント配線板とその製造方法 | |
| WO1999026458A1 (fr) | Carte de cablage imprime multicouche et son procede de fabrication | |
| KR20150137001A (ko) | 배선 기판의 제조방법 | |
| JP2004186354A (ja) | 多層配線基板の製造方法 | |
| KR101792335B1 (ko) | 배선기판의 제조방법 | |
| JP6457881B2 (ja) | 配線基板及びその製造方法 | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
| JP2005136282A (ja) | 多層配線基板及びその製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2022108637A (ja) | 配線基板及び配線基板の製造方法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240318 |