JP2014011288A - 配線基板およびそれを用いた電子装置 - Google Patents

配線基板およびそれを用いた電子装置 Download PDF

Info

Publication number
JP2014011288A
JP2014011288A JP2012146364A JP2012146364A JP2014011288A JP 2014011288 A JP2014011288 A JP 2014011288A JP 2012146364 A JP2012146364 A JP 2012146364A JP 2012146364 A JP2012146364 A JP 2012146364A JP 2014011288 A JP2014011288 A JP 2014011288A
Authority
JP
Japan
Prior art keywords
pad
layer
layer region
wiring board
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012146364A
Other languages
English (en)
Other versions
JP5868274B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Takayuki Taguchi
貴之 田口
Hidetoshi Yugawa
英敏 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012146364A priority Critical patent/JP5868274B2/ja
Priority to US13/927,554 priority patent/US9426887B2/en
Publication of JP2014011288A publication Critical patent/JP2014011288A/ja
Application granted granted Critical
Publication of JP5868274B2 publication Critical patent/JP5868274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1034Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】信頼性を向上させる要求に応える配線基板およびそれを用いた電子装置を提供する。
【解決手段】本発明の一形態にかかる配線基板4は、絶縁基板8と、絶縁基板8上に部分的に配された複数のパッド9とを備え、複数のパッド9は、絶縁基板8上に配された銅からなる第1層領域19aと、第1層領域19a上に配されたニッケルからなる第2層領域19bとを有し、少なくとも1つのパッド9は、電子部品2の電極6が電気的に接続される第1パッド9aをなしており、少なくとも1つのパッド9は、リード端子3が電気的に接続される第2パッド9bをなしており、第2パッド9bにおける第2層領域19bの厚みは、第1パッド9aにおける第2層領域19bの厚みよりも大きい。
【選択図】 図2

Description

本発明は、電子機器(たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器、検査機器およびそれらの周辺機器)等に使用される配線基板およびそれを用いた電子装置に関するものである。
従来、電子機器などには、配線基板に電子部品を実装するとともに配線基板を外部回路に接続した電子装置が使用されている。
特許文献1には、絶縁基板(中継基板)と、電子部品(半導体チップ)の電極がワイヤボンディングで電気的に接続される第1パッド(チップ接続端子)と、リード端子(アウターリード)がはんだを介して電気的に接続される第2パッド(アウターリード接続端子)とを備えた配線基板が記載されている。
ところで、例えばリード端子を配線基板に接続させる際に、リード端子が曲がることがある。リード端子が曲がると、リード端子に加わった曲げ応力が第2パッドを介して配線基板に伝わり、配線基板が曲がりやすくなる。配線基板が曲がると、配線基板の配線に断線が生じやすくなり、配線基板の信頼性が低下しやすくなる。
特開2009−141229号公報
本発明は、信頼性を向上させる要求に応える配線基板およびそれを用いた電子装置を提供するものである。
本発明の一形態にかかる配線基板は、絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、該複数のパッドは、前記絶縁基板上に配された銅からなる第1層領域と、該第1層領域上に配されたニッケルからなる第2層領域とを有し、少なくとも1つの前記パッドは、電子部品の電極が電気的に接続される第1パッドをなしており、少なくとも1つの前記パッドは、リード端子が電気的に接続される第2パッドをなしており、前記第2パッドにおける前記第2層領域の厚みは、前記第1パッドにおける前記第2層領域の厚みよりも大きい。
本発明の一形態にかかる電子装置は、上記配線基板と、該配線基板の前記第1パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第2パッドに電気的に接続したリード端子とを備える。
本発明の一形態にかかる配線基板によれば、第2パッドにおける第2層領域の厚みは、第1パッドにおける第2層領域の厚みよりも大きいため、硬いニッケルからなる第2層領域の厚みを大きくすることによって、第2パッドの曲げを抑制し、第2パッドを介してリード端子から配線基板に伝わる曲げ応力を低減することができる。したがって、配線基板の曲げを抑制し、ひいては信頼性に優れた配線基板を得ることができる。
本発明の一形態にかかる電子装置によれば、上記配線基板を備えるため、信頼性に優れた電子装置を得ることができる。
図1(a)は、本発明の一実施形態にかかる電子装置1の上面図であり、図1(b)は、図1(a)に示した電子装置1のA−A線における厚み方向に沿った断面図である。 図2(a)は、図1(b)に示した電子装置1のR1部分の拡大図であり、図2(b)は、図2(a)に示した電子装置1の第1パッド9aの上面図であり、図2(c)は、図2(a)に示した電子装置1の第2パッド9bの上面図である。 図3は、図2(a)に示した電子装置1のR2部分の拡大図である。 図4は、図2(a)に示した電子装置1のR3部分の拡大図である。 図5は、図2(a)に示した配線基板4における、電子部品2およびリード端子3を接続する前の拡大図である。 図6は、図5に示した配線基板4のR4部分の拡大図である。 図7は、図5に示した配線基板4のR5部分の拡大図である。 図8は、図5に示した配線基板4の作製に用いるコア基板10の拡大図である。
以下に、本発明の一実施形態に係る配線基板を用いた電子装置を例に、図面に基づいて詳細に説明する。
図1(a)および(b)に示した電子装置1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置、検査機器またはその周辺機器などの電子機器に使用されるものである。この電子装置1は、電子部品2と、リード端子3と、電子部品2およびリード端子3が接続した配線基板4とを含んでいる。
電子部品2は、例えばCPU、メモリまたは固体撮像素子等の半導体素子である。この電子部品2は、配線基板4に1つ実装されていても構わないし、配線基板4に複数実装されていても構わない。
この電子部品2は、図2(a)に示すように、半導体基板5と、この半導体基板5上に形成された電極6とを含んでいる。半導体基板5は、半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。また、電極6は、半導体基板5の内部配線と電気的に接続するための端子として機能するものであり、例えば銅、金、アルミニウム、ニッケルまたはクロム等の導電材料により形成することができる。この電極6は、組成が同じ1つの層からなるものでも構わないし、組成の異なる複数の層が積層されてなるものでも構わない。
また、電子部品2は、各方向への熱膨張率が例えば3ppm/℃以上5ppm/℃以下に設定されている。なお、電子部品2の熱膨張率は、市販のTMA装置を用いてJISK7197‐1991に準じた測定方法により測定される。以下、各部材の熱膨張率は、電子部品2と同様に測定される。
この電子部品2は、第1はんだ7aを介して配線基板4にフリップチップ実装されている。電子部品2は、このようにフリップチップ実装されているため、ワイヤボンディング実装の場合と比較して、電極6を格子状に配置することができ、電極6を高密度化することができる。第1はんだ7aは、電極6に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
リード端子3は、配線基板4を外部回路(図示せず)に電気的に接続するものである。このリード端子3は、図1(a)および(b)に示すように、例えば細長形状の金属板からなる。この金属板としては、例えば銅、銅合金、ニッケルまたはニッケル合金等の導電材料からなる板材に、ニッケル、パラジウムまたは金等のめっきを行ったものを用いることができる。なお、リード端子3は、フレキシブル基板の一部であっても構わないし、リードフレームの一部であっても構わない。
このリード端子3は、第2はんだ7bを介して配線基板4に接続されている。第2はんだ7bは、リード端子3に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
配線基板4は、電子部品2とリード端子3とを電気的に接続するものである。この配線基板4は、絶縁基板8と絶縁基板8上に部分的に配された複数のパッド9とを含んでおり、絶縁基板8は、コア基板10とコア基板10の両主面に形成された一対のビルドアップ層11とを含んでいる。
コア基板10は、配線基板4の強度を高めるものである。このコア基板10は、平板状の基体12と、該基体12を厚み方向に貫通する筒状のスルーホール導体13と、該スルーホール導体13の内部に配された柱状の絶縁体14とを含んでいる。
基体12は、コア基板10の主要部をなして剛性を高めるものである。この基体12は、エポキシ樹脂等の樹脂と、この樹脂で被覆されたガラスクロス等の基材と、この樹脂内に分散したシリカフィラーなどの無機絶縁フィラーとを含んでいる。また、基体12は、平面方向への熱膨張率が例えば5ppm/℃以上30ppm/℃以下に設定され、厚み方向への熱膨張率が例えば15ppm/℃以上50ppm/℃以下に設定され、ヤング率が例えば5GPa以上30GPa以下に設定されている。なお、基体12のヤング率は、MTSシステムズ社製Nano Indenter XP/DCMを用いて測定される。以下、各部材のヤング率は、基体12と同様に測定される。
スルーホール導体13は、コア基板10の両主面に形成されたビルドアップ層11を電気的に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。
絶縁体14は、後述するビア導体17の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
一方、コア基板10の両主面には、上述した如く、一対のビルドアップ層11が形成されている。ビルドアップ層11は、図2(a)に示すように、複数の絶縁層15と、基体12上および絶縁層15上に部分的に配された複数の導電層16と、絶縁層15を厚み方向に貫通して導電層16に接続したビア導体17とを含んでいる。
絶縁層15は、導電層16を支持する支持部材として機能するだけでなく、導電層16同士の短絡を防ぐ絶縁部材として機能するものである。ここで、便宜上、複数の絶縁層15のうち、最上層(電子部品2の実装領域側)に配された絶縁層15を第1絶縁層15aとし、第1絶縁層15aよりも下方(電子部品2の実装領域と反対側)にて第1絶縁層15aに近接した絶縁層15を第2絶縁層15bとする。
第1絶縁層15aには、厚み方向に貫通した貫通孔Pが形成されており、貫通孔P内には、第1はんだ7aが配されている。この貫通孔Pは、上下面が円形状であるとともにコア基板10に向かって径が小さくなるテーパー状である。
この絶縁層15は、図3および図4に示すように、第1樹脂層18aと、該第1樹脂層18aよりもコア基板10側に配された第2樹脂層18bとを有する。
第1樹脂層18aは、絶縁層15の剛性を高めるとともに平面方向における熱膨張率を低減するものであり、樹脂と該樹脂に被覆された複数の粒子からなる無機絶縁フィラーとを含んでいる。また、第1樹脂層18aは、平面方向への熱膨張率が例えば0ppm/℃以上30ppm/℃以下に設定され、厚み方向への熱膨張率が例えば20ppm/℃以上50ppm/℃以下に設定され、ヤング率が例えば2.5GPa以上10GPa以下に設定されている。また、第1樹脂層18aは、第2樹脂層18bよりもヤング率が高いとともに平面方向の熱膨張率が小さい。
第1樹脂層18aの樹脂は、ポリイミド樹脂等を用いることができ、平面方向への熱膨張率低減の観点から、各樹脂分子鎖の長手方向が第1樹脂層18aの平面方向に平行である構造を有するフィルム状であることが望ましい。また、第1樹脂層18aの無機絶縁フィラーは、上述した基体12に含まれたものと同様のものを用いることができる。
第2樹脂層18bは、厚み方向に隣接した第1樹脂層18a同士を接着するとともに、導電層16の側面および一主面に接着して導電層16を固定するものであり、樹脂を含んでいる。なお、第2樹脂層18bは、接着性の観点から無機絶縁フィラーを含まない方が望ましいが、無機絶縁フィラーを含んでも構わない。また、第2樹脂層18bは、平面方向および厚み方向への熱膨張率が例えば10ppm/℃以上100ppm/℃以下に設定されている。また、第2樹脂層18bは、ヤング率が例えば0.05GPa以上0.5GPa以下に設定されている。
第2樹脂層18bの樹脂は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等を用いることができる。
導電層16は、接地用配線、電力供給用配線または信号用配線等の配線の一部として機能するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、導電層16は、チタン、モリブデン、クロムまたはニッケルクロム合金からなる金属層を介して第1樹脂層18aに接着していることが望ましい。その結果、導電層16と樹脂層18aとの接着強度を高めることができる。
ビア導体17は、厚み方向に互いに離間した導電層16同士を相互に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、ビア導体17は、導電層16と同様に、上述した金属層を介して絶縁層15に接着していることが望ましい。また、ビア導体17は、コア基板10に向って幅が狭くなるテーパー状である。
パッド9は、配線基板4の配線(スルーホール導体13、導電層16およびビア導体17)を外部に電気的に接続するための端子として機能するものである。このパッド9は、絶縁基板8上に配された銅からなる第1層領域19aと、第1層領域19a上に配されたニッケルからなる第2層領域19bとを含んでいる。第1層領域19aは、導電層16またはビア導体17に接続されるものであり、導電層16またはビア導体17と同様に銅によって形成されている。第2層領域19bは、第1層領域19aの表面を覆っており、第1層領域19aのバリアー層として機能するものであり、第1層領域19aが第1はんだ7aまたは第2はんだ7b内に拡散することを抑制するものである。
なお、配線基板4に電子部品2およびリード端子3を接続する前においては、図5ないし図7に示すように、パッド9は、第2層領域19b上に配された金からなる第3層領域19cをさらに含んでいる。この第3層領域19cは、第2層領域19bの表面を覆っており、第2層領域19bの酸化を抑制し、第2層領域19bと第1はんだ7aまたは第2はんだ7bとの濡れ性を良好にするものである。この第3層領域19cは、配線基板4に電子部品2およびリード端子3を接続する際に、第1はんだ7aまたは第2はんだ7b内に拡散して無くなる。
複数のパッド9のうち、少なくとも1つのパッド9は、電子部品2の電極6に第1はんだ7aを介して電気的に接続した第1パッド9aをなしている。この第1パッド9aは、上方(電子部品2の実装領域側)から2番目に配された第2絶縁層15b上に形成されている。第1パッド9aの一部は、最上層の第1絶縁層15aを貫通する貫通孔P内に配されて、絶縁基板8上に露出しており、貫通孔P内にて第1はんだ7aに接続している。
第1パッド9aの第1層領域19aは、第1絶縁層15aと第2絶縁層15bとの間に配されており、上面の少なくとも一部が貫通孔P内に露出してなる露出部20を有している。第1パッド9aの第2層領域19bは、貫通孔P内において露出部20を覆っており、第1はんだ7aに接続している。なお、第1はんだ7aを第1パッド9aに接続する前において、第1パッド9aの第3層領域19bは、貫通孔P内において第2層領域19bの上面を覆っている。また、第1パッド9aは、図2(b)に示すように、平面視において円形状である。
複数のパッド9のうち、少なくとも1つのパッド9は、リード端子3に第2はんだ7bを介して電気的に接続した第2パッド9bをなしている。この第2パッド9bは、最上層の第1絶縁層15a上に配されている。第2パッド9bの上面および側面は、絶縁基板8上に露出しており、第2パッド9bの上面および側面は第2はんだ7bに接続している。
第2パッド9bの第1層領域19aは、第1絶縁層15a上に配されており、上面および側面が絶縁基板8上に露出している。第2パッド9bの第2層領域19bは、第2パッド9bの第1層領域19aの上面および側面を覆っている。なお、第2はんだ7bを第2パッド9bに接続する前において、第2パッド9bの第3層領域19bは、第2パッド9bの第2層領域19bの上面および側面を覆っている。また、第2パッド9bは、図2(c)に示すように、平面視において四角形状、さらには矩形状である。
なお、図2(a)においては、第2パッド9bの端部はリード端子3の直下には位置しておらず、第2パッド9bの端部において、第2はんだ7bはフィレット状である。
ところで、リード端子3は、例えば配線基板4に接続する際等に曲がることがある。リード端子3が曲がると、リード端子3に加わった曲げ応力が、リード端子3と配線基板4との接続箇所にある第2パッド9bを介して、配線基板4に伝わり、配線基板4が曲がりやすくなる。配線基板4が曲がると、配線基板4の配線に断線が生じやすくなる。特に、第2パッド9bに接続したビア導体17に歪みが生じるため、ビア導体17とこのビア導体17が接続した導電層16との間に断線が生じやすくなる。
一方、本実施形態において、第2パッド9bにおける第2層領域19bの厚みは、第1パッド9aにおける第2層領域19bの厚みよりも大きい。その結果、第2パッド9bにおいて、硬いニッケルからなる第2層領域19bの厚みを大きくすることによって、第2パッド9b自体の曲げを抑制し、第2パッド9bを介してリード端子3から配線基板4に伝わる曲げ応力を低減することができる。したがって、配線基板4の曲げを抑制し、配線基板4の信頼性を高めることができる。
また、第1パッド9aにおいて、硬いニッケルからなる第2層領域19bの厚みを小さくすることによって、第2層領域19bの膜応力を低減し、第1層領域19aと第2層領域19bとの剥離を低減できる。したがって、第1パッド9aの電気的信頼性を高めることができる。その結果、第1パッド9aの電気的信頼性を維持しつつ、第1パッド9aの小型化を可能とし、配線基板4を電子部品2の電極6の狭ピッチ化に対応させることができる。
このような第1パッド9aとしては、第2層領域19bの厚みが第1層領域19aの厚みよりも小さいことが望ましい。その結果、第1層領域19aと第2層領域19bとの剥離を良好に低減できる。また、第2パッド9bとしては、第2層領域19bの厚みが第1層領域19aの厚みよりも大きいことが望ましい。その結果、配線基板4の曲げを良好に抑制することができる。この場合、例えば、第1パッド9aにおける第1層領域19aの厚みは、第2パッド9bにおける第1層領域19aの厚みと同じである。なお、厚みが同じである場合の誤差は±10%設定される。
また、本実施形態において、第1パッド9aは、上面の少なくとも一部が貫通孔P内に露出しており、この露出した領域が、貫通孔P内に配された第1はんだ7aに接続される。このように、第1絶縁層15aの貫通孔P内に第1はんだ7aを配することによって、隣接する第1はんだ7a同士の短絡を抑制することができ、ひいては配線基板4を電子部品2の電極6の狭ピッチ化に対応させることができる。
また、第1パッド9aの第1層領域19aは、第1絶縁層15aと第2絶縁層15bとの間に配されるとともに、上面の少なくとも一部が貫通孔P内に露出した露出部20を有しており、第1パッド9aの第2層領域19bは、貫通孔P内において露出部20上に配されている。ここで、貫通孔Pの下端には、貫通孔Pの内壁と第1絶縁層15aとの下面との間の角部が形成されており、この角部の近傍には応力が集中しやすい。このため、角部の近傍に位置する、第1層領域19aの露出部20と第2層領域19bとの接続界面に、応力が集中しやすいが、本実施形態においては、上述した如く、第1パッド9aの第2層領域19bの厚みが小さいため、第2層領域19bの膜応力を低減し、第1層領域19aの露出部20と第2層領域19bとの剥離を良好に低減できる。
また、第1パッド9aの平面視における面積は、第2パッド9bの平面視における面積よりも小さい。その結果、第1パッド9aを小型化することができるため、配線基板4を電子部品2の電極6の狭ピッチ化に対応させることができる。さらに、上述した如く、第1パッド9aの第2層領域19bの厚みが小さいため、第1パッド9aの電気的信頼性を維持しつつ、第1パッド9aを小型化することができる。
一方、第2パッド9bの平面視における面積は、第1パッド9aの平面視における面積よりも大きい。その結果、第2パッド9bと第2はんだ7bとの接着面積を増やし、第2パッド9bとリード端子3との接続強度を高めることができる。
かくして、上述した電子装置1は、外部回路に電気的に接続されるリード端子3から配線基板4を介して供給される電源や信号に基づいて、電子部品2を駆動若しくは制御することにより、所望の機能を発揮する。
次に、上述した電子装置1の製造方法を説明する。
(1)図8に示すように、両主面に導電層16が形成されたコア基板10を準備する。具体的には、例えば以下のように行う。
まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体12を作製する。なお、未硬化は、ISO472:1999に準ずるA‐ステージまたはB‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体12を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法および電気めっき法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体13を形成する。次に、スルーホール導体13の内部に、樹脂等を充填し、絶縁体14を形成する。次に、導電材料を絶縁体14の露出部に被着させた後、従来周知のフォトリソグラフィ法、エッチング等により、銅箔をパターニングして導電層16を形成する。
(2)コア基板10の両主面に一対のビルドアップ層11を形成し、図5に示した配線基板4を作製する。具体的には、例えば以下のように行う。
まず、未硬化の第2樹脂層18bを介して、第1樹脂層18aをコア基板10上に配置した後、コア基板10、第2樹脂層18bおよび第1樹脂層18aを加熱加圧して第2樹脂層18bを硬化させることにより、コア基板10上に絶縁層15を形成する。次に、例えばYAGレーザー装置または炭酸ガスレーザー装置等によるレーザー加工を用いて、絶縁層15の所望の箇所にビア孔を形成し、ビア孔内に導電層16の少なくとも一部を露出させる。次に、スパッタリング法を用いて、絶縁層15上およびビア孔内面に下地膜として金属膜を形成する。次に、フォトリソグラフィ法を用いて、金属膜上に所望の形状にパターニングしたレジストを形成した後、電気めっき法を用いて、この金属膜上に部分的に導電層16およびビア導体17を形成する。次に、レジストを金属膜から除去した後、エッチング法を用いて、金属膜における導体部の非形成領域を除去する。
以上の工程を繰り返して、一対のビルドアップ層11を形成することによって、絶縁基板8を作製することができる。
次に、第1パッド9aの形成方法について詳細に説明する。
まず、第2絶縁層15b上に導電層16を形成する際に、導電層16と同様に第2絶縁層15b上に第1層領域19aを形成する。次に、第2絶縁層15b上に第1絶縁層15aを形成した後、第1絶縁層15aにビア孔を形成する際に、ビア孔と同様にレーザー加工を用いて貫通孔Pを形成し、貫通孔P内に第1層領域19aの上面の少なくとも一部を露出させ、露出部20を形成する。次に、無電解めっき法を用いて、貫通孔P内で露出部20に第2層領域19bおよび第3層領域19cを順次被着させることによって、第1パッド9aを形成することができる。
次に、第2パッド9bの形成方法について詳細に説明する。
まず、第1絶縁層15b上に導電層16を形成する際に、導電層16と同様に第1絶縁層15a上に第1層領域19aを形成する。次に、第1パッド9aにおける第2層領域19bおよび第3層領域19cの被着と同時に、無電解めっき法を用いて、第2パッド9bの第1層領域19aに第2層領域19bおよび第3層領域19cを順次被着させることによって、第2パッド9bを形成することができる。
ここで、第1パッド9aにおける第2層領域19bの厚みと、第2パッド9bにおける第2層領域19bの厚みとは、例えば以下のように調節することができる。
上述した如く第1パッド9aを貫通孔P内に設けた上で、例えば貫通孔Pの近傍にめっき液の流れを阻害する板を配置すること等によって、貫通孔P内へのめっき液の入り込みを抑制することができる。その結果、第2パッド9bにおける第2層領域19bの厚みよりも、第1パッド9aにおける第2層領域19bの厚みを小さくすることができる。
なお、貫通孔Pをマスクした上で、無電解めっき法を用いて、第2パッド9bの第1層領域19aに第2層領域19bを被着させた後、貫通孔Pのマスクを外した上で、無電解めっき法を用いて、第1パッド9aおよび第2パッド9bそれぞれの第1層領域19aに第2層領域19bを被着させることによって、第2パッド9bにおける第2層領域19bの厚みを、第1パッド9aにおける第2層領域19bの厚みよりも大きくしても構わない。
(3)配線基板4に電子部品2およびリード端子3を接続し、図1ないし図2(a)に示した電子装置1を作製する。具体的には、例えば以下のように行う。
まず、電極6に第1はんだ7aが被着した電子部品2を準備するとともに、第2はんだ7bが被着したリード端子3を準備する。次に、電子部品2の電極6に被着した第1はんだ7aを貫通孔P内に配するとともに、リード端子3に被着した第2はんだ7bを第2パッド9b上に配する。次に、第1はんだ7aおよび第2はんだ7bが溶融する温度で加熱する(はんだリフロー)ことによって、第1はんだ7aを貫通孔P内に充填するとともに、第1はんだ7aを第1パッド9aに接続し、第2はんだ7bを第2パッド9bに接続する。この際、第3層領域19cは、第1はんだ7aおよび第2はんだ7b内に拡散する。
以上のようにして、電子装置1を作製することができる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
例えば、上述した実施形態において、3層の絶縁層によりビルドアップ層を形成した構成を例に説明したが、絶縁層は3層でなくても構わない。
また、上述した実施形態において、絶縁層として第1樹脂層および第2樹脂層を含むものを用いた構成を例に説明したが、絶縁層は、第2樹脂層のみにより形成されていても構わない。
1 電子装置
2 電子部品
3 リード端子
4 配線基板
5 半導体基板
6 電極
7a 第1はんだ
7b 第2はんだ
8 絶縁基板
9 パッド
9a 第1パッド
9b 第2パッド
10 コア基板
11 ビルドアップ層
12 基体
13 スルーホール導体
14 絶縁体
15 絶縁層
15a 第1絶縁層
15b 第2絶縁層
16 導電層
17 ビア導体
18a 第1樹脂層
18b 第2樹脂層
19a 第1層領域
19b 第2層領域
19c 第3層領域
20 露出部
P 貫通孔

Claims (7)

  1. 絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、
    該複数のパッドは、前記絶縁基板上に配された銅からなる第1層領域と、該第1層領域上に配されたニッケルからなる第2層領域とを有し、
    少なくとも1つの前記パッドは、電子部品の電極が電気的に接続される第1パッドをなしており、
    少なくとも1つの前記パッドは、リード端子が電気的に接続される第2パッドをなしており、
    前記第2パッドにおける前記第2層領域の厚みは、前記第1パッドにおける前記第2層領域の厚みよりも大きいことを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記絶縁基板は、最上層に位置する第1絶縁層と、該第1絶縁層よりも下方にて前記第1絶縁層に近接した第2絶縁層とを備え、
    前記第1絶縁層には、厚み方向に貫通する貫通孔が形成されており、
    前記第2パッドは、前記第1絶縁層上に配されており、
    前記第1パッドは、前記第2絶縁層上に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出していることを特徴とする配線基板。
  3. 請求項2に記載の配線基板において、
    前記第1パッドの前記第1層領域は、前記第1絶縁層と前記第2絶縁層との間に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出してなる露出部を有しており、
    前記第1パッドの前記第2層領域は、前記貫通孔内において前記露出部上に配されており、
    前記第2パッドの前記第2層領域は、前記第2パッドの前記第1層領域の上面および側面を覆っていることを特徴とする配線基板。
  4. 請求項1に記載の配線基板において、
    前記第1パッドの平面視における面積は、前記第2パッドの平面視における面積よりも小さいことを特徴とする配線基板。
  5. 請求項1に記載の配線基板において、
    前記第1パッドにおける前記第1層領域の厚みは、前記第1パッドにおける前記第2層領域の厚みよりも小さく、
    前記第2パッドにおける前記第1層領域の厚みは、前記第2パッドにおける前記第2層領域の厚みよりも大きいことを特徴とする配線基板。
  6. 請求項1に記載の配線基板において、
    前記第1パッドにおける前記第1層領域の厚みは、前記第2パッドにおける前記第1層領域の厚みと同じであることを特徴とする配線基板。
  7. 請求項1に記載の配線基板と、該配線基板の前記第1パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第2パッドに電気的に接続したリード端子とを備えたことを特徴とする電子装置。
JP2012146364A 2012-06-29 2012-06-29 配線基板およびそれを用いた電子装置 Expired - Fee Related JP5868274B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012146364A JP5868274B2 (ja) 2012-06-29 2012-06-29 配線基板およびそれを用いた電子装置
US13/927,554 US9426887B2 (en) 2012-06-29 2013-06-26 Wiring board and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146364A JP5868274B2 (ja) 2012-06-29 2012-06-29 配線基板およびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2014011288A true JP2014011288A (ja) 2014-01-20
JP5868274B2 JP5868274B2 (ja) 2016-02-24

Family

ID=49776965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146364A Expired - Fee Related JP5868274B2 (ja) 2012-06-29 2012-06-29 配線基板およびそれを用いた電子装置

Country Status (2)

Country Link
US (1) US9426887B2 (ja)
JP (1) JP5868274B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190950A (ja) * 2017-04-28 2018-11-29 日東電工株式会社 配線回路基板、および、撮像装置
WO2019073936A1 (ja) * 2017-10-11 2019-04-18 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
US10342127B2 (en) * 2016-11-14 2019-07-02 Samsung Electronics Co., Ltd Electronic device including a reinforced printed circuit board
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164300A (ja) * 1985-01-16 1986-07-24 日立化成工業株式会社 セラミツク多層配線板の製造法
JPH07106489A (ja) * 1993-10-05 1995-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08255977A (ja) * 1995-03-16 1996-10-01 Fujitsu Ltd 実装回路基板
JPH10229143A (ja) * 1997-02-14 1998-08-25 Toppan Printing Co Ltd 複合リードフレーム
WO2002005609A1 (fr) * 2000-07-12 2002-01-17 Rohm Co., Ltd. Structure permettant l'interconnexion de conducteurs et procede de connexion

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
JP2009141229A (ja) 2007-12-10 2009-06-25 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164300A (ja) * 1985-01-16 1986-07-24 日立化成工業株式会社 セラミツク多層配線板の製造法
JPH07106489A (ja) * 1993-10-05 1995-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08255977A (ja) * 1995-03-16 1996-10-01 Fujitsu Ltd 実装回路基板
JPH10229143A (ja) * 1997-02-14 1998-08-25 Toppan Printing Co Ltd 複合リードフレーム
WO2002005609A1 (fr) * 2000-07-12 2002-01-17 Rohm Co., Ltd. Structure permettant l'interconnexion de conducteurs et procede de connexion

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190950A (ja) * 2017-04-28 2018-11-29 日東電工株式会社 配線回路基板、および、撮像装置
JP7105549B2 (ja) 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置
WO2019073936A1 (ja) * 2017-10-11 2019-04-18 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置
JP2019071245A (ja) * 2017-10-11 2019-05-09 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置
US11470722B2 (en) 2017-10-11 2022-10-11 Riken Current introduction terminal, and pressure holding apparatus and X-ray image sensing apparatus therewith

Also Published As

Publication number Publication date
US9426887B2 (en) 2016-08-23
JP5868274B2 (ja) 2016-02-24
US20140000946A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
TW448709B (en) Low-thermal expansion circuit board and multilayer circuit board
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR19990030122A (ko) 다층 배선 기판 및 이의 제조 방법
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
US20140284820A1 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5725962B2 (ja) 配線基板の製造方法及びその実装構造体の製造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP5705565B2 (ja) 実装構造体
TWI451826B (zh) 多層電路板及其製作方法
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TW202007241A (zh) 利用防焊限定開窗形成連接端子之電路板結構
JP2015195319A (ja) モジュール部品及びその製造方法
TW201413842A (zh) 層疊封裝結構及其製作方法
JP2014103285A (ja) 配線基板およびその実装構造体
JP2006286660A (ja) 立体的電子回路装置
JP3988629B2 (ja) 電子装置
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2013008873A (ja) 配線基板およびその実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160105

R150 Certificate of patent or registration of utility model

Ref document number: 5868274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees