KR20150087691A - 임베디드 트레이스 기판과 그의 범프 형성 방법 - Google Patents

임베디드 트레이스 기판과 그의 범프 형성 방법 Download PDF

Info

Publication number
KR20150087691A
KR20150087691A KR1020140007915A KR20140007915A KR20150087691A KR 20150087691 A KR20150087691 A KR 20150087691A KR 1020140007915 A KR1020140007915 A KR 1020140007915A KR 20140007915 A KR20140007915 A KR 20140007915A KR 20150087691 A KR20150087691 A KR 20150087691A
Authority
KR
South Korea
Prior art keywords
embedded trace
forming
trace substrate
dielectric film
bump pad
Prior art date
Application number
KR1020140007915A
Other languages
English (en)
Other versions
KR101585554B1 (ko
Inventor
이아론
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140007915A priority Critical patent/KR101585554B1/ko
Priority to US14/602,233 priority patent/US9565774B2/en
Publication of KR20150087691A publication Critical patent/KR20150087691A/ko
Application granted granted Critical
Publication of KR101585554B1 publication Critical patent/KR101585554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 임베디드 트레이스 기판의 범프 형성 방법은, 캐리어에 범프 영역으로 정의될 금속 패드 패턴을 형성하는 과정과, 상기 금속 패턴 상에 유전체막과 금속 호일을 압착한 후 상기 캐리어로부터 박리시킴으로써, 임베디드 트레이스 기판을 제작하는 과정과, 상기 금속 패턴 상에 상기 범프 패드 영역을 정의하는 패턴의 감광성 마스크를 형성한 후 노광하는 과정과, 상기 감광성 마스크를 제거한 후 상기 금속 패턴의 노광 영역을 식각하여 상기 범프 패드 영역 이외에 있는 상기 유전체막의 상부를 노출시킴으로써, 상기 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드를 형성하는 과정을 포함할 수 있다.

Description

임베디드 트레이스 기판과 그의 범프 형성 방법{EMBEDDED TRACE SUBSTRATE AND METHOD MANUFACTURING BUMP OF THE SAME}
본 발명은 임베디드 트레이스 기판에 관한 것으로, 더욱 상세하게는 상대적으로 높은 계면 접착력을 갖고 상대적으로 적은 비용으로 미세한 회로 선폭을 구현하는데 적합한 임베디드 트레이스 기판과 그의 범프를 형성하는 방법에 관한 것이다.
근래 들어, 높은 집적도의 입출력 신호를 가능하게 하는 미세한 선폭의 반도체 기판 개발이 활발하게 이루어지고 있고, 이러한 미세 선폭 기판은 기술을 구현하는데 상대적으로 고비용이 들고 있어 이러한 비용을 줄이기 위한 방편으로 많은 기술이 개발 되고 있으며, 이러한 기술의 한 방편으로 회로 패턴들을 매몰(임베디드)하는 구조의 기판(예컨대, 임베디드 트레이스 기판)을 적용하는 사례가 크게 증가하고 있는 추세이다.
도 1a 내지 1e는 종래 방법에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 상부 및 하부에 분리막(104a, 104b)이 각각 형성된 캐리어(102)의 각 분리막(104a, 104b) 상에 임의의 패턴을 갖는 금속 패턴(106a, 106b)을 각각 형성한다.
그리고, 각 금속 패턴(106a, 106b) 상에 유전체막과 금속 호일을 각각 압착함으로써, 일례로서 도 1b에 도시된 바와 같이, 캐리어(102)의 상부와 하부에 각각 임베디드 트레이스 기판 구조물(108a, 108b)을 형성한다.
이후, 두 임베디드 트레이스 기판 구조물(108a, 108b)을 각 금속 패턴(106a, 106b)과 함께 캐리어(102)로부터 박리시킴으로써, 일례로서 도 1c에 도시된 바와 같이, 두 개의 임베디드 트레이스 기판을 제작한다.
다음에, 일례로서 도 1d에 도시된 바와 같이, 캐리어로부터 박리된 임베디드 트레이스 기판의 불필요한 금속 패턴(106a)에 대해 전면 식각 공정을 진행하여 범프 패드 영역으로 정의되지 않는 유전체막의 상부가 노출될 때까지 순차 식각함으로써, 일례로서 도 1e에 도시된 바와 같이, 임베디드 패턴의 범프 패드(106)를 형성되는데, 이러한 범프 패드(106)는 전면 식각 공정에 기인하는 식각과 기판 제조 공정 상에 부득이하게 오버 식각이 되어 유전체막의 높이보다 낮게 형성, 예컨대 5㎛ 내지 7㎛의 두께 정도만큼 낮게 형성된다.
대한민국 공개특허 제2010-0119328호(공개일 : 2010. 11. 09.)
종래의 임베디드 트레이스 기판은 범프의 형성을 위한 식각 공정시에 발생하는 오버 식각으로 인해 범프가 유전체막의 높이보다 상대적으로 낮게 형성됨으로써 반도체 칩의 범프와 기판의 범프 패드 간의 접착 면적이 좁아지게 되는 문제가 있으며, 이러한 문제는 결국 계면에서의 접착 신뢰도를 저하시켜 기판의 기계적, 전기적 특성을 열화시키는 요인으로 작용하고 있다.
본 발명은, 일 관점에 따라, 캐리어에 범프 패드 영역으로 정의될 금속 패턴을 형성하는 과정과, 상기 금속 패턴 상에 유전체막과 금속 호일을 압착한 후 상기 캐리어로부터 박리시킴으로써, 임베디드 트레이스 기판을 제작하는 과정과, 상기 금속 패턴 상에 상기 범프 패드 영역을 정의하는 패턴의 감광성 마스크를 형성한 후 노광하는 과정과, 상기 감광성 마스크를 제거한 후 상기 금속 패턴의 노광 영역을 식각하여 상기 범프 패드 영역 이외에 있는 상기 유전체막의 상부를 노출시킴으로써, 상기 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드를 형성하는 과정을 포함하는 임베디드 트레이스 기판의 범프 형성 방법을 제공한다.
본 발명은, 다른 관점에 따라, 캐리어에 범프 패드 영역으로 정의될 금속 패턴을 형성하는 과정과, 상기 금속 패턴 상에 유전체막과 금속 호일을 압착한 후 상기 캐리어로부터 박리시킴으로써, 임베디드 트레이스 기판을 제작하는 과정과, 상기 금속 패턴 상에 상기 범프 패드 영역을 노출시키는 패턴의 감광성 마스크를 형성하는 과정과, 노출된 금속 패턴 상에 희생막을 형성한 후 상기 감광성 마스크를 제거하는 과정과, 전면 식각 공정을 통해 상기 희생막과 금속 패턴을 순차 식각하여 상기 범프 패드 영역 이외에 있는 상기 유전체막의 상부를 노출시킴으로써, 상기 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드를 형성하는 과정을 포함하는 임베디드 트레이스 기판의 범프 형성 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 유전체막과 상기 유전체막 내에 임의의 패턴으로 형성되는 금속 호일로 구성되는 임베디드 트레이스 기판 베이스와, 상기 유전체막으로부터 소정 높이만큼 돌출되는 형상으로 상기 금속 호일 상에 형성되는 범프 패드를 포함하는 임베디드 트레이스 기판을 제공한다.
본 발명은, 범프 패드 영역을 정의하거나 혹은 범프 패드 영역을 노출시키는 패턴을 갖는 포토 마스크 공정을 적용하여, 임베디드 트레이스 기판의 유전체막으로부터 소정 높이만큼 돌출되도록 범프 패드를 형성함으로써, 범프 패드에서의 표면적이 늘어나 계면 접착력을 증진시킬 수 있으며, 이를 통해 임베디드 트레이스 기판의 제품 신뢰도를 증진시킬 수 있다.
도 1a 내지 1e는 종래 방법에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 2a 내지 2e는 본 발명의 일 실시 예에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 3a 내지 3e는 본 발명의 다른 실시 예에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
[실시 예1]
도 2a 내지 2e는 본 발명의 일 실시 예에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 2a를 참조하면, 캐리어(202)를 준비한 후 캐리어의 상부 및 하부에 분리막(204a, 204b)을 각각 형성하고, 각 분리막(204a, 204b) 상에 금속 도전성의 회로 물질을 도포한 후 패터닝 공정(회로 물질의 선택 제거 공정) 등을 실시함으로써, 후속하는 공정들을 통해 범프 패드 영역(또는 범프 영역)으로 정의될 금속 패턴(206a, 206b)을 각각 형성한다. 여기에서, 패터닝 공정은, 예컨대 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법을 이용할 수 있으며, 캐리어(202)는, 예컨대 금속 메탈 또는 에폭시 수지 등과 같은 더미판으로 정의될 수 있다.
다음에, 각 금속 패턴(206a, 206b) 상에 유전체막과 금속 호일을 각각 압착함으로써, 일례로서 도 2b에 도시된 바와 같이, 캐리어(202)의 상부와 하부에 각각 임베디드 트레이스 기판 구조물(208a, 208b)을 형성한다. 여기에서, 유전체막은, 예컨대 프리플래그(Prepreg)일 수 있고, 금속 호일은, 예컨대 구리, 금, 니켈, 티타늄 중 어느 하나이거나 혹은 둘 이상의 조합일 수 있다.
이후, 두 임베디드 트레이스 기판 구조물(208a, 208b)을 각 금속 패턴(206a, 206b)과 함께 캐리어(202)로부터 박리시킴으로써, 일례로서 도 2c에 도시된 바와 같이, 두 개의 임베디드 트레이스 기판을 제작한다. 여기에서, 임베디드 트레이스 기판은, 예컨대 임베디드 트레이스 플립칩 반도체 기판 등을 의미할 수 있다.
여기에서, 설명의 편의와 이해의 증진을 위해 상술한 바와 같은 일련의 공정들을 통해 제작한 두 개의 트레이스 기판 중 하나의 트레이스 기판에 범프 패드(또는 범프)를 형성하는 과정에 대해 일례로서 설명한다.
도 2d를 참조하면, 포토 마스크 공정을 진행하여 금속 패턴(206a) 상에 범프 패드영역(또는 범프 영역)을 정의하는 패턴을 갖는 감광성 마스크(210)를 형성한 후 노광 공정을 진행한다. 여기에서, 감광성 마스크(210)는, 예컨대 DFR(dry film photoresist) 필름 등이 될 수 있다.
이후, 감광성 마스크를 제거한 후 현상 공정의 진행을 통해 금속 패턴(206a)의 노광 영역을 식각(에칭)하여 범프 패드 영역 이외에 있는 유전체막의 상부를 노출시킴으로써, 일례로서 도 2e에 도시된 바와 같이, 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드(206)를 형성한다.
여기에서, 범프 패드(206)는, 예컨대 유전체막으로부터 소정 두께(예컨대, 4㎛ 내지 8㎛)의 높이만큼 돌출되는 형태(형상)를 갖는 범프로서 정의될 수 있다. 그리고, 범프 패드(206)는, 감광성 마스크의 오픈 디자인에 따라 여러 가지 형상, 예컨대 원 형상, 타원 형상, 삼각 형상, 사각 형상 중 어느 하나의 형상으로 제조될 수 있다. 이때, 범프 패드(206)를 제외한 나머지 구조물은, 예컨대 임베디드 트레이스 기판 베이스로 정의될 수 있다.
즉, 본 실시 예에 따라 제작되는 임베디드 트레이스 기판은 유전체막과 유전체막 내에 임의의 패턴으로 형성되는 금속 호일로 구성되는 임베디드 트레이스 기판 베이스와, 유전체막으로부터 소정 높이만큼 돌출되는 형상으로 금속 호일 상에 형성되는 범프 패드 등을 포함할 수 있다.
따라서, 본 실시 예에 따라 형성되는 범프 패드(또는 범프)는 유전체막으로부터 소정 높이만큼 돌출되는 형상을 통해 접착 면적(예컨대, 반도체 칩의 범프와의 접착 면적 등)을 상대적으로 크게 하기 때문에 범프 패드에서의 계면 접착력을 상대적으로 크게 증진시킬 수 있다.
한편, 본 실시 예에서는 1층 구조의 임베디드 트레이스 기판에 범프 패드를 형성하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 다층 구조를 갖는 임베디드 트레이스 기판에 범프 패드를 형성하는 경우에도 동일하게 적용될 수 있음은 물론이다.
다른 한편, 본 실시 예에서는 범프 패드에 대한 돌출 높이의 범위로서 4㎛ 내지 8㎛를 예시적으로 제시하고 있으나, 이것은 설명의 편의와 이해의 증진을 위한 예시적인 제지일 뿐 본 발명이 반드시 이에 한정되는 것은 아니며, 적용되는 기술이나 혹은 공정 조건 등에 따라 돌출 높이의 범위가 상대적으로 더 낮은 범위나 혹은 상대적으로 더 높은 범위로 달라질 수 있음은 물론이다.
[실시 예2]
도 3a 내지 3e는 본 발명의 다른 실시 예에 따라 임베디드 트레이스 기판의 범프 패드를 형성하는 주요 과정을 도시한 공정 순서도이다.
먼저, 본 실시 예에 따른 범프 패드 형성 방법은, 두 개의 임베디드 트레이스 기판을 제작하는 공정들이 도 2a 내지 2c에 도시된 각 공정들과 실질적으로 동일하다. 따라서, 명세서의 간결화를 위한 불필요한 중복 기재를 피하기 위하여, 이하에서는 임베디드 트레이스 기판이 기 제작된 상태에서 범프 패드(또는 범프)를 형성하는 주요 과정들에 대하여 설명한다.
도 3a를 참조하면, 전술한 실시 예1에서와 동일한 공정들을 순차적으로 수행함으로써 후속하는 공정들을 통해 범프 영역으로 정의될 금속 패턴(206a)이 형성된 임베디드 트레이스 기판을 준비한다.
다음에, 포토 마스크 공정을 진행함으로써, 일례로서 도 3b에 도시된 바와 같이, 금속 패턴(206a) 상에 범프 패드 영역(또는 범프 영역)을 노출시키는 패턴을 갖는 감광성 마스크(302)를 형성하는데, 이러한 감광성 마스크(302)로서는, 예컨대 DFR(dry film photoresist) 필름 등이 사용될 수 있다.
그리고, 도금 공정을 진행함으로써, 일례로서 도 3c에 도시된 바와 같이, 노출된 금속 패턴(206a)에 소정 두께의 희생막(304)을 형성하고, 다시 스트리핑 공정을 진행함으로써, 일례로서 도 3d에 도시된 바와 같이, 마스크(302)를 제거한다. 여기에서, 희생막(304)은, 예컨대 금속 패턴(206a)과 동일 재질의 패턴 도금막으로 정의될 수 있다.
이후, 범프 영역을 정의하는 패턴을 갖는 희생막(304)이 형성된 전면에 대해 전면 식각 공정을 진행하여 희생막(304)과 노출된 금속 패턴(206a)의 순차 식각, 즉 희생막(304)이 형성되지 않은 영역에 있는 유전체막의 상부가 노출될 때까지 순차 식각 함으로써, 일례로서 도 3e에 도시된 바와 같이, 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드(206)를 형성한다.
여기에서, 범프 패드(206)는, 예컨대 유전체막으로부터 소정 두께의 높이(예컨대, 실시 예1의 돌출 높이보다 상대적으로 높은 돌출 높이)만큼 돌출되는 형태를 갖는 범프로서 정의될 수 있으며, 감광성 마스크의 오픈 디자인에 따라 여러 가지 형상, 예컨대 원 형상, 타원 형상, 삼각 형상, 사각 형상 중 어느 하나의 형상으로 제조될 수 있다. 이때, 범프 패드(206)의 돌출 높이를 실시 예1의 범프 패드의 돌출 높이보다 상대적으로 더 높게 형성할 수 있는 장점을 갖는 것은 본 실시 예가 패턴 도금 방식을 통해 범프를 형성하기 때문이다. 이때, 범프 패드(206)를 제외한 나머지 구조물은, 예컨대 임베디드 트레이스 기판 베이스로 정의될 수 있다.
즉, 본 실시 예에 따라 제작되는 임베디드 트레이스 기판은 유전체막과 유전체막 내에 임의의 패턴으로 형성되는 금속 호일로 구성되는 임베디드 트레이스 기판 베이스와, 유전체막으로부터 소정 높이만큼 돌출되는 형상으로 금속 호일 상에 형성되는 범프 패드 등을 포함할 수 있다.
따라서, 본 실시 예에 따라 형성되는 범프 패드(또는 범프)는, 전술한 실시 예에서와 마찬가지로, 유전체막으로부터 소정 높이만큼 돌출되는 형상을 통해 접착 면적(예컨대, 반도체 칩의 범프와의 접착 면적 등)을 상대적으로 크게 하기 때문에 범프 패드에서의 계면 접착력을 상대적으로 크게 증진시킬 수 있다.
더욱이, 본 실시 예에 따른 범프 패드 형성 방법은 필요에 따라 희생막의 두께를 더 높게 하여 전면 식각 후에 희생막의 일부가 범프 패드 상에 잔존하도록 함으로써, 범프 패드의 돌출 높이를 더 높일 수도 있음은 물론이며, 범프 패드의 미세(fine) 피치(예컨대, 100㎛ 이하의 미세 피치)에도 효과적으로 적용할 수 있다.
한편, 본 실시 예에서는 1층 구조의 임베디드 트레이스 기판에 범프 패드를 형성하는 것으로 하여 설명하였으나, 전술한 실시 예에서와 마찬가지로, 본 발명이 반드시 이에 한정되는 것은 아니며, 다층 구조를 갖는 임베디드 트레이스 기판에 범프 패드를 형성하는 경우에도 동일하게 적용될 수 있음은 물론이다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
202 : 캐리어
204a, 204b : 분리막
206a, 206b : 금속 패턴
206 : 범프 패드
208a, 208b : 임베디드 트레이스 기판 구조물
304 : 희생막

Claims (18)

  1. 캐리어에 범프 패드 영역으로 정의될 금속 패턴을 형성하는 과정과,
    상기 금속 패턴 상에 유전체막과 금속 호일을 압착한 후 상기 캐리어로부터 박리시킴으로써, 임베디드 트레이스 기판을 제작하는 과정과,
    상기 금속 패턴 상에 상기 범프 패드 영역을 정의하는 패턴의 감광성 마스크를 형성한 후 노광하는 과정과,
    상기 감광성 마스크를 제거한 후 상기 금속 패턴의 노광 영역을 식각하여 상기 범프 패드 영역 이외에 있는 상기 유전체막의 상부를 노출시킴으로써, 상기 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드를 형성하는 과정
    을 포함하는 임베디드 트레이스 기판의 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 캐리어는,
    금속 메탈 또는 에폭시 수지인
    임베디드 트레이스 기판의 범프 형성 방법.
  3. 제 1 항에 있어서,
    상기 유전체막은,
    프리플래그(Prepreg)인
    임베디드 트레이스 기판의 범프 형성 방법.
  4. 제 1 항에 있어서,
    상기 금속 호일은,
    구리, 금, 니켈, 티타늄 중 어느 하나 또는 둘 이상의 조합인
    임베디드 트레이스 기판의 범프 형성 방법.
  5. 제 1 항에 있어서,
    상기 감광성 마스크는,
    DFR(dry film photoresist) 필름인
    임베디드 트레이스 기판의 범프 형성 방법.
  6. 제 1 항에 있어서,
    상기 소정 높이는,
    4㎛ 내지 8㎛ 범위인
    임베디드 트레이스 기판의 범프 형성 방법.
  7. 제 1 항에 있어서,
    상기 범프 패드는,
    원 형상, 타원 형상, 삼각 형상, 사각 형상 중 어느 하나인
    임베디드 트레이스 기판의 범프 형성 방법.
  8. 캐리어에 범프 패드 영역으로 정의될 금속 패턴을 형성하는 과정과,
    상기 금속 패턴 상에 유전체막과 금속 호일을 압착한 후 상기 캐리어로부터 박리시킴으로써, 임베디드 트레이스 기판을 제작하는 과정과,
    상기 금속 패턴 상에 상기 범프 패드 영역을 노출시키는 패턴의 감광성 마스크를 형성하는 과정과,
    노출된 금속 패턴 상에 희생막을 형성한 후 상기 감광성 마스크를 제거하는 과정과,
    전면 식각 공정을 통해 상기 희생막과 금속 패턴을 순차 식각하여 상기 범프 패드 영역 이외에 있는 상기 유전체막의 상부를 노출시킴으로써, 상기 유전체막으로부터 소정 높이만큼 돌출된 형상을 갖는 범프 패드를 형성하는 과정
    을 포함하는 임베디드 트레이스 기판의 범프 형성 방법.
  9. 제 8 항에 있어서,
    상기 캐리어는,
    금속 메탈 또는 에폭시 수지인
    임베디드 트레이스 기판의 범프 형성 방법.
  10. 제 8 항에 있어서,
    상기 유전체막은,
    프리플래그(Prepreg)인
    임베디드 트레이스 기판의 범프 형성 방법.
  11. 제 8 항에 있어서,
    상기 금속 호일은,
    구리, 금, 니켈, 티타늄 중 어느 하나 또는 둘 이상의 조합인
    임베디드 트레이스 기판의 범프 형성 방법.
  12. 제 8 항에 있어서,
    상기 감광성 마스크는,
    DFR(dry film photoresist) 필름인
    임베디드 트레이스 기판의 범프 형성 방법.
  13. 제 8 항에 있어서,
    상기 희생막은,
    상기 금속 패턴과 동일 재질의 패턴 도금막인
    임베디드 트레이스 기판의 범프 형성 방법.
  14. 제 8 항에 있어서,
    상기 범프 패드는,
    원 형상, 타원 형상, 삼각 형상, 사각 형상 중 어느 하나인
    임베디드 트레이스 기판의 범프 형성 방법.
  15. 유전체막과 상기 유전체막 내에 임의의 패턴으로 형성되는 금속 호일로 구성되는 임베디드 트레이스 기판 베이스와,
    상기 유전체막으로부터 소정 높이만큼 돌출되는 형상으로 상기 금속 호일 상에 형성되는 범프 패드
    를 포함하는 임베디드 트레이스 기판.
  16. 제 15 항에 있어서,
    상기 유전체막은,
    프리플래그(Prepreg)인
    임베디드 트레이스 기판.
  17. 제 15 항에 있어서,
    상기 금속 호일은,
    구리, 금, 니켈, 티타늄 중 어느 하나 또는 둘 이상의 조합인
    임베디드 트레이스 기판.
  18. 제 15 항에 있어서,
    상기 범프 패드는,
    원 형상, 타원 형상, 삼각 형상, 사각 형상 중 어느 하나인
    임베디드 트레이스 기판.
KR1020140007915A 2014-01-22 2014-01-22 임베디드 트레이스 기판과 그의 범프 형성 방법 KR101585554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140007915A KR101585554B1 (ko) 2014-01-22 2014-01-22 임베디드 트레이스 기판과 그의 범프 형성 방법
US14/602,233 US9565774B2 (en) 2014-01-22 2015-01-21 Embedded trace substrate and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140007915A KR101585554B1 (ko) 2014-01-22 2014-01-22 임베디드 트레이스 기판과 그의 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20150087691A true KR20150087691A (ko) 2015-07-30
KR101585554B1 KR101585554B1 (ko) 2016-01-14

Family

ID=53546058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140007915A KR101585554B1 (ko) 2014-01-22 2014-01-22 임베디드 트레이스 기판과 그의 범프 형성 방법

Country Status (2)

Country Link
US (1) US9565774B2 (ko)
KR (1) KR101585554B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682555B1 (ko) * 2015-08-07 2016-12-07 대덕전자 주식회사 미세 패턴 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489580B (zh) * 2014-09-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及半导体封装结构
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
US10636742B2 (en) 2017-09-28 2020-04-28 Dialog Semiconductor (US) Limited Very thin embedded trace substrate-system in package (SIP)
US11018024B2 (en) 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
US10629507B1 (en) 2018-11-23 2020-04-21 Dialog Semiconductor (Uk) Limited System in package (SIP)
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
US11251132B1 (en) 2019-08-08 2022-02-15 Dialog Semiconductor (Uk) Limited Integrated type MIS substrate for thin double side SIP package
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法
US11798871B2 (en) 2020-08-21 2023-10-24 Nxp Usa, Inc. Device package substrate structure and method therefor
KR20220042632A (ko) * 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판
US11621218B1 (en) 2021-04-30 2023-04-04 Dialog Semiconductor (Uk) Limited Single side modular 3D stack up SiP with mold cavity
KR102447478B1 (ko) 2022-08-08 2022-09-26 와이엠티 주식회사 임베디드 트레이스 기판 공법용 전기동 도금 첨가제 및 그 제조방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
JP4227482B2 (ja) * 2003-07-18 2009-02-18 パナソニック株式会社 部品内蔵モジュールの製造方法
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
KR100816324B1 (ko) * 2007-05-23 2008-03-24 전자부품연구원 칩 내장형 인쇄회로기판 및 그 제조방법
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
TWI425896B (zh) * 2008-06-11 2014-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR20110030152A (ko) * 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
KR101197514B1 (ko) 2011-03-23 2012-11-09 주식회사 심텍 반도체 패키지 및 그 제조방법
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
TWI458402B (zh) * 2012-08-01 2014-10-21 Zhen Ding Technology Co Ltd 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
US8875390B2 (en) * 2012-10-29 2014-11-04 Kinsus Interconnect Technology Corp. Method of manufacturing a laminate circuit board
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US8772951B1 (en) * 2013-08-29 2014-07-08 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US9373576B2 (en) * 2014-01-09 2016-06-21 Broadcom Corporation Flip chip pad geometry for an IC package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682555B1 (ko) * 2015-08-07 2016-12-07 대덕전자 주식회사 미세 패턴 제조방법

Also Published As

Publication number Publication date
KR101585554B1 (ko) 2016-01-14
US9565774B2 (en) 2017-02-07
US20150208517A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
JP2014027317A (ja) プリント基板の製造方法
TWI530238B (zh) 晶片封裝基板及其製作方法
CN109788666B (zh) 线路基板及其制作方法
TWI671864B (zh) 半導體封裝基板及其製造方法
TWI499364B (zh) 核心基材與線路板的製作方法
KR100602912B1 (ko) 도체 패턴의 제조방법
KR20160001827A (ko) 인쇄회로기판 제조방법
CN109788664B (zh) 一种线路基板及其制作方法
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JP2017017072A (ja) 半導体チップの製造方法
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
TWI605741B (zh) 線路板及其製作方法
TWI581389B (zh) 半導體結構及其製造方法
TWI728410B (zh) 電路板結構及其製作方法
CN210694480U (zh) 具有层间导孔的线路结构
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
US9955578B2 (en) Circuit structure
KR20090070649A (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR101420088B1 (ko) 회로기판 제조방법
CN107680942B (zh) 线路载板及其制作方法
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
KR101682555B1 (ko) 미세 패턴 제조방법
TWI435424B (zh) 基板及應用其之半導體封裝件與其製造方法
KR20140059074A (ko) 회로 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 5