KR20090070649A - 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 - Google Patents
코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 Download PDFInfo
- Publication number
- KR20090070649A KR20090070649A KR1020070138735A KR20070138735A KR20090070649A KR 20090070649 A KR20090070649 A KR 20090070649A KR 1020070138735 A KR1020070138735 A KR 1020070138735A KR 20070138735 A KR20070138735 A KR 20070138735A KR 20090070649 A KR20090070649 A KR 20090070649A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- pad
- plating
- copper plating
- copper
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005516 engineering process Methods 0.000 title description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 70
- 238000007747 plating Methods 0.000 claims abstract description 54
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000011889 copper foil Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 캐리어의 동박에 드라이 필름의 패턴에 따라 노출된 동박을 해프 에칭하여 요철 형태를 형성하고, 솔더 도금으로 요철 내부에 솔더를 형성하고, 솔더 위에 동도금으로 요철을 충진하고 적층 빌드업 및 홀가공을 통해 상기 솔더 위에 동도금된 패드를 형성하고 캐리어를 박리함으로써 솔더 패드는 동도금으로 형성하고 솔더 역시 도금 방식으로 형성함으로써 편차를 최소화하고 솔더 온 패드 사이에는 절연층으로 구성된 댐이 존재하므로 플립 칩 실장 시에 솔더가 퍼져서 서로 단락되는 것이 원천 차단된다.
초박형 기판, 패키지 기판, 코어리스, 플립 칩, 솔더, SIP, SOP.
Description
본 발명은 반도체 다이를 플립 칩(flip chip) 방식으로 패키지 기판에 실장할 때에 필요한 솔더 온 패드(SoP; Solder on Pad; 이하 "솔더 온 패드"라 칭하기로 한다)를 형성하는 방법에 관한 것으로, 특히 150 ㎛ 피치 급 이하의 코어리스 패키지 기판의 솔더 온 패드(SoP)를 구현하는 방법에 관한 것이다.
최근 들어, 전자제품이 소형화 되어감에 따라 반도체 칩을 웨이퍼 레벨 또는 칩 레벨에서 패키지 기판에 직접 실장하는 기술이 통용되고 있다. 반도체 칩("반도체 다이"라고 칭하기도 함)을 패키지 기판에 탑재하기 위해서는, 반도체 다이의 리드를 솔더를 사이에 두고 직접 플립 칩 방식으로 기판의 패드에 접속하게 된다. 따라서, 플립칩 실장 기술에 있어서 반도체 다이의 리드선 간격이 미세화되는 추세를 맞추기 위해서는 플립 칩을 위한 솔더 온 패드(SoP) 사이의 피치 간격도 점점 좁아져야 한다.
도1a 내지 도1h는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면이다. 도1a를 참조하면, 절연층 수지와 동박 회로를 다층 적층하여 형성한 기 판(100)이 도시되어 있으며, 관통홀(10) 및 비아홀(20)이 도시되어 있다. 이어서, 기판의 일 표면에 메탈 스퍼터링(도1b)을 진행하여 스퍼터 메탈층(25)을 형성하고, 드라이 필름(30)을 도포하고 노광 현상 공정을 진행하여 드라이 필름을 패턴 형성한다(도1c). 이어서, 도금 공정을 진행하여 범프 도금(40)을 노출된 동박 위에 형성한다(도1d).
그리고 나면, 드라이 필름(30)을 박리하고(도1e) Ni/Au 도금(45)과 솔더 도금(50)을 진행한다(도1f). 이어서, 드라이 필름(30)을 박리 제거하고 스퍼터 메탈층(25)을 제거한다(도1g). 그리고 나면, 범프 도금 위에 Ni/Au 도금(45)과 솔더 도금(50)이 피복된 솔더(110)가 형성되는데, 리플로우 프로세스를 통해 도1h에서와 같이 솔더를 동그랗게 볼 형태로 가공한다.
그런데, 도1a 내지 도1h에 도시한 종래 기술의 경우, 도전층 형성을 위해서 고비용의 메탈 스퍼터링 프로세스(도1b)가 필요한 단점이 있고, 솔더(110)와 솔더(110) 사이에 댐이 없으므로 플립칩 접합 시에 솔더 온 패드가 서로 전기적으로 단락될 위험이 상존하고 있으며, 도1f의 솔더 도금 과정에서 도금의 편차 관리가 용이하지 않은 기술적 한계가 있다. 또한, 종래 기술은 솔더 리플로우(reflow) 과정에서 편차 관리를 하는데 어려움이 있다.
따라서, 본 발명의 제1 목적은 도전층 형성을 위하여 메탈 스퍼터링 공정 및 후속 단계에서 이를 박리하는 공정이 필요없는 솔더 온 패드(SoP; solder on pad) 형성 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 솔더 온 패드(SoP) 사이의 전기적 단락의 발생을 최소화하면서 피치 간격을 미세화할 수 있는 구리 코어(copper core) 솔더 온 패드 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 캐리어의 동박에 드라이 필름의 패턴에 따라 노출된 동박을 해프 에칭하여 요철 형태를 형성하고, 솔더 도금으로 요철 내부에 솔더를 형성하고, 솔더 위에 동도금으로 요철을 충진하고 적층 빌드업 및 홀가공을 통해 상기 솔더 위에 동도금된 패드를 형성하고 캐리어를 박리함으로써 솔더 패드는 동도금으로 형성하고 솔더 역시 도금 방식으로 형성함으로써 편차를 최소화하고 솔더 온 패드 사이에는 절연층으로 구성된 댐이 존재하므로 플립 칩 실장 시에 솔더 온 패드가 퍼져서 서로 단락되는 것이 원천 차단된다.
본 발명은 반도체 다이를 플립칩 방식으로 실장하기 위한 기판 패드와 솔더 온 패드(SoP)를 형성하는 방법에 있어서, 반도체 다이를 플립칩 방식으로 실장하기 위한 기판 패드와 솔더 온 패드(SoP)를 형성하는 방법에 있어서, (a) CCL의 양면 동박에 접착제를 도포하고 그 위에 동박("제1 동박"이라 칭함)이 적층된 캐리어의 표면 동박(제1 동박)에 드라이 필름을 도포하고 패드를 형성할 위치를 정의하는 패턴을 드라이 필름에 식각 형성하는 단계; (b) 상기 드라이 필름 패턴에 따라 노출된 제1 동박의 표면을 해프 에칭하여 제1 동박의 표면에 요철을 형성하는 단계; (c) 상기 요철이 형성된 제1 동박의 요철 표면에 솔더 도금을 형성하는 단계; (d) 동도금을 수행하여 상기 요철의 표면에 덮여 있는 솔더 도금 위를 동도금("제1 동도금"이라 칭함)으로 충진하는 단계; (e) 상기 드라이 필름을 박리하고 표면을 연마하여 평탄화하는 단계; (f) 상기 기판에 절연층을 적층하고 상기 솔더와 제1 동도금으로 충진된 요철의 상부 절연층을 선택적으로 식각하여 홀을 형성하고, 상기 홀을 충진하도록 동도금을 진행하여 기판 표면에 동도금("제2 동도금"이라 칭함)을 형성하고 상기 솔더 상부에만 남도록 선택 식각함으로써 솔더 위에 제1 동도금과 제2 동도금이 적층연결된 패드를 형성하는 단계; 및 (g) 상기 캐리어의 접착층을 필 오프(peel off)하여 캐리어를 박리하여 상하 두 개의 적층 구조로 분리하고, 박리된 적층 구조를 알칼리 에칭함으로써 노출된 동박을 식각 제거하여 솔더를 노출하는 단계를 포함하는 솔더 온 패드(SoP) 제조 방법을 제공한다.
본 발명은 종래 기술과 달리 고비용의 스퍼링 공정 및 박리 공정이 필요 없으며, 솔더 온 패드 내부에 구리 코어가 존재하므로 플립 칩 접합 시에 전기적 단락의 위험성이 전혀 없는 장점이 있다. 더욱이, 본 발명은 소프트 골드 도금과 같은 고가의 패드 피니시 처리 시 필요 없으므로 제조 원가를 낮출 수 있는 장점이 있다.
이하에서는, 첨부 도면 도2a 내지 도2j를 참조하여 본 발명에 따라 플립 칩 실장을 위한 솔더 온 패드 제조 방법을 상세히 설명한다.
도2a 내지 도2j는 본 발명의 양호한 실시예에 따른 솔더 온 패드 제조 공법 을 나타낸 도면이다. 도2a를 참조하면, 절연층(210)의 상하 양쪽 표면에 동박(211, 212)이 피복된 레이어(copper cladded laminate; 통상 당업계에서는 "CCL"이라 칭하고 있다)에 제2 동박(220)을 접착층(221)을 사이에 두고 서로 적층한다. 본 발명의 양호한 실시예로서, 접착층(221)은 도전성 접착제를 사용할 수 있다.
도2b를 참조하면, 캐리어(250) 표면에 드라이 필름(260)을 도포하고 패드(pad)가 위치할 곳이 노출되도록 드라이 필름(260)을 패턴 형성한다. 이어서, 도2c를 참조하면, 드라이 필름(260) 패턴에 의해 노출된 제2 동박(220) 표면을 해프 에칭함으로써 약 15 ㎛ 정도 깊이를 갖도록 요철 형태(215)로 식각을 한다.
도2d를 참조하면, 해프 에칭되어 노출된 표면에 솔더 도금(265)을 진행하고 이어서 동도금을 진행해서 요철 형태(215)를 솔더 도금(265)과 동도금(270)으로 완전히 충진한다. 도2e를 참조하면, 드라이 필름(260)을 박리 제거하고 표면을 연마(grinding)한다.
이어서, 기판의 표면에 절연층(280), 예를 들어 프리프레그를 적층하고 홀가공을 통해 절연층(280)에 홀(281)을 형성한다. 도2g를 참조하면, 동도금 공정을 진행해서 홀(281) 내부를 동도금(285)으로 충진하도록 진행하여 동박을 기판 표면에 형성하고, 드라이 필름(도시하지 않음)으로 패드와 패드가 분리되도록 패턴을 형성하고 식각하여 솔더(265) 온 패드(285) 회로를 구성한다. 이어서, 드라이 필름을 박리 제거한 후 표면을 연마하여 평탄화하고, 빌드업(build-up) 공정을 수행한다(도2h).
도2h에서 생략한 빌드 업 공정은 절연층과 적층한 후, 드라이필름으로 패턴 을 형성하여 홀 가공을 하고 동도금을 수행하여 적층된 형태의 솔더(265) 온 패드(295)가 제작된다. 이어서, 도2h의 감광성 레지스트 잉크(296)를 도포하고 접착제(221)를 필 오프(peel off)하여 캐리어(250) 상하로 형성된 적층 구조를 캐리어(250)로부터 박리하면, 도2i와 같은 적층 구조 두 개를 얻게 된다. 이어서, 알칼리 에칭을 통해 동박층(220)을 식각 제거하면, 도2j와 같은 솔더(265) 온 패드와 패드(295)가 형성된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 솔더 온 패드 형성 기술은 솔더 사이에 댐이 형성되 어 있으므로 플립칩 접합 시에 전기적 단락의 위험성이 제거된다. 따라서, 솔더 온 패드 피치 간격을 미세화할 수 있다. 또한, 본 발명은 패드에 대한 피니시(finish) 처리가 필요 없어지므로 제조 원가가 감소하는 효과가 있다.
도1a 내지 도1h는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면.
도2a 내지 도2j는 본 발명의 양호한 실시예에 따른 솔더 온 패드 제조 공법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 관통홀
20: 비아홀
25: 스퍼터 메탈층
30, 260: 드라이 필름
40: 범프 도금
45: Ni/Au 도금
50, 265: 솔더 도금
110: 솔더
210: 절연층
211, 212: 동박
220: 제2 동박
221: 접착층
250: 캐리어
270: 동도금
Claims (3)
- 반도체 다이를 플립칩 방식으로 실장하기 위한 기판 패드와 솔더 온 패드(SoP)를 형성하는 방법에 있어서,(a) CCL의 양면 동박에 접착제를 도포하고 그 위에 동박("제1 동박"이라 칭함)이 적층된 캐리어의 표면 동박(제1 동박)에 드라이 필름을 도포하고 패드를 형성할 위치를 정의하는 패턴을 드라이 필름에 식각 형성하는 단계;(b) 상기 드라이 필름 패턴에 따라 노출된 제1 동박의 표면을 해프 에칭하여 제1 동박의 표면에 요철을 형성하는 단계;(c) 상기 요철이 형성된 제1 동박의 요철 표면에 솔더 도금을 형성하는 단계;(d) 동도금을 수행하여 상기 요철의 표면에 덮여 있는 솔더 도금 위를 동도금("제1 동도금"이라 칭함)으로 충진하는 단계;(e) 상기 드라이 필름을 박리하고 표면을 연마하여 평탄화하는 단계;(f) 상기 기판에 절연층을 적층하고 상기 솔더와 제1 동도금으로 충진된 요철의 상부 절연층을 선택적으로 식각하여 홀을 형성하고, 상기 홀을 충진하도록 동도금을 진행하여 기판 표면에 동도금("제2 동도금"이라 칭함)을 형성하고 상기 솔더 상부에만 남도록 선택 식각함으로써 솔더 위에 제1 동도금과 제2 동도금이 적층연결된 패드를 형성하는 단계; 및(g) 상기 캐리어의 접착층을 필 오프(peel off)하여 캐리어를 박리하여 상하 두 개의 적층 구조로 분리하고, 박리된 적층 구조를 알칼리 에칭함으로써 노출된 동박을 식각 제거하여 솔더를 노출하는 단계를 포함하는 제조 방법.
- 제1항에 있어서, 상기 단계 (g)에 후속하여 절연층을 적층하고 상기 솔더와 제1 동도금으로 충진되고 제2 동도금으로 적층된 부위 상부 절연층을 선택적으로 식각하여 홀을 재차 형성하고, 상기 홀을 충진하도록 동도금을 진행하여 기판 표면에 동도금("제3 동도금"이라 칭함)을 형성하고 상기 솔더 상부에만 남도록 선택 식각함으로써 솔더 위에 제1 동도금과 제2 동도금 및 제3 동도금이 적층 연결된 패드를 형성하는 단계를 더 포함하는 제조 방법.
- 제1항 또는 제2항에 따라 제조된 솔더 온 패드를 구비한 패키지 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138735A KR100925669B1 (ko) | 2007-12-27 | 2007-12-27 | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138735A KR100925669B1 (ko) | 2007-12-27 | 2007-12-27 | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070649A true KR20090070649A (ko) | 2009-07-01 |
| KR100925669B1 KR100925669B1 (ko) | 2009-11-10 |
Family
ID=41322163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138735A KR100925669B1 (ko) | 2007-12-27 | 2007-12-27 | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100925669B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673066B2 (en) | 2015-06-30 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Apparatus and method of manufacturing semiconductor package module |
| CN111556650A (zh) * | 2019-02-11 | 2020-08-18 | 三星电机株式会社 | 印刷电路板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220022762A (ko) | 2020-08-19 | 2022-02-28 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283925A (ja) * | 1996-04-16 | 1997-10-31 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
| JP4541763B2 (ja) * | 2004-01-19 | 2010-09-08 | 新光電気工業株式会社 | 回路基板の製造方法 |
| JP5105168B2 (ja) | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| TWI295842B (en) | 2006-04-19 | 2008-04-11 | Phoenix Prec Technology Corp | A method for manufacturing a coreless package substrate |
-
2007
- 2007-12-27 KR KR1020070138735A patent/KR100925669B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673066B2 (en) | 2015-06-30 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Apparatus and method of manufacturing semiconductor package module |
| CN111556650A (zh) * | 2019-02-11 | 2020-08-18 | 三星电机株式会社 | 印刷电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100925669B1 (ko) | 2009-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945483B2 (ja) | 半導体装置の製造方法 | |
| KR101131288B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US9681546B2 (en) | Wiring substrate and semiconductor device | |
| US20150014027A1 (en) | Wiring board and method for manufacturing the same | |
| KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
| JP2010283044A (ja) | 配線基板および配線基板の製造方法 | |
| KR20120109427A (ko) | 배선 기판 및 반도체 장치 | |
| JP2008153326A (ja) | 半導体装置の製造方法 | |
| US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| JP2008258646A (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
| US10840170B2 (en) | Semiconductor package substrate and method for manufacturing same | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| TW201913915A (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
| KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
| JP6689691B2 (ja) | 配線基板及びその製造方法 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| JP7456097B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2008028336A (ja) | 電子部品の製造方法 | |
| KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR102557466B1 (ko) | 리드 프레임 및 리드 프레임의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 10 |