KR20110030152A - 패키지기판 및 그 제조방법 - Google Patents

패키지기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110030152A
KR20110030152A KR1020090088149A KR20090088149A KR20110030152A KR 20110030152 A KR20110030152 A KR 20110030152A KR 1020090088149 A KR1020090088149 A KR 1020090088149A KR 20090088149 A KR20090088149 A KR 20090088149A KR 20110030152 A KR20110030152 A KR 20110030152A
Authority
KR
South Korea
Prior art keywords
package substrate
insulating
layer
insulating member
insulating layer
Prior art date
Application number
KR1020090088149A
Other languages
English (en)
Inventor
이재준
안진용
김진호
전동주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090088149A priority Critical patent/KR20110030152A/ko
Priority to US12/610,166 priority patent/US20110061922A1/en
Publication of KR20110030152A publication Critical patent/KR20110030152A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 패키지기판에 관련되며, 층간 연결비아를 포함하는 회로층이 형성된 절연층, 및 상기 절연층이 분리되도록 상기 절연층 사이에 형성된 절연부재를 포함하여 패키지기판에 발생하는 휨을 방지하고 기판의 랜드 코-플래러니티를 낮출 수 있다.
또한, 본 발명은 상술한 패키지기판의 제조방법에 관련되며, (a) 캐리어에 제1 회로층을 형성하는 단계, (b) 상기 제1 회로층이 형성된 상기 캐리어에 절연층을 적층하는 단계, (c) 상기 절연층이 분리되도록 절연부재를 상기 절연층 사이에 형성하는 단계, (d) 상기 절연층과 상기 절연부재에 비아를 포함하는 제2 회로층을 형성하는 단계, 및 (e) 상기 캐리어를 제거하는 단계를 포함한다.
패키지기판, 랜드 코-플래러니티, 휨, 열팽창계수, 절연부재

Description

패키지기판 및 그 제조방법{PACKAGE SUBSTRATE AND METHOD OF FARICATIING THE SAME}
본 발명은 패키지기판 및 그 제조방법에 관련된다.
전자기기의 고성능화 및 소형화로 신호전달 속도가 향상된 박형의 패키지기판이 필요하게 되었다. 이러한 시장의 요구를 만족시키기 위해 패키지기판은 기존의 코어부를 갖는 기판 제품에서 코어부를 제거하여 두께를 낮추는 방향으로 개발되고 있다. 이러한 박형 코어리스 패키지기판은 얇아진 두께에 따라 루프 인덕턴스(Loop Inductance)가 낮아져 신호 전달 속도가 크게 향상된다.
그러나, 이러한 고밀도 박형 코어리스 패키지기판은 전기적 특성은 향상되지만, 기판의 두께가 점점 얇아지면서 기존의 코어부를 갖는 기판을 사용했을 때보다 최종제품의 휨 발생이 증가하고 있다.
한편, 패키지기판이 마더보드(mother board)에 실장되어 전자부품으로서 기능을 수행하기 위해서는, 패키지기판에 다이를 실장하는 1차 실장공정과 패키지기판를 마더보드에 실장하는 2차 실장공정이 진행하게 된다. 이러한 1차, 2차 실장공정의 순조로운 실행을 위해서 패키지기판은 다이가 실장되는 영역의 낮은 랜드 코- 플래러니티(Land co-planarity)와 기판 전체의 낮은 랜드 코-플래러니티가 요구된다.
종래의 박형 코어리스 패키지기판은 회로층과 절연층이 번갈아 가며 적층되어 제조되었다. 패키지기판은 서로 다른 구리 함유량을 갖는 회로층과 회로층 사이의 접속을 위해 비아 형성을 위한 절연층이 존재한다. 그리고 이러한 절연층은 동일한 기계적 특성(강성 및 열팽창계수)을 갖는 재료들로 이루어진다.
이렇듯, 동일한 재료특성을 갖는 절연층이 적용됨에 따라 패키지기판은 기판의 제조공정에서 발생하는 열의 영향을 받아 기판 전체에 휨이 발생할 수 있다. 또한 휨이 발생한 패키지기판은 추후실행되는 1차 실장공정에서 다이 실장영역(C4 영역)의 랜드 코-플래러니티와 기판 전체의 랜드 코-플래러니티가 영향을 받아 다이의 실장을 곤란하게 만든다. 그에 따라 다이가 실장된 패키지기판을 마더보드에 실장하는 2차 실장공정은 더욱 어려워진다.
또한, 상술한 1차 실장공정과 2차 실장공정의 문제는 패키지기판이 다층구조를 갖는 경우, 각 층 사이의 열팽창율 미스매치로 인해 더욱 심각해진다.
그리고, 패키지기판의 휨 정도는 중심부에서 가로 또는 세로 모서리방향으로 갈수록 커지며, 가로방향의 휨과 세로방향의 휨(warpage)이 합쳐지는 패키지기판의 코너부분에서 가장 크게 발생한다.
상술한 것과 같이, 박형 코어리스 패키지기판은 그 구조상 열에 민감하여 기판의 랜드 코-플래러니티의 제어가 어렵고, 기판에 휨이 발생하는 경우 1차 실장의 수율이 떨어지고, 또한 2차 실장의 수율이 떨어지게 된다. 따라서 패키지기판을 생 산하고도 최종제품을 생산하는 과정에서 불량율은 매우 증가하게 된다.
본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로, 열팽창계수가 낮은 절연부재가 절연층을 분리하도록 절연층 사이에 형성된 패키지기판을 제안한다.
또한, 본 발명에 따른 패키지기판은 절연부재를 절연층 사이에 폐루프 형상 또는 라인 형상으로 패턴화하여 다이 실장영역과 전체 기판은 낮은 랜드 코-플래러니티를 가질 수 있다.
또한, 상기와 같은 패키지기판의 제조방법을 제안한다.
본 발명의 바람직한 실시예에 따른 패키지기판은, 층간 연결비아를 포함하는 회로층이 형성된 절연층; 및 상기 절연층이 분리되도록 상기 절연층 사이에 형성된 절연부재를 포함하는 것을 특징으로 한다.
또한, 상기 절연부재는 상기 절연층보다 열팽창계수가 낮은 물질로 형성된 것을 특징으로 한다.
또한, 상기 절연부재는 상기 절연층의 두께방향으로 형성되되, 평면상으로 폐루프 형상을 갖는 것을 특징으로 한다.
또한, 상기 절연부재는 평면상으로 다수의 폐루프 형상을 갖는 것을 특징으로 한다.
또한, 상기 폐루프 형상은 원형 또는 사각형인 것을 특징으로 한다.
또한, 상기 절연부재는 내부에 다이 실장영역을 포함하도록 형성된 것을 특 징으로 한다.
또한, 상기 절연층은 다층구조인 것을 특징으로 한다.
또한, 상기 절연부재는 상기 절연층의 두께방향으로 형성되되, 평면상으로 라인 형상을 갖는 것을 특징으로 한다.
또한, 상기 절연부재는 평면상으로 다수의 라인 형상을 갖는 것을 특징으로 한다.
또한, 상기 라인 형상은 가로방향 또는 세로방향으로 형성된 것을 특징으로 한다.
또한, 상기 라인 형상은 가로방향과 세로방향으로 동시에 형성되어, 다이 실장영역을 둘러쌓는 폐라인을 형성하는 것을 특징으로 한다.
또한, 상기 폐라인을 둘러쌓는 하나 이상의 보조 폐루프를 더 포함하는 것을 특징으로 한다.
또한, 상기 보조 폐루프는 원형 또는 사각형 형상인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 패키지기판의 제조방법은, (a) 캐리어에 제1 회로층을 형성하는 단계; (b) 상기 제1 회로층이 형성된 상기 캐리어에 절연층을 적층하는 단계; (c) 상기 절연층이 분리되도록 절연부재를 상기 절연층 사이에 형성하는 단계; (d) 상기 절연층과 상기 절연부재에 비아를 포함하는 제2 회로층을 형성하는 단계; 및 (e) 상기 캐리어를 제거하는 단계를 포함한다.
또한, 상기 (e)단계 이후에, (f) 상기 제1 회로층과 상기 제2 회로층의 일면 또는 양면에 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (b)단계는, 두께 방향으로 트렌치가 형성된 절연층을 적층하여 이루어지고, 상기 (c)단계는, 상기 트렌치에 절연부재를 충진하여 이루어진 것을 특징으로 한다.
또한, 상기 (b)단계는,반경화된 절연층을 적층하여 이루어지고, 상기 (c)단계는, 절연부재를 상기 절연층에 함침하여 이루어지는 것을 특징으로 한다.
또한, 상기 (c)단계는, 상기 절연층에 트렌치를 형성하고, 상기 트렌치에 절연부재를 충진하여 이루어지는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 패키지기판의 제조방법은, (a) 캐리어에 제1 회로층을 형성하는 단계; (b) 상기 제1 회로층이 형성된 캐리어에 절연부재를 적층하는 단계; (c) 상기 절연부재가 함침되어 분할되게 절연층을 상기 절연부재가 적층된 상기 캐리어에 적층하는 단계; (d) 상기 절연층과 상기 절연부재에 비아를 포함하는 제2 회로층을 형성하는 단계; 및 (e) 상기 캐리어를 제거하는 단계를 포함한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 절연부재가 절연층을 분리하도록 절연층 사이에 형성되어 패키지기판에 발생하는 휨을 절단하여 다이 실장영역의 랜드 코-플래러니티와 전체 기판의 랜드 코-플래러니티를 낮출 수 있다.
또한, 본 발명은 절연층보다 열팽창계수가 낮은 절연부재를 절연층의 두께방향으로 위치하도록 절연층 사이에 형성하여, 절연층의 일면과 타면의 열팽창율을 근사화하여 기판의 휨 발생을 방지함으로써, 다이 실장영역의 랜드 코-플래러니티와 전체 기판의 랜드 코-플래러니티를 낮출 수 있다.
그에 따라, 패키지기판의 1차 실장공정, 및 2차 실장공정에서의 불량율이 감소된다. 또한, 다이 실장영역의 랜드 코-플래러니티를 낮춰 다이와 기판의 연결부에서 발생하는 응력을 줄여 패키지기판의 수명을 연장시킨다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판 단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 패키지기판의 단면도이고, 도 2는 본 발명의 바람직한 또 다른 실시예에 따른 패키지 기판의 평면도이고, 도 3은 본 발명의 바람직한 또 다른 실시예에 따른 패키지기판의 평면도이다. 이하, 이를 참조하여 본 발명의 바람직한 실시예에 따른 패키지기판을 설명하기로 한다.
도 1에 도시된 것과 같이 본 발명의 바람직한 실시예에 따른 패키지기판은, 회로층(10)이 형성된 절연층(20), 절연층(20)이 분리되도록 절연층(20) 사이에 형성된 절연부재(30)를 포함한다.
회로층(10)은 전기적 신호를 전달하는 금속층으로 절연층(20)의 일면에 형성된 제1 회로층(11), 제1 회로층(11)과 비아(12)를 통해 연결된 제2 회로층(13)을 포함한다. 이러한 패키지기판은 일면에서 다이를 실장하고, 타면에서 마더보드에 실장된다. 제1 회로층(11)과 제2 회로층(13)은 1차 실장 및 2차 실장에서 솔더볼이 접속하는 접속패드와 신호를 전달하는 회로패턴을 포함한다. 다만, 도 9에 도시된 회로층(10)의 형상은 하나의 예시에 불과하다.
절연층(20)은 기판의 부피를 형성하며 회로층(10)을 보호하고 인접하는 회로층 사이를 분리한다. 이러한 절연층(20)은 열경화성 수지 또는 열가소성 수지 등 플라스틱 수지로 구성되며, 유리섬유, 유리부직포 등 보강재를 포함할 수 있다.
도 1에서 절연층(20)은 단층구조로 도시되고 있으나 일 예에 불과하며, 절연층은 다층구조를 가질 수 있다. 다층구조는 회로층(10)을 포함하는 절연층(20) 위에 회로층을 포함하는 절연층을 하나 이상 더 적층하여 형성된다. 절연층의 수에 따라 2층, 3층, 또는 4층 구조를 가질 수 있고, 적층되는 수가 많을수록 패키지기판의 전체두께는 증가한다.
절연부재(30)는 절연층(20)이 분리되도록 절연층(20) 사이에 형성된다. 회로층(10)과 절연층(20)을 기본구성으로 하는 패키지기판은 전기적 특성은 향상되지만 두께가 얇아져 기판에 휨이 발생한다. 패키지기판에 다이를 실장(1차 실장)하고, 다이가 실장된 패키지기판을 마더보드에 실장(2차 실장)하기 위해, 패키지기판의 다이 실장영역과 패키지기판 전체는 낮은 코-플래러너티를 요구하는데, 이러한 휨 발생은 상술한 1차 실장과 2차 실장에서 문제를 발생시킨다.
이때, 절연부재(30)는 절연층(20) 사이에 형성되어 절연층(20)을 공간적으로 분리하는데, 기판에 발생하는 휨은 기판 전체에 연속적으로 발생하므로, 절연층(20) 사이에 형성된 절연부재(30)는 이러한 연속적인 휨을 절단시킨다. 따라서 기판에 발생한 휨은 절연부재(30)의 수에 따라 더욱 잘게 절단되고 기판의 코-플래러니티는 더욱 낮아지게 된다.
또한, 절연부재(30)는 절연층(20)보다 낮은 열팽창계수(낮은 열 팽창계수를 갖는 이종절연재로 형성되므로)를 갖는 물질로 형성되는 것이 바람직하다. 상술한 1차 실장과 2차 실장, 또는 기타 제조공정 등에서 패키지기판의 일면과 타면에 동일하지 않은 열이 가해질 수 있다. 그에 따라 열에 민감한 패키지기판은 일면과 타면이 각각 다른 비율로 팽창하고 기판은 휨이 발생한다.
이때, 도 1에 도시한 바와 같이, 열팽창계수가 낮은 절연부재(30)를 절연층(20)의 두께방향으로 위치하도록 절연층(20) 사이에 형성한다. 기판의 일면에 받는 열을 흡수하여 타면으로 열을 전달하고, 이때 절연부재(30)는 낮은 열팽창계수를 가져 절연층(20)보다 상대적으로 덜 팽창함으로써 일면의 팽창율을 감소시키고 일면과 타면의 불균형적인 팽창으로 인한 휨 발생을 방지할 수 있다.
한편, 도 1에는 절연부재(30)가 절연층(20)의 두께를 전부 관통하여 형성되어 있지만, 절연층(20)의 일면에서 중심영역까지 일부 관통하여 형성될 수도 있다. 그리고 절연부재(30)는 절연층(20)에 형성된 회로층(10)에 영향을 주지 않도록 회로층이 위치하지 않는 부분에만 형성되는 것이 바람직하다.
또한, 절연부재(30)는 상술한 것과 같이 절연층의 두께방향으로 형성되며, 평면상으로 폐루프 형상을 갖도록 형성되는 것이 바람직하다. 도 2를 참조하여 상세히 설명하면 다음과 같다. 다만, 도 2에는 도시의 편의를 위해 회로층이 생략되어 도시되었다.
절연부재(30)가 폐루프 형상를 가짐으로써 절연층(20)은 폐루프를 기준으로 안쪽 영역과 바깥쪽 영역으로 나뉘게 되고, 기판에 연속적으로 발생하는 휨은 폐루프를 기준으로 절단되게 된다. 단면방향(A-A')을 기준으로 검토하면, 하나의 폐루프 형상의 절연부재(30)가 형성된 경우 A-A' 방향으로 연속된 하나의 휨은 두 지점에서 절단되어 3개의 개별 휨으로 나뉜다. 그에 따라 기판의 랜드 코-플래러니티는 낮아진다.
또한, 절연부재(30)는 평면상으로 다수의 폐루프 형상을 갖는 것이 바람직하다. 다수의 폐루프 형상을 가지면 절연층(20)을 더 많은 영역으로 나눌 수 있고, 그에 따라 기판에 발생한 휨은 더 잘게 절단된다. 예를 들면 2개의 폐루프는 하나의 휨을 4 지점에서 절단하여 5개의 개별 휨으로 나눈다.
이러한, 폐루프 형상은 사각형 또는 원형으로 형성되는 것이 바람직하다. 도 2에는 절연부재(30)가 한 개의 사각형 폐루프를 가지며 평면상에 형성되어 있다. 패키지기판의 휨 발생 정도는 패키지기판의 모서리부분이나 코너부분에 갈수록 커지는 것이 일반적인데, 도 2에 도시된 것과 같이 다이 실장영역(15)에서 기판의 모서리 사이의 중간 부분에 절연부재(30)가 사각형 형상으로 형성되면, 기판의 휨을 전체적으로 균일하게 절단할 수 있다. 다이 실장영역(15)과 기판의 코너부분 사이의 중간 부분에 절연부재(30)의 코너부가 위치하고, 다이 실장영역과 기판의 모서리 사이의 중간 부분에 절연부재(30)의 모서리가 위치하면, 절연부재(30)는 다이 실장영역(15)과 기판의 엣지영역 사이의 중간에 위치하므로 다이 실장영역(15)과 절연부재(30) 사이의 거리, 절연부재(30)와 기판의 엣지영역 사이의 거리의 비율은 균일해지므로 기판의 휨은 일정하게 절단된다.
그리고, 원형 형상의 폐루프 또한 기판의 휨을 전체적으로 균일하게 절단할 수 있고, 기판에 발생한 휨을 원형으로 절단하여 휨의 방향을 바꿀 수 있다.
또한, 폐루프 형상의 절연부재(30)는 평면상으로 내부에 다이 실장영역(15)을 포함하도록 형성되는 것이 바람직하다. 이때, 폐루프 형상의 절연부재(30)가 기판에 다수 형성되는 경우, 최 내측의 절연부재(30)가 다이 실장영역을 둘러쌓도록 형성되는 것이 바람직하다. 다이 실장영역(15)은 1차 실장공정에 따라 패키지기판에 다이가 실장되는 영역으로 다수의 접속패드가 형성될 수 있어, 견고성이 요구되는 영역이다. 따라서 기판의 랜드 코-플래러니티를 낮추며, 다이 실장영역(15)의 견고성을 유지하기 위해 다이 실장영역(15)은 절연부재(30)가 형성되지 않는 것이 바람직하다.
도 3을 참조하여 본 발명의 바람직한 또 다른 실시예에 따른 패키지기판을 설명한다. 다만, 도 1 및 도 2를 참조하여 설명한 패키지기판과 동일한 구성요소에 대한 설명은 생략한다.
도 3에 도시된 것과 같이 본 발명의 실시예에 따른 패키지기판은, 절연부재(30)가 절연층의 두께방향으로 형성되고, 평면상으로 라인 형상을 갖는 것을 특징으로 한다.
라인 형상의 절연부재(30)는 절연층(20)을 일측에서 타측으로 양분하며, 기판에 발생하는 휨 역시 양분하여 절단한다. 따라서 다수의 라인 형상을 갖는 것이 기판의 휨을 더욱 잘게 절단하므로 휨 절감을 위해 바람직하다.
이때, 라인 형상의 절연부재(30)는 가로방향 또는 세로방향으로 형성될 수 있다. 다수의 라인 형상을 가지며 가로방향 또는 세로방향으로 형성되는 경우 각각의 라인 형상의 절연부재(30)는 인접하는 라인 형상의 절연부재(30)와 평행하게 형성되는 것이 바람직하다. 기판에 발생하는 휨을 균일하게 절단할 수 있기 때문이다.
또한, 도 3에 도시된 것과 같이, 라인 형상의 절연부재(30)는 가로방향과 세로방향으로 동시에 형성되어, 다이 실장영역을 둘러쌓는 폐라인을 형성할 수 있다. 한편, 폐라인 형상은 도 2를 참조하여 설명한 폐루프 구조와 달리, 라인 형상의 절연부재(30)를 가로방향과 세로방향으로 동시에 형성함에 따라 부가적으로 발생한다.
이러한 라인 형상을 갖는 경우 기판의 휨을 가로방향과 세로방향으로 각각 절단하여 휨의 방향을 세분하여 절단할 수 있다. 또한 두 개의 가로방향 절연부재(30)와 두 개의 세로방향 절연부재(30)가 동시에 형성되어 다이 실장영역(15)을 둘러쌓는 폐라인을 형성하면, 휨의 방향을 세분하여 절단하는 동시에 다이 실장영역(15)의 견고성을 확보할 수 있다.
그리고, 도 3에 도시된 것과 같이, 보조 폐루프의 절연부재(30)를 더 포함할 수 있다. 보조 폐루프의 절연부재(30)는 기판의 휨을 더욱 세분하여 절단하는 동시에 휨의 절단 방향을 보조 폐루프 형상으로 발생시킨다. 따라서, 보조 폐루프는 사각형 또는 원형으로 형성되는 것이 바람직하다. 이러한 형상의 보조 폐루프는 도 1을 참조하여 설명한 것과 같이 기판의 모서리 방향에서 발생하는 휨을 절감시킨다.
본 실시예에 따른 휨 절감효과를 도 4와 도 5를 참조하여 설명하면 아래와 같다. 도 4는 종래의 패키지기판의 랜드 코-플래러니티에 대한 시뮬레이션결과를 도시하고 있으며, 도 5는 도 3에 도시된 것과 같이, 두 개의 가로방향 절연부재(30)와 두 개의 세로방향의 절연부재(30)가 동시에 형성되어 다이 실장영역(15)을 둘러쌓는 폐라인을 형성하고, 다이 실장영역(15)을 둘러쌓는 원형의 보조 폐루프 절연부재(30)를 더 포함하는 패키지기판의 랜드 코-플래러니티에 대한 시뮬레이션 결과를 도시하고 있다.
시뮬레이션 결과를 분석하면, 본 실시예에 따른 패키지기판은 종래의 패키지기판에 비해 랜드 코-플래러니티가 다이 실장영역은 약 12%, 그 이외의 영역은 약 42% 감소하였다.
도 6 내지 도 11은 본 발명의 바람직한 제1 실시예에 따른 패키지기판의 제조공정도이고, 도 12 내지 도 16은 본 발명의 바람직한 제2 실시예에 따른 패키지기판의 제조공정도이고, 도 17 내지 도 21은 본 발명의 바람직한 제3 실시예에 따른 패키지기판의 제조공정도이고, 도 22 내지 도 26은 본 발명의 바람직한 제4 실시예에 따른 패키지기판의 제조공정도이다. 이하, 이를 참조하여 본 발명의 바람직한 실시예에 따른 패키지기판의 제조방법을 설명하기로 한다.
도 6 내지 도 11을 참조하여 본 발명의 바람직한 제1 실시예에 따른 패키지기판의 제조방법을 설명하면 아래와 같다.
먼저, 도 6에 도시된 것과 같이 캐리어(5)에 제1 회로층(11)을 형성한다.
이때, 캐리어(5)는 일정한 강성을 갖는 것으로 패키지기판의 두께가 얇기 때문에 그 제조공정에서 공정성의 문제가 발생할 수 있어, 캐리어(5)를 사용하여 패키지기판의 제조에 강성을 부여하여 기판 제조의 공정성을 높인다. 이러한 캐리어(5)는 금속, 합성 플라스틱 등이 될 수 있다. 이러한 캐리어(5)는 패키지기판의 제조에 있어 최종단계에서 제거된다.
캐리어(5) 상에 형성되는 제1 회로층(11)은 동 도금 또는 잉크젯 프린팅과 같은 일반적인 방법에 의해 형성된다. 이러한 제1 회로층(11)은 다이를 실장하는 1차 실장 또는 패키지기판을 마더보드에 실장하는 2차 실장에서 솔더볼에 의해 접속하는 패드 역할을 하는 회로패턴을 포함한다.
다음, 도 7에 도시된 것과 같이 제1 회로층(11)이 형성된 상기 캐리어(5)에 절연층(20)을 적층한다.
절연층(20)은 상술한 제1 회로층(11)이 모두 커버되도록 캐리어(5)에 적층된다. 유리섬유에 열경화성 수지를 침투시킨 반 경화상태의 프리프레그를 적층하는 것이 바람직하다. 절연층(20)은 패키지기판을 지지하며, 층간 회로층 사이를 절연하는 역할을 한다.
또한, 절연층(20)은 플라스틱 수지를 캐리어(5) 상에 도포하여 적층하는 방식으로 형성될 수 있다. 이때의 플라스틱 수지는 열경화성수지, 열가소성수지 등 플라스틱수지가 될 수 있다. 이러한 플라스틱수지는 유리섬유 등 보조재와 소포제, 분산제 등 첨가제를 더 포함할 수 있는데, 이러한 재료 및 구성은 공지된바 상세한 설명은 생략한다.
그리고, 도 8에 도시된 것과 같이 절연층(20)이 분리되도록 절연부재(30)를 상기 절연층(20) 사이에 형성한다.
패키지기판은 기판의 상면과 하면의 열팽창율 차이를 원인으로, 또한 상술한 1차 실장과 2차 실장 공정을 거침에 따라 가열, 가압되어 휨이 발생할 수 있는데, 기판의 휨을 절단하여 기판의 코-플래러니티를 낮추기 위해 절연부재(30)는 절연층 사이에 형성되어 절연재(20)를 공간적으로 분리한다.
이때, 절연층(20)을 분리하기 위해 반 경화 상태의 절연층(20)에 절연부재(30)를 함침한다. 이러한 절연부재(30)는 절연층(20)을 이루는 플라스틱 수지보다 열팽창계수가 낮은 이종 플라스틱 수지로 구성되는 것이 바람직하다. 절연부재(30)는 폐루프 형상, 또는 라인 형상을 가질 수 있다. 형상이 미리 결정되어 제조된 절연부재(30)를 준비하여 반 경화 상태의 절연층(20)에 함침한다.
또한, 도 9에 도시된 것과 같이 절연층(20)과 절연부재(30)에 비아(12)를 포함하는 제2 회로층(13)을 형성한다.
캐리어(5) 상에 형성된 제1 회로층(11)과 절연층(20) 상에 형성될 제2 회로층(13)을 연결하는 비아(12)를 형성하기 위해 절연층(20)에 비아홀을 형성한다. 이 러한 비아홀을 형성하는 방법은 기계적 드릴링과 레이저 드릴링 등이 있다.
그리고, 비아홀에 무전해 동도금 및 전기 동도금으로 비아(12)를 형성하거나, 동도금액을 충진하여 비아(12)를 형성한다. 그 후, 절연층(20) 상에 제2 회로층(13)을 형성한다. 제2 회로층(13) 역시 제1 회로층(11)과 동일한 기능을 한다.
그 후, 도 10에 도시된 것과 같이 캐리어(5)를 제거한다. 패키지기판의 제조에 공정성을 확보하기 위해 캐리어를 사용하고, 패키지기판의 제조가 완료되면, 캐리어를 제거하여 패키지기판의 두께를 더욱 얇게 유지할 수 있다. 패키지기판의 두께가 얇더라도, 절연부재(30)가 패키지기판의 휨 발생을 억제시킨다.
또한, 도 11에 도시된 것과 같이, 제1 회로층(11)과 제2 회로층(13)이 형성된 패키지기판의 일면 또는 양면에 보호층(40)을 형성하는 단계를 더 포함할 수 있다.
이때, 제1 회로층(11)과 제2 회로층(13)이 절연층의 외부에 노출되어 이물질의 접촉이나 물리적 손상, 또는 산화되는 문제가 발생할 수 있으므로 보호층(40)을 제1 회로층(11)과 제2 회로층(13) 상에 형성한다. 다만, 접촉패드(솔더볼에 접속되는 회로패턴)는 노출되도록 보호층(40)이 형성되는 것이 바람직하다.
이러한, 보호층(40)은 솔더레지스트로 형성되는 것이 바람직하다. 이러한 솔더레지스트는 스크린인쇄법, 롤러 코팅법, 커튼 코팅법, 또는 스프레이 코팅법에 의해 형성될 수 있다. 그 후, 노광 및 현상 공정을 거쳐 접촉패드를 노출시킨다.
한편, 패키지기판의 절연층(20)은 다층구조를 갖도록 제조될 수 있다. 도 9를 참조하여 설명한 패키지기판에, 또 다른 제2 절연층을 제2 회로층(13)이 형성된 절연층(20)에 적층하고, 제2 절연층이 분리되도록 제2 절연부재를 제2 절연층 사이에 형성하고, 비아를 포함하는 제3 절연층을 형성하는 부가공정을 진행한다. 그럼으로써 패키지기판은 2층 구조를 갖게 된다.
상술한 부가공정을 한번 더 진행하면 패키지기판은 3층 구조를 가질 수 있고, 부가공정의 횟수에 따라 패키지기판은 그 이상의 다층 구조를 가질 수 있게 된다.
도 12 내지 도 16을 참조하여 본 발명의 바람직한 제2 실시예에 따른 패키지기판의 제조방법을 설명하면 아래와 같다.
먼저, 도 12에 도시된 것과 같이, 캐리어(5) 상에 제1 회로층(11)을 형성한다. 이는 도 6를 참조하여 설명한 공정과 동일한 방법에 의해 진행된다.
다음, 도 13에 도시된 것과 같이 두께 방향으로 트렌치가 형성된 절연층(20)을 제1 회로층(11)이 형성된 캐리어(5) 상에 적층한다. 여기서 트렌치는 레이저로 가공되며, 예를 들어 Nd:YAG(Neodymium-doped Yttrium Aluminum Garnet) 레이저 또는 펄스 UV(ultra-violet) 엑시머 레이저가 사용될 수 있다.
그리고, 도 14에 도시된 것과 같이 트렌치에 절연부재(30)를 충진하여 절연층(20)을 분리시킨다. 그 후, 도 15에 도시된 것과 같이 절연층(20)과 상기 절연부 재(30)에 비아(12)를 포함하는 제2 회로층(13)을 형성하고, 도 16에 도시된 것과 같이 캐리어(5)를 제거한다.
도 17 내지 도 21을 참조하여 본 발명의 바람직한 제3 실시예에 따른 패키지기판의 제조방법을 설명하면 아래와 같다. 다만, 도 6 내지 도 11을 참조하여 설명한 제1 실시예 및 도 12 내지 도 16를 참조하여 설명한 제2 실시예에 따른 패키지기판의 제조방법과 동일한 공정에 대한 상세한 설명은 생략한다.
먼저, 도 17에 도시된 것과 같이, 캐리어(5) 상에 제1 회로층(11)을 형성한다. 다음, 도 18에 도시된 것과 같이, 제1 회로층(11)이 형성된 캐리어(5) 상에 절연층(20)을 적층한다.
그리고, 도 19에 도시된 것과 같이, 캐리어(5) 상에 형성된 절연층(20)에 트렌치를 형성한다. 절연층(20)이 반 경화된 상태로 캐리어(5) 상에 적층되므로 상기 절연층(20)이 경화된 후 트렌치를 형성하는 것이 바람직하다. 트렌치는 상술한 것과 같이 레이저를 이용하여 형성하고, 트렌치의 깊이는 조절될 수 있다.
그 후, 도 20에 도시된 것과 같이, 절연층(20)이 분리되도록 절연부재(30)를 상기 트렌치에 충진한다. 그 후, 절연층(20)과 절연부재(30)에 비아(12)를 포함하는 제2 회로층(13)을 형성한다. 그리고 도 21에 도시된 것과 같이, 캐리어(5)를 제거한다.
도 22 내지 도 26를 참조하여 본 발명의 바람직한 제4 실시예에 따른 패키지 기판의 제조방법을 설명하면 아래와 같다.
먼저, 도 22에 도시된 것과 같이, 캐리어(5) 상에 제1 회로층(11)을 형성한다. 이는 도 6을 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.
그리고, 도 23에 도시된 것과 같이, 제1 회로층(11)이 형성된 캐리어(5) 상에 절연부재(30)를 적층한다. 절연부재(30)는 폐루프 형상 또는 라인 형상을 가질 수 있다.
다음, 도 24에 도시된 것과 같이, 절연부재(30)가 적층된 캐리어(5) 상에 절연층(20)을 적층한다. 이때, 절연층(20)은 절연부재가 함침되어 공간적으로 분할된다. 예를 들어 프리프레그와 같이 반 경화상태의 플라스틱수지를 사용하는 것이 바람직하다.
그 후, 도 25에 도시된 것과 같이, 절연층(20)과 절연부재(30)에 비아(12)를 포함하는 제2 회로층(13)을 형성하고, 도 26에 도시된 것과 같이 캐리어(5)를 제거한다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 패키지기판의 단면도이다.
도 2는 본 발명의 바람직한 또 다른 실시예에 따른 패키지 기판의 평면도이다.
도 3은 본 발명의 바람직한 또 다른 실시예에 따른 패키지기판의 평면도이다.
도 4는 종래의 패키지기판이 갖는 랜드 코-플래러니티에 대한 시뮬레이션 결과를 도시하고 있다.
도 5는 본 발명의 바람직한 실시예에 따른 패키지기판이 갖는 랜드 코-플래러니티에 대한 시뮬레이션 결과를 도시하고 있다.
도 6 내지 도 11은 본 발명의 바람직한 제1 실시예에 따른 패키지기판의 제조공정도이다.
도 12 내지 도 16은 본 발명의 바람직한 제2 실시예에 따른 패키지기판의 제조공정도이다.
도 17 내지 도 21는 본 발명의 바람직한 제3 실시예에 따른 패키지기판의 제조공정도이다.
도 22 내지 도 26는 본 발명의 바람직한 제4 실시예에 따른 패키지기판의 제조공정도이다.
<도면의 주요부분에 대한 부호의 설명>
5 ; 캐리어 10, 11, 12, 13 ; 회로층
15 ; 다이 실장영역 20 ; 절연층
30 ; 절연부재 40 ; 보호층

Claims (19)

  1. 층간 연결비아를 포함하는 회로층이 형성된 절연층; 및
    상기 절연층이 분리되도록 상기 절연층 사이에 형성된 절연부재를 포함하는 패키지기판.
  2. 청구항 1에 있어서,
    상기 절연부재는 상기 절연층보다 열팽창계수가 낮은 물질로 형성된 것을 특징으로 하는 패키지기판.
  3. 청구항 1에 있어서,
    상기 절연부재는 상기 절연층의 두께방향으로 형성되되, 평면상으로 폐루프 형상을 갖는 것을 특징으로 하는 패키지기판.
  4. 청구항 3에 있어서,
    상기 절연부재는 평면상으로 다수의 폐루프 형상을 갖는 것을 특징으로 하는 패키지기판.
  5. 청구항 3에 있어서,
    상기 폐루프 형상은 원형 또는 사각형인 것을 특징으로 하는 패키지기판.
  6. 청구항 3에 있어서,
    상기 절연부재는 내부에 다이 실장영역을 포함하도록 형성된 것을 특징으로 하는 패키지기판.
  7. 청구항 3에 있어서,
    상기 절연층은 다층구조인 것을 특징으로 하는 패키지기판.
  8. 청구항 1에 있어서,
    상기 절연부재는 상기 절연층의 두께방향으로 형성되되, 평면상으로 라인 형상을 갖는 것을 특징으로 하는 패키지기판.
  9. 청구항 8에 있어서,
    상기 절연부재는 평면상으로 다수의 라인 형상을 갖는 것을 특징으로 하는 패키지기판.
  10. 청구항 8에 있어서,
    상기 라인 형상은 가로방향 또는 세로방향으로 형성된 것을 특징으로 하는 패키지기판.
  11. 청구항 8에 있어서,
    상기 라인 형상은 가로방향과 세로방향으로 동시에 형성되어, 다이 실장영역을 둘러쌓는 폐라인을 형성하는 것을 특징으로 하는 패키지기판.
  12. 청구항 8에 있어서,
    상기 폐라인을 둘러쌓는 하나 이상의 보조 폐루프를 더 포함하는 것을 특징으로 하는 패키지기판.
  13. 청구항 12에 있어서,
    상기 보조 폐루프는 원형 또는 사각형 형상인 것을 특징으로 하는 패키지기판.
  14. (a) 캐리어에 제1 회로층을 형성하는 단계;
    (b) 상기 제1 회로층이 형성된 상기 캐리어에 절연층을 적층하는 단계;
    (c) 상기 절연층이 분리되도록 절연부재를 상기 절연층 사이에 형성하는 단계;
    (d) 상기 절연층과 상기 절연부재에 비아를 포함하는 제2 회로층을 형성하는 단계; 및
    (e) 상기 캐리어를 제거하는 단계를 포함하는 패키지기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 (e)단계 이후에,
    (f) 상기 제1 회로층과 상기 제2 회로층의 일면 또는 양면에 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지기판의 제조방법.
  16. 청구항 14에 있어서,
    상기 (b)단계는,반경화된 절연층을 적층하여 이루어지고,
    상기 (c)단계는, 절연부재를 상기 절연층에 함침하여 이루어지는 것을 특징으로 하는 패키지기판의 제조방법.
  17. 청구항 14에 있어서,
    상기 (b)단계는, 두께 방향으로 트렌치가 형성된 절연층을 적층하여 이루어지고,
    상기 (c)단계는, 상기 트렌치에 절연부재를 충진하여 이루어진 것을 특징으로 하는 패키지기판의 제조방법.
  18. 청구항 14에 있어서,
    상기 (c)단계는, 상기 절연층에 트렌치를 형성하고, 상기 트렌치에 절연부재를 충진하여 이루어지는 것을 특징으로 하는 패키지기판의 제조방법.
  19. (a) 캐리어에 제1 회로층을 형성하는 단계;
    (b) 상기 제1 회로층이 형성된 캐리어에 절연부재를 적층하는 단계;
    (c) 상기 절연부재가 함침되어 분할되게 절연층을 상기 절연부재가 적층된 상기 캐리어에 적층하는 단계;
    (d) 상기 절연층과 상기 절연부재에 비아를 포함하는 제2 회로층을 형성하는 단계; 및
    (e) 상기 캐리어를 제거하는 단계를 포함하는 패키지기판의 제조방법.
KR1020090088149A 2009-09-17 2009-09-17 패키지기판 및 그 제조방법 KR20110030152A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090088149A KR20110030152A (ko) 2009-09-17 2009-09-17 패키지기판 및 그 제조방법
US12/610,166 US20110061922A1 (en) 2009-09-17 2009-10-30 Package substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088149A KR20110030152A (ko) 2009-09-17 2009-09-17 패키지기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110030152A true KR20110030152A (ko) 2011-03-23

Family

ID=43729378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088149A KR20110030152A (ko) 2009-09-17 2009-09-17 패키지기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20110061922A1 (ko)
KR (1) KR20110030152A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431911B1 (ko) * 2012-12-06 2014-08-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420694B2 (en) * 2010-08-31 2016-08-16 Ge Embedded Electronics Oy Method for controlling warpage within electronic products and an electronic product
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
TWI576025B (zh) * 2014-10-29 2017-03-21 矽品精密工業股份有限公司 基板結構及其製法
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
TWI573231B (zh) * 2015-07-17 2017-03-01 矽品精密工業股份有限公司 封裝基板及其製法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431911B1 (ko) * 2012-12-06 2014-08-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20110061922A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
KR20110030152A (ko) 패키지기판 및 그 제조방법
US10045436B2 (en) Printed circuit board and method of manufacturing the same
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
KR101322126B1 (ko) 다층 배선기판
US7977580B2 (en) Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
US8772643B2 (en) Multilayer wiring substrate, and method of manufacturing the same
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US20110155438A1 (en) Multilayer Wiring Substrate
KR101323541B1 (ko) 다층 배선기판
CN102573280A (zh) 多层布线基板及制造多层布线基板的方法
KR102080663B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20150050533A (ko) 인쇄회로기판 및 그 제조방법
US20140174793A1 (en) Printed circuit board and method for manufacturing the same
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
KR20150094719A (ko) 배선기판 및 그 제조방법
US20030168249A1 (en) Wiring board and method for producing the same
KR20150062556A (ko) 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
US20130314886A1 (en) Wiring board and mounting structure
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP2016219530A (ja) 配線基板及びその製造方法
US11792927B2 (en) Interconnect substrate
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application