KR20150062556A - 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 - Google Patents

휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150062556A
KR20150062556A KR1020130147341A KR20130147341A KR20150062556A KR 20150062556 A KR20150062556 A KR 20150062556A KR 1020130147341 A KR1020130147341 A KR 1020130147341A KR 20130147341 A KR20130147341 A KR 20130147341A KR 20150062556 A KR20150062556 A KR 20150062556A
Authority
KR
South Korea
Prior art keywords
level substrate
unit
strip
bending prevention
prevention member
Prior art date
Application number
KR1020130147341A
Other languages
English (en)
Inventor
강호식
박종태
은상일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130147341A priority Critical patent/KR20150062556A/ko
Priority to US14/253,550 priority patent/US20150156877A1/en
Priority to CN201410601615.XA priority patent/CN104684258A/zh
Publication of KR20150062556A publication Critical patent/KR20150062556A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

본 발명은, 기판의 휨 특성을 개선하기 위하여, 유닛 쏘우 라인에 의해 분할된 다수 개의 유닛 레벨 기판 영역을 갖는 스트립 레벨 기판에 있어서, 상기 스트립 레벨 기판은 배선층과 절연층이 교대로 적층된 다층 기판으로 구성되고, 상기 다층의 절연층 중 캐리어 부재와 접합하는 절연층의 유닛 쏘우 라인 영역에 휨방지 부재가 구비된 것을 특징으로 하는, 스트립 레벨 기판에 관한 발명이다.

Description

휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법{STRIP LEVEL SUBSTRATE HAVING A MEMBER OF PREVENTING WARPAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 스트립 레벨 기판에 관한 발명으로, 보다 구체적으로, 기판 휨 특성이 개선된 스트립 레벨 기판에 관한 것이다.
일반적으로, 인쇄회로기판(Printed Circuit Board;PCB)은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후, 보드 상에 반도체 칩 등을 배치 고정하고 이들 간의 전기적 배선을 구현한 것으로, 전자부품의 소형화, 고밀도화, 박형화 등의 추세에 따라 인쇄회로기판 역시 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다.
최근에는, 단위 시간당 생산량을 늘리고 배선 밀도를 높이기 위해, 캐리어 부재를 이용한 코어리스(coreless) 제조 공법이 늘고 있다. 즉, 캐리어 부재 양면으로 빌드업 공정을 통해 다층의 배선층으로 구성되는 기판을 형성하고, 최종적으로 캐리어 부재로부터 기판을 분리한다(한국 공개특허공보 제 10-2013-0001015호).
이 경우, 다층의 회로층을 형성하는 공정에서 기판 휨(warpage)과 같은 변형이 야기될 수 있다. 이와 같은, 기판 휨 문제는 반도체 칩과 기판간의 접합 불량 등으로 이어지고, 이는 결국, 후속 공정의 진행을 어렵게 하여 제품의 신뢰성을 저하시킬 뿐만 아니라 양산성을 저하시키는 요인이 될 수 있다.
한국 공개특허공보 제 10-2013-0001015호
본 발명은, 전술한 문제를 해결하기 위해 창출된 것으로, 휨방지 부재가 설계된 스트립 레벨 기판을 사용함으로써 코어리스 공법 진행 시 발생할 수 있는 기판 휨 문제를 해결하고자 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 유닛 쏘우 라인에 의해 분할된 다수 개의 유닛 레벨 기판 영역을 갖는 스트립 레벨 기판에 있어서, 상기 스트립 레벨 기판은 배선층과 절연층이 교대로 적층된 다층 기판으로 구성되고, 상기 다층의 절연층 중 캐리어 부재와 접합하는 절연층의 유닛 쏘우 라인 영역에 휨방지 부재가 구비된 것을 특징으로 하는, 스트립 레벨 기판을 제공한다.
여기서, 상기 휨방지 부재는 상기 캐리어 부재와 접합하는 면에 매립되는 것을 특징으로 할 수 있다.
또한, 상기 휨방지 부재는 구리(Cu), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 니켈(Ni), 티타늄(Ti), 금(Au), 철(Fe), 텅스텐(W), 몰리브덴(Mo), 알루미늄(Al), 인바(Invar), 또는 코바(Kovar)로 이루어지는 군에서 선택되는 적어도 1 종 이상의 금속으로 이루어지는 것을 특징으로 할 수 있다.
또한, 상기 휨방지 부재는 상기 배선층과 동일한 금속 재료로 이루어지는 것을 특징으로 할 수 있다.
또한, 상기 휨방지 부재의 두께는 최하층에 위치하는 배선층의 두께와 동일한 것을 특징으로 할 수 있다.
또한, 상기 휨방지 부재는 상기 유닛 쏘우 라인 영역을 모두 덮도록 구비되는 것을 특징으로 할 수 있다.
또한, 상기 휨방지 부재의 너비는 상기 유닛 쏘우 라인 영역의 너비보다 작은 것을 특징으로 할 수 있다.
상기 스트립 레벨 기판을 제조하는 방법으로 본 발명은, 유닛 쏘우 라인에 의해 분할된 다수 개의 유닛 레벨 기판 영역을 갖는 스트립 레벨의 캐리어 부재를 준비하는 단계; 상기 캐리어 부재의 유닛 쏘우 라인 영역에 휨방지 부재를 형성하는 단계; 상기 캐리어 부재의 양면으로 스트립 레벨 기판을 형성하는 단계; 및 상기 캐리어 부재로부터 상기 스트립 레벨 기판을 분리하는 단계;를 포함하는, 스트립 레벨 기판 제조 방법을 제공할 수 있다.
여기서, 상기 스트립 레벨 기판을 형성하는 단계는, 상기 유닛 레벨 기판 영역에 배선층을 형성하는 단계와, 상기 유닛 레벨 기판 영역 및 유닛 쏘우 라인 영역을 포함한 전 영역을 복개하도록 절연층을 적층하는 단계를 반복 진행하는 것으로 이루어질 수 있다.
또한, 상기 배선층을 형성하는 단계에서 상기 캐리어 부재와 접합하는 배선층은 상기 휨방지 부재 형성 단계에서 함께 형성하는 것을 특징으로 할 수 있다.
또한, 상기 스트립 레벨 기판을 분리하는 단계 이후, 상기 스트립 레벨 기판의 상,하부에 빌드업층을 적층하는 단계;를 더 포함할 수 있다.
또한, 상기 캐리어 부재는 코어절연층의 상,하부에 제1 금속판 및 제2 금속판이 이형층을 사이에 두고 적층된 구조를 가지며, 상기 스트립 레벨 기판을 분리하는 단계에서 상기 이형층을 제거하는 것을 특징으로 할 수 있다.
또한, 상기 스트립 레벨 기판을 분리하는 단계 이후, 상기 스트립 레벨 기판 외층에 접합된 상기 제1 금속판을 에칭하는 단계;를 더 포함할 수 있다.
본 발명에 따르면, 스트립 레벨 기판에서 케리어 부재와 접합하는 최하층의 절연층에 금속 재질의 휨방지 부재를 구비함으로써, 캐리어 부재로부터 분리 시 발생하는 기판 휨 현상을 방지할 수 있다. 또한, 기판의 기계적 강도를 높임으로써 공정 진행 시 구동성을 확보할 수 있다.
도 1은 본 발명에 따른 스트립 레벨 기판의 평면도
도 2는 도 1의 I-I'선의 단면도
도 3은 본 발명에 포함된 유닛 레벨 기판 영역의 확대도
도 4는 본 발명에 따른 스트립 레벨 기판의 하부면을 나타낸 저면도
도 5는 본 발명에 포함된 휨방지 부재의 변형예를 나타낸 도면
도 6 내지 도 11은 본 발명의 스트립 레벨 기판 제조 방법을 순서대로 도시한 공정도
도 12는 휨방지 부재가 없는 종래 스트립 레벨 기판에서의 휨 상태를 설명하기 위한 도면
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
한편, 본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 스트립 레벨 기판의 평면도이고, 도 2는 도 1의 I-I'선의 단면도이다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 한편, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
도 1 및 도 2를 참조하면, 본 발명은, 유닛 쏘우 라인(A)에 의해 분할된 다수 개의 유닛 레벨 기판 영역(B)을 갖는 스트립 레벨 기판(100)으로서, 상기 스트립 레벨 기판(100)은 배선층과 절연층(110)이 교대로 적층되는 다층 구조의 기판이 될 수 있다.
상기 절연층(110)을 구성하는 수지 재료로는 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 예컨대, 상기 절연층(110)을 형성하는 최적의 고분자 재료로서, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 또는 이들 고분자 수지에 유리 섬유 또는 무기 필러와 같은 보강기재가 함침된 프리프레그(PREPREG)를 사용할 수도 있다.
상기 유닛 레벨 기판 영역(B)에는 다수의 반도체 칩과, 이들 반도체 칩과의 전기적 연결을 위한 배선층이 구비되는 영역으로, 이후 개별화되어 하나의 기판으로서 동작할 수 있다. 즉, 도 2에서는 발명의 주요 특징만을 명확히 나타내기 위해 상기 유닛 레벨 기판 영역(B)을 단순히 레이어로 도시하였으나, 일 유닛 레벨 기판 영역(B)을 확대 도시한 도 3을 보면, 상기 유닛 레벨 기판 영역(B)은, 그 용도에 따라 접지영역을 형성하는 접지배선, 전원 공급의 수단이 되는 전원배선, 그리고, 전기적 통로 역할을 하는 신호배선 등의 각종 배선층(120)과, 이들 배선층(120)의 층간 접속을 위한 비아(121) 등을 포함할 수 있다. 여기서는, 일 예시로써 3층 구조의 배선층(120)을 나타내었으나, 상기 배선층(120)은 요구되는 층수에 따라 2층 또는 3층 이상의 층수로 구성될 수 있다.
이러한 상기 유닛 레벨 기판 영역(B)은 가로 및 세로의 유닛 쏘우 라인(A)에 의해 매트릭스(matrix) 형상으로 배열되고, 이들 각 유닛 레벨 기판 영역(B)은 이후 쏘잉(Sawing) 공정에서 유닛 쏘우 라인(A)에 따라 이동하는 블레이드(blade)에 의해 개별화될 수 있다.
이처럼, 상기 유닛 쏘우 라인(A)은 유닛 레벨 기판 영역(B)의 분할 위치를 미리 정의하고 쏘잉 공정에서 블레이드의 이동을 유도하는 역할을 하는 것으로, 블레이드가 지나갈 수 있을 정도의 너비를 가지도록 형성될 수 있다. 따라서, 이하의 '유닛 쏘우 라인(A) 영역'이라는 용어는 소정 너비의 유닛 쏘우 라인(A)에 의해 형성되는 영역을 가리키는 것으로 한다.
이와 같은 구조를 갖는 본 발명의 스트립 레벨 기판(100)은, 상기 유닛 쏘우 라인(A) 영역에 휨방지 부재(130)가 구비된 것을 특징으로 할 수 있다.
도 4는 본 발명의 스트립 레벨 기판(100)의 하부면을 나타낸 저면도로서, 상기 휨방지 부재(130)는 다층의 절연층(110) 중 제조 과정에서 캐리어 부재와 접합하는 절연층(110), 즉, 최하층에 위치하는 절연층(110)의 유닛 쏘우 라인(A) 영역에 구비될 수 있다.
보다 구체적으로, 상기 휨방지 부재(130)는 캐리어 부재와 접합하는 면, 즉, 최하층에 위치하는 절연층(110)의 외부 노출면에 매립된 형태로 구비될 수 있다. 이러한 휨방지 부재(130)의 배치는 코어리스(coreless)로 제조 시 발생할 수 있는 기판 휨 방향에 따른 것으로, 이에 대해서는 후술하는 본 발명의 제조 방법에서 자세히 살펴보기로 한다.
상기 휨방지 부재(130)로는 열팽창 계수(Coefficient of Thermal Expansion; CTE)가 낮아 휨방지 개선에 우수한 구리(Cu), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 니켈(Ni), 티타늄(Ti), 금(Au), 철(Fe), 텅스텐(W), 몰리브덴(Mo), 알루미늄(Al), 인바(Invar), 또는 코바(Kovar)로 이루어지는 군에서 선택되는 적어도 1 종 이상의 금속을 사용할 수 있다.
이들 금속 소재는 통상 140~150GPa 정도의 높은 모듈러스(Modulus)를 가지므로 기판의 기계적 강도를 높일 수 있으며, 따라서, 본 발명의 스트립 레벨 기판(100)을 이용할 경우, 휨방지 개선 뿐만 아니라 공정 진행 시 구동성을 확보할 수 있다.
상기 휨방지 부재(130)는 전술한 금속 소재 중에서도 특히, 상기 배선층(120)과 동일한 금속 재료를 사용하여 형성하는 것이 바람직하다. 이는 제조 편의상 최하층의 배선층(120)과 휨방지 부재(130)의 동시 형성에 따른 것으로, 이에 따라, 재질 뿐만 아니라 두께 또한 상기 휨방지 부재(130)의 두께와 최하층의 배선층(120)의 두께가 서로 일치할 수 있다.
한편, 도 4에서는 상기 휨방지 부재(130)가 유닛 쏘우 라인(A)의 너비보다 작은 너비로 구비된 것을 도시하였으나, 이와 달리, 상기 휨방지 부재(130)는, 도 5에 도시된 것처럼, 유닛 쏘우 라인(A)의 전 영역을 덮도록 구비될 수도 있다.
이처럼, 상기 휨방지 부재(130)가 유닛 쏘우 라인(A)의 전 영역에 구비되는 경우, 그 면적 증가로 인해 휨 방지 특성이 보다 향상될 수 있다. 다만, 쏘잉 공정시 마진부를 고려하여 유닛 쏘우 라인(A)의 너비보다 작은 두께의 블레이드를 사용하는데, 휨방지 부재(130)가 유닛 쏘우 라인(A)의 전 영역에 구비되면, 쏘잉 이후 개별화된 유닛 레벨 기판의 가장자리에 휨방지 부재(130)의 일부가 잔존할 수 있다.
따라서, 이물 잔존에 의한 불량 방지가 우선인 경우에는 상기 휨방지 부재(130)를 도 4와 같은 형태로 구비하여 블레이드의 이동에 의해 완전히 제거될 수 있도록 한다.
이제, 본 발명의 스트립 레벨 기판(100) 제조 방법에 대해 살펴보기로 한다.
도 6 내지 도 11은 본 발명의 스트립 레벨 기판(100) 제조 방법을 순서대로 도시한 공정도로서, 먼저, 도 6과 같이, 스트립 레벨의 캐리어 부재(10)를 준비한다.
상기 캐리어 부재(10)는 코어절연층(110)의 상,하부에 제1 금속판(12) 및 제2 금속판(13)이 이형층(14)을 사이에 두고 적층된 구조를 가지며, 본 발명의 스트립 레벨 기판(100)과 대응하는 유닛 쏘우 라인(A) 및 이에 의해 분할된 다수 개의 유닛 레벨 기판 영역(B)으로 구분될 수 있다.
그 다음, 도 7과 같이, 상기 캐리어 부재(10)의 유닛 쏘우 라인(A) 영역에 휨방지 부재(130)를 형성하는 단계를 진행한다. 상기 휨방지 부재(130)의 구성 재질로는 열팽창 계수가 낮은 금속 소재를 사용할 수 있으며, 유닛 쏘우 라인(A)의 전 영역을 덮도록 형성하거나, 또는 상기 유닛 쏘우 라인(A)보다 작은 너비로 형성할 수 있다.
그 다음, 도 8과 같이, 상기 캐리어 부재(10)의 양면으로 스트립 레벨 기판(100)을 형성하는 단계를 진행한다. 이를 위해, 먼저, 당업계에 공지된 통상의 도금 공정, 예컨대, SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등으로 유닛 레벨 기판 영역(B)에 배선층(120)을 형성하고, 유닛 레벨 기판 영역(B) 및 유닛 쏘우 라인(A) 영역을 포함한 전 영역을 복개하도록 절연층(110)을 적층한다. 그리고, 이 과정을 요구되는 층수에 따라 반복 진행하여 스트립 레벨 기판(100)을 형성할 수 있다.
여기서, 상기 캐리어 부재(10)와 접합하는 배선층(120), 즉, 최하층의 배선층(120)의 경우, 상기 휨방지 부재(130) 형성 시에 함께 형성함으로써 추가적인 도금 공정을 생략할 수 있다. 이 경우, 상기 휨방지 부재(130)와 배선층(120)은 동일 소재의 금속으로 형성될 수 있고 두께 또한 일치할 수 있다.
이처럼 스트립 레벨 기판(100)이 완성되면, 도 9와 같이, 상기 캐리어 부재(10)로부터 상기 스트립 레벨 기판(100)을 분리하는 단계를 진행한다.
스트립 레벨 기판(100) 분리 전까지는 캐리어 부재(10)를 중심으로 상,하부가 대칭 구조이기 때문에 휨이 거의 발생하지 않지만, 캐리어 부재(10)로부터 분리된 스트립 레벨 기판(100)은 그 상,하부가 비대칭이기 때문에 캐리어 부재(10)로부터 분리됨과 동시에 스트립 레벨 기판(100)에 휨이 발생할 수 있다.
도 12는 휨방지 부재가 없는 종래 스트립 레벨 기판에서의 휨 상태를 설명하기 위한 도면으로, 스트립 레벨 기판 형성 시 적층된 절연층에 대해 표면 평탄화를 위한 연마 공정을 진행하게 되는데, 절연층을 적층할때마다 이 연마 공정에 의한 스트레스(stress)가 캐리어 부재(1) 쪽으로 누적된다. 그 결과, 캐리어 부재(1)로부터 스트립 레벨 기판(2)을 분리하면, 캐리어 부재(1) 상부쪽의 스트립 레벨 기판(2)은 스마일(smile) 형태의 휨이 발생하고, 캐리어 부재(1) 하부쪽의 스트립 레벨 기판(2)은 크라이(cry) 형태의 휨이 발생하게 된다.
그러나, 본 발명처럼, 금속 재질의 휨방지 부재(130)가 캐리어 부재(10)와 접합하는 절연층(110), 즉 스트립 레벨 기판(100)의 하부쪽에 구비되면, 금속 재질의 저열팽창성으로 인하여 휨 방향이 캐리어 부재(10) 쪽으로, 즉, 도 12에 도시된 휨 방향과 반대 방향쪽으로 유도되고, 결과적으로 휨 발생을 억제할 수 있게 된다.
한편, 전술한대로, 상기 이형층(14)의 분리에 의해 캐리어 부재(10)가 분리되므로, 상기 제1 금속판(12)은 스트립 레벨 기판(100) 외층에 접합하게 된다. 따라서, 스트립 레벨 기판(100)을 캐리어 부재(10)로부터 분리 후, 도 10과 같이, 스트립 레벨 기판(100) 외층의 상기 제1 금속판(12)을 에칭하는 단계를 더 진행할 수 있다. 금속 소재의 제1 금속판(12)을 에칭하는 경우, 휨방지 부재가 없는 종래 스트립 레벨 기판에서는 도 10에 도시된 방향으로 휨이 더욱 심화될 수 있다. 그러나, 본 발명의 스트립 레벨 기판(100)에서는 상기 제1 금속판(12)이 에칭되더라도 휨방지 부재(130)가 여전히 존재하므로 휨 발생을 억제할 수 있다.
상기 제1 금속판(12)을 에칭한 다음, 도 11과 같이, 절연층과 배선층으로 이루어지는 빌드업층(140)을 추가로 적층하여 배선층의 층수를 늘릴 수 있고, 이후, 스트립 레벨 기판(100)의 유닛 쏘우 라인(A)에 따라 쏘잉 공정을 진행하여 유닛 레벨 기판 영역(B)을 개별화할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100: 스트립 레벨 기판 110: 절연층
120: 배선층 121: 비아
130: 휨방지 부재 140: 빌드업층

Claims (13)

  1. 유닛 쏘우 라인에 의해 분할된 다수 개의 유닛 레벨 기판 영역을 갖는 스트립 레벨 기판에 있어서,
    상기 스트립 레벨 기판은 배선층과 절연층이 교대로 적층된 다층 기판으로 구성되고, 상기 다층의 절연층 중 캐리어 부재와 접합하는 절연층의 유닛 쏘우 라인 영역에 휨방지 부재가 구비된, 스트립 레벨 기판.
  2. 제 1 항에 있어서,
    상기 휨방지 부재는 상기 캐리어 부재와 접합하는 면에 매립되는, 스트립 레벨 기판.
  3. 제 1 항에 있어서,
    상기 휨방지 부재는 구리(Cu), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 니켈(Ni), 티타늄(Ti), 금(Au), 철(Fe), 텅스텐(W), 몰리브덴(Mo), 알루미늄(Al), 인바(Invar), 또는 코바(Kovar)로 이루어지는 군에서 선택되는 적어도 1 종 이상의 금속으로 이루어지는, 스트립 레벨 기판.
  4. 제 1 항에 있어서,
    상기 휨방지 부재는 상기 배선층과 동일한 금속 재료로 이루어지는, 스트립 레벨 기판.
  5. 제 1 항에 있어서,
    상기 휨방지 부재의 두께는 최하층에 위치하는 배선층의 두께와 동일한, 스트립 레벨 기판.
  6. 제 1 항에 있어서,
    상기 휨방지 부재는 상기 유닛 쏘우 라인 영역을 모두 덮도록 구비되는, 스트립 레벨 기판.
  7. 제 1 항에 있어서,
    상기 휨방지 부재의 너비는 상기 유닛 쏘우 라인 영역의 너비보다 작은, 스트립 레벨 기판.
  8. 유닛 쏘우 라인에 의해 분할된 다수 개의 유닛 레벨 기판 영역을 갖는 스트립 레벨의 캐리어 부재를 준비하는 단계;
    상기 캐리어 부재의 유닛 쏘우 라인 영역에 휨방지 부재를 형성하는 단계;
    상기 캐리어 부재의 양면으로 스트립 레벨 기판을 형성하는 단계; 및
    상기 캐리어 부재로부터 상기 스트립 레벨 기판을 분리하는 단계;를 포함하는, 스트립 레벨 기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 스트립 레벨 기판을 형성하는 단계는,
    상기 유닛 레벨 기판 영역에 배선층을 형성하는 단계와, 상기 유닛 레벨 기판 영역 및 유닛 쏘우 라인 영역을 포함한 전 영역을 복개하도록 절연층을 적층하는 단계를 반복 진행하는 것으로 이루어지는, 스트립 레벨 기판 제조 방법.
  10. 제 9 항에 있어서,
    상기 배선층을 형성하는 단계에서 상기 캐리어 부재와 접합하는 배선층은 상기 휨방지 부재 형성 단계에서 함께 형성하는 것을 특징으로 하는, 스트립 레벨 기판 제조 방법.
  11. 제 8 항에 있어서,
    상기 스트립 레벨 기판을 분리하는 단계 이후, 상기 스트립 레벨 기판의 상,하부에 빌드업층을 적층하는 단계;를 더 포함하는, 스트립 레벨 기판 제조 방법.
  12. 제 8 항에 있어서,
    상기 캐리어 부재는 코어절연층의 상,하부에 제1 금속판 및 제2 금속판이 이형층을 사이에 두고 적층된 구조를 가지며, 상기 스트립 레벨 기판을 분리하는 단계에서 상기 이형층을 제거하는, 스트립 레벨 기판 제조 방법.
  13. 제 12 항에 있어서,
    상기 스트립 레벨 기판을 분리하는 단계 이후, 상기 스트립 레벨 기판 외층에 접합된 상기 제1 금속판을 에칭하는 단계;를 더 포함하는, 스트립 레벨 기판 제조 방법.
KR1020130147341A 2013-11-29 2013-11-29 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 KR20150062556A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130147341A KR20150062556A (ko) 2013-11-29 2013-11-29 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
US14/253,550 US20150156877A1 (en) 2013-11-29 2014-04-15 Strip level substrate including warpage preventing member and method of manufacturing the same
CN201410601615.XA CN104684258A (zh) 2013-11-29 2014-10-30 包括防翘曲构件的带状水平基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147341A KR20150062556A (ko) 2013-11-29 2013-11-29 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150062556A true KR20150062556A (ko) 2015-06-08

Family

ID=53266503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147341A KR20150062556A (ko) 2013-11-29 2013-11-29 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20150156877A1 (ko)
KR (1) KR20150062556A (ko)
CN (1) CN104684258A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094704A (ko) * 2017-02-16 2018-08-24 주식회사 엘지화학 2종의 프레임 유닛들이 적용된 이차전지용 보호회로 모듈의 제조방법
KR20190061816A (ko) * 2017-11-28 2019-06-05 삼성전기주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
KR20190135741A (ko) * 2018-05-29 2019-12-09 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
US11099606B2 (en) 2019-12-11 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, display device comprising the same, and manufacturing method for the same
WO2023063657A1 (ko) * 2021-10-12 2023-04-20 주식회사 위트코퍼레이션 대면적 측정이 가능한 모니터링 기기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
WO2006011291A1 (ja) * 2004-07-23 2006-02-02 Murata Manufacturing Co., Ltd. 電子部品の製造方法および親基板および電子部品
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094704A (ko) * 2017-02-16 2018-08-24 주식회사 엘지화학 2종의 프레임 유닛들이 적용된 이차전지용 보호회로 모듈의 제조방법
KR20190061816A (ko) * 2017-11-28 2019-06-05 삼성전기주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
US10438884B2 (en) 2017-11-28 2019-10-08 Samsung Electronics Co., Ltd. Carrier substrate and method of manufacturing semiconductor package using the same
US10790224B2 (en) 2017-11-28 2020-09-29 Samsung Electronics Co., Ltd. Carrier substrate and method of manufacturing semiconductor package using the same
KR20190135741A (ko) * 2018-05-29 2019-12-09 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
US10828871B2 (en) 2018-05-29 2020-11-10 Samsung Electronics Co., Ltd. Carrier substrate and method of manufacturing semiconductor package using the same
US11099606B2 (en) 2019-12-11 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, display device comprising the same, and manufacturing method for the same
WO2023063657A1 (ko) * 2021-10-12 2023-04-20 주식회사 위트코퍼레이션 대면적 측정이 가능한 모니터링 기기
TWI829379B (zh) * 2021-10-12 2024-01-11 南韓商Ｗｉｔ有限公司 大面積監視設備

Also Published As

Publication number Publication date
US20150156877A1 (en) 2015-06-04
CN104684258A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
KR20150062556A (ko) 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
US7977580B2 (en) Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
JP4914474B2 (ja) 多層印刷回路基板の製造方法
JP6130344B2 (ja) 印刷回路基板
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US8212365B2 (en) Printed wiring board and manufacturing method thereof
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
KR101613388B1 (ko) 다층 배선판
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2015035497A (ja) 電子部品内蔵配線板
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
US20030168249A1 (en) Wiring board and method for producing the same
KR20140030918A (ko) 인쇄회로기판
US20140027156A1 (en) Multilayer type coreless substrate and method of manufacturing the same
US7956293B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR20170022208A (ko) 인쇄회로기판 및 그 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
US20220248530A1 (en) Wiring substrate
US20140174798A1 (en) Metal core substrate and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid