CN104684258A - 包括防翘曲构件的带状水平基板及其制造方法 - Google Patents

包括防翘曲构件的带状水平基板及其制造方法 Download PDF

Info

Publication number
CN104684258A
CN104684258A CN201410601615.XA CN201410601615A CN104684258A CN 104684258 A CN104684258 A CN 104684258A CN 201410601615 A CN201410601615 A CN 201410601615A CN 104684258 A CN104684258 A CN 104684258A
Authority
CN
China
Prior art keywords
base plate
horizontal base
banded
warpage preventing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410601615.XA
Other languages
English (en)
Inventor
姜互植
朴钟泰
殷相日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104684258A publication Critical patent/CN104684258A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了包括防翘曲构件的带状水平基板及其制造方法。具有由单位锯线分割的多个单位水平基板区域的带状水平基板包括:交替堆叠的多个配线层和多个绝缘层;以及防翘曲构件,布置在多个绝缘层中的粘结至载体构件的绝缘层的单位锯线区域中,以便改善带状水平基板的翘曲特性。

Description

包括防翘曲构件的带状水平基板及其制造方法
相关申请的交叉引用
本申请要求于2013年11月29日提交的题为“Strip Level SubstrateIncluding Warpage Preventing Member and Method of Manufacturing theSame”的韩国专利申请序号10-2013-0147341的外国优先权权益,通过引用方式将其全部内容结合于本申请中。
技术领域
本发明涉及一种带状水平基板(strip level substrate),而且更具体地,涉及一种具有改善的翘曲特性的带状水平基板。
背景技术
通常,印刷电路板(PCB)是其中使用铜箔将配线形成在由各种热固性合成树脂制成的板的一个表面或两个表面上,半导体芯片等布置并且固定到板上,并且电配线实施在半导体芯片与该板之间的一种产品。根据电子组件朝向小型化、密度化、变薄化等趋势,已积极进行对印刷电路板变薄和多功能化的研究。
最近,为了增加每单位时间的生产数量和配线密度,已经开始使用利用载体构件(carrier member)的无芯制造工艺。即,包括多个配线层的基板通过叠压处理(build-up process)而形成于载体构件的两个表面上并且最终与载体构件分离(韩国专利公开第10-2013-0001015号)。
在这种情况下,在形成多个电路层的过程中,可引起诸如翘曲的基板变形。如上所述的基板翘曲导致半导体芯片与基板之间的粘结缺陷等,这使得后续处理困难而劣化产品的可靠性和生产率。
【现有技术文献】
【专利文献】
(专利文献1)韩国专利公开第10-2013-0001015号
发明内容
本发明的一个目的是提供一种带状水平基板,其能够通过包括防翘曲构件防止在执行无芯方法时可能发生的翘曲。
根据本发明的示例性实施方式,提供了一种具有由单位锯线(unit sawlines)分割的多个单位水平基板区域的带状水平基板,该带状水平基板包括:交替堆叠的多个配线层和多个绝缘层;以及布置在多个绝缘层中的与载体构件粘结的绝缘层的单位锯线区域中的防翘曲构件。
防翘曲构件可被埋入与载体构件相粘结的表面中。
防翘曲构件可选自由铜(Cu)、银(Ag)、铝(Al)、钯(Pd)、镍(Ni)、钛(Ti)、金(Au)、铁(Fe)、钨(W)、钼(Mo)、铝(Al)、不胀钢、和科瓦铁镍钴合金组成的组中的至少一种制成。
防翘曲构件可由与配线层的材料相同的金属材料制成。
防翘曲构件可与最下方(lowermost)的配线层具有相同的厚度。
防翘曲构件可被布置为覆盖整个单位锯线区域。
防翘曲构件具有的宽度可小于单位锯线区域的宽度。
根据本发明的另一个方面,提供了一种制造带状水平基板的方法,该方法包括:制备具有由单位锯线分割的多个单位水平基板区域的带状水平载体构件;在载体构件的单位锯线区域中形成防翘曲构件;在载体构件的两个表面上形成带状水平基板;并且从载体构件分离带状水平基板。
在带状水平基板的形成过程中,可重复执行在单位水平基板区域中形成配线层的步骤和堆叠绝缘层以覆盖包括单位水平基板区域和单位锯线区域的整个区域的步骤。
在配线层的形成过程中,在防翘曲构件形成过程中粘结至载体构件的配线层可以与防翘曲构件一起形成。
该方法可进一步包括,在分离带状水平基板之后,在带状水平基板的上部和下部上堆叠叠压层。
载体构件可具有其中第一和第二金属板与置于其间的各个脱模层堆叠在核心绝缘层的上部和下部上的结构,在分离带状水平基板的过程中,可移除脱模层。
该方法可进一步包括,在分离带状水平基板之后,蚀刻粘结至带状水平基板的外层的第一金属板。
附图说明
图1是示出了根据本发明的示例性实施方式的带状水平基板的平面图;
图2是示出了沿着图1的线I-I’截取的截面图;
图3是示出了根据本发明的示例性实施方式的单位水平基板区域的放大图;
图4是示出了根据本发明的示例性实施方式的带状水平基板的下表面的底视图;
图5是示出了根据本发明的示例性实施方式的防翘曲构件的变形实施例的视图;
图6至图11是顺序示出了根据本发明的示例性实施方式的制造带状水平基板的方法的过程的视图;以及
图12是示出了用于描述根据不包括防翘曲构件的现有技术的带状水平基板中的翘曲状况的视图。
具体实施方式
参考附图,通过示例性实施方式的以下说明,本发明的各种优点和特征以及实现其的方法将变得明显。然而,本发明可以多种不同的形式修改,并且本发明不应局限于本文中所阐述的示例性实施方式。可提供这些示例性实施方式使得本公开将是透彻且完整的,并且将向本领域技术人员充分传达本发明的范围。
同时,在本说明书中使用的术语被用于说明实施方式而不是限制本发明。除非另有相反地明确说明,否则本说明书中的单数形式也包括复数形式。词语“包括(comprise)”以及如“包含(comprises)”或“含有(comprising)”等变体应理解为表示包括所述的构成、步骤、操作和/或元件,但并不表示排除任何其他构成、步骤、操作和/或元件。
在下文中,将参照附图更为详细地描述本发明的示例性实施方式的构造和作用效果。
图1是示出了根据本发明的示例性实施方式的带状水平基板的平面图;并且图2是沿着图1的线I-I’截取的截面图。此外,在附图中示出的组件不一定按比例示出。例如,在附图中示出的一些组件的尺寸与其他组件相比可被放大,以便帮助理解本发明的示例性实施方式。同时,贯穿附图,相同的参考标号将用于描述相同的组件。为求说明的简要和清楚,将在附图中示出一般的构造方案,并且将省略本领域中熟知的特征和技术的详细描述,以避免本发明的示例性实施方式的讨论变得不必要的晦涩。
参照图1和图2,根据本发明的示例性实施方式的具有由单位锯线A划分的多个单位水平基板区域B的带状水平基板100,可以是具有多层结构的基板,其中交替堆叠配线层和绝缘层110。
考虑到绝缘性质、耐热性、防潮性等,可适当地选择配置绝缘层110的树脂材料。例如,作为配置绝缘层110的最佳聚合物材料,可以使用环氧树脂、酚树脂、聚氨酯树脂、硅树脂、聚酰亚胺树脂、或其中诸如玻璃纤维或无机填充物的加强材料被浸渍在这些聚合物树脂中的半固化片(prepreg)。
单位水平基板区域B是其中设置多个半导体芯片和用于电连接至这些半导体芯片的配线层的区域并且随后可能被分割且作为一个基板被操作。即,虽然单位水平基板区域B已在图2中被简单示出为一层,以求仅清晰地示出本发明的主要特征,但是,参照作为一个单位水平基板区域B的放大图的图3,单位水平基板区域B根据其用途可包括多个配线层120,例如形成接地区域的接地配线、成为电源单元的电源配线、以及用作电路经的信号配线等,用于互连这些配线层120的通孔121等等。虽然具有三层结构的配线层120已通过示例在图3中示出,但是如果需要,配线层120可以包括两层或三层或更多层。
单位水平基板区域B可通过水平的和垂直的单位锯线A排列成矩阵形状,并且可能随后在锯切处理中被沿着单位锯线A移动的刀片分割。
如上所述,用作单位水平基板区域B的预定划分位置并且在锯切处理中诱导刀片移动的单位锯线A可具有刀片能在其中穿过的宽度。因此,在下文中,术语“单位锯线A区域”指示由具有预定宽度的单位锯线A形成的区域。
根据本发明的示例性实施方式的具有上述所提到的结构的带状水平基板100其特征在于在单位锯线A区域中布置有防翘曲构件130。
图4是示出了根据本发明的示例性实施方式的带状水平基板的下表面的底视图。在制造具有多层结构的绝缘层110的过程中,防翘曲构件130可布置于与载体构件粘结的绝缘层110的单位锯线A区域中,即,最下方的绝缘层110。
更具体地,防翘曲构件130可以以下方式布置在模板中:将防翘曲构件埋入与载体构件相粘结的表面中,即,最下方的绝缘层110的外部暴露表面。防翘曲构件130的部署根据在无芯方案中制造基板时出现的基板的翘曲的方向。将在下面描述的根据本发明的示例性实施方式的制造带状水平基板的方法中将进行详细描述。
防翘曲构件130可由选自由由于低热膨胀系数(CTE)而适于提高防翘曲性能的铜(Cu)、银(Ag)、铝(Al)、钯(Pd)、镍(Ni)、钛(Ti)、金(Au)、铁(Fe)、钨(W)、钼(Mo)、铝(Al)、不胀钢(invar)、和科瓦铁镍钴合金(kovar)组成的组中的至少一种制成。
由于这些金属材料通常具有约140至150GPa的高模数,所以它们可增加基板的机械强度。因此,在使用根据本发明的示例性实施方式的带状水平基板100的情况下,在执行处理时可增强防翘曲性能且可确保推进效率。
优选的是,防翘曲构件130由上述提到的金属材料中的与配线层120的材料相同的金属材料制成。为了便于制造,这样同时形成了最下方的配线层120和防翘曲构件130。因此,防翘曲构件130和最下方的配线层120的厚度以及防翘曲构件130和最下方的配线层120的材料可以彼此相同。
同时,虽然图4中已经示出防翘曲构件130具有的宽度小于单位锯线A的宽度的情况,但是如图5所示,防翘曲构件130也可被布置为覆盖整个单位锯线A区域。
在防翘曲构件130被布置在整个单位锯线A区域之上的情况下,防翘曲构件130的面积增大,从而可以进一步提高防翘曲特性。同时,考虑到边缘部分,在锯切处理中使用具有厚度小于单位锯线A的宽度的刀片。然而,防翘曲构件130被布置在整个单位锯线A区域之上,防翘曲构件130的部分可能残留在锯切处理之后分割的单位水平基板的边缘。
因此,在由于异物引起的缺陷的预防被优化的情况下,防翘曲构件130具有如图4所示的形式,使得它可以通过刀片的移动而在单位水平基板的边缘完全地被移除。
在下文中,将描述根据本发明的示例性实施方式的制造带状水平基板100的方法。
图6至图11是顺序示出了制造根据本发明的示例性实施方式的带状水平基板100的方法的过程的视图。首先,如图6所示,制备带状水平载体构件10。
载体构件10是具有第一金属板12和第二金属板13与布置于其间的各脱模层(release layer)14被堆叠在核心绝缘层11的上部和下部上的结构,并且可被分成单位锯线A和由单位锯线分割的多个单位水平基板区域B,其对应于根据本发明的示例性实施方式的带状水平基板100。
然后,如图7所示,防翘曲构件130形成在载体构件10的单位锯线A区域中。防翘曲构件130可由具有低热膨胀系数的金属材料制成且可形成用以覆盖整个单位锯线A区域或者以小于单位锯线A的宽度形成。
接下来,如图8所示,带状水平基板100形成在载体构件10的两个表面上。为此,首先,配线层120通过本领域所熟知的一般电镀工艺,例如半加成法工艺(SAP)、改进的半加成法工艺(MSAP)、减成法工艺等,形成在单位水平基板区域B中,并且绝缘层110被堆叠用以覆盖包括单位水平基板区域B和单位锯线A区域的整个区域。此外,根据形成带状水平基板100所需的层数可重复此工艺。
在此,粘结至载体构件10的配线层120,即,最下方的配线层120可与防翘曲构件130共同形成。因此,可省略额外的电镀工艺。在这种情况下,防翘曲构件130和配线层120可由相同的金属制成且可具有相同的厚度。
如图9所示,当如上所述般的完成带状水平基板100时,它们从载体构件10分离。
由于在基于带状水平基板100从载体构件10分离之前,带状水平基板100具有其中其上部和下部基于载体构件10互相对称的结构,所以带状水平基板100基本不会出现翘曲。然而,从载体构件10分离的带状水平基板100具有其中其上部和下部是彼此非对称的结构,在从载体构件10分离带状水平基板100时,带状水平基板100中可能出现翘曲。
图12是用于说明根据不包括防翘曲构件的现有技术的带状水平基板的翘曲状况的视图。在形成带状水平基板时,在堆叠的绝缘层上执行用于使表面平坦化的抛光处理。当绝缘层被堆叠时,由于抛光处理产生的应力朝向载体构件1累积。结果,当带状水平基板2从载体构件1分离时,翘曲以微笑形式出现在载体构件1上方的带状水平基板2中而且翘曲以哭泣形式出现在载体构件1下方的带状水平基板2中。
然而,当在粘结至载体构件10的绝缘层110中设置由金属材料制成的防翘曲构件130时,即,如在本发明中,在带状水平基板的下部,由于金属材料的低热膨胀系数,翘曲被引向载体构件10,即,被引向与图12示出的翘曲方向的反方向,从而可以抑制翘曲的发生。
同时,如上所述,由于载体构件10通过脱模层14的分离而分离,第一金属板12被粘结至带状水平基板100的外层。因此,如图10所示,在带状水平基板100从载体构件10分离之后,带状水平基板100的外层上的第一金属板12可被蚀刻。在蚀刻由金属材料制成的第一金属板12的情况下,在根据现有技术的不包括防翘曲构件的带状水平基板中,翘曲可能在如图12所示的方向进一步增强。然而,在根据本发明的示例性实施方式的带状水平基板100中,虽然第一金属板12被蚀刻,但是防翘曲构件130依然可呈现出抑制翘曲的发生。
如图11所示,第一金属板12被蚀刻后,包括绝缘层和配线层的叠压层140被额外堆叠,从而可以增加配线层的数量。然后,沿着带状水平基板100的单位锯线A执行锯切处理,从而可以划分单位水平基板区域B。
根据本发明的示例性实施方式,由金属材料制成的防翘曲构件布置在带状水平基板中的粘结至载体构件的最下方(lowermost)的绝缘层中,从而可以防止当基板从载体构件分离时可能出现的基板翘曲。此外,基板的机械强度增强,从而可以在执行工艺时确保推进效率。
已结合目前被理解为实践的示例性实施方式描述了本发明。尽管已描述了本发明的示例性实施方式,但是本发明还可在各种其他组合、修改以及环境中使用。换言之,可在说明书中所公开的本发明的概念的范围之内改变或修改本发明,该范围相当于本发明所属的领域中的技术或知识的公开内容和/或范围。已经提供了上述示例性实施方式以解释在实施本发明中的最佳方式。因此,在使用如本发明的其他发明中,可以在其他为该领域所知的涉及本发明的情形下实施这些示例性实施方式,并且同样可以在具体的应用领域和本发明的用法的要求下以各种形式更改。因此,应理解的是,本发明不局限于已公开的示例性实施方式。应当理解,其他示例性实施方式也包括在随附权利要求的精神和范围内。

Claims (13)

1.一种带状水平基板,具有由单位锯线分割的多个单位水平基板区域,所述带状水平基板包括:
交替堆叠的多个配线层和多个绝缘层;以及
防翘曲构件,布置在所述多个绝缘层中的粘结至载体构件的绝缘层的单位锯线区域中。
2.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件被埋入粘结至所述载体构件的表面中。
3.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件由选自于由铜(Cu)、银(Ag)、铝(Al)、钯(Pd)、镍(Ni)、钛(Ti)、金(Au)、铁(Fe)、钨(W)、钼(Mo)、铝(Al)、不胀钢和科瓦铁镍钴合金组成的组中的至少一种制成。
4.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件由与所述配线层的金属材料相同的金属材料制成。
5.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件具有与最下方的配线层的厚度相同的厚度。
6.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件被配置为覆盖整个所述单位锯线区域。
7.根据权利要求1所述的带状水平基板,其中,所述防翘曲构件的宽度小于所述单位锯线区域的宽度。
8.一种带状水平基板的制造方法,包括:
制备具有由单位锯线分割的多个单位水平基板区域的带状水平载体构件;
在所述载体构件的单位锯线区域中形成防翘曲构件;
在所述载体构件的两个表面上形成带状水平基板;并且
从所述载体构件分离所述带状水平基板。
9.根据权利要求8所述的方法,其中,在形成所述带状水平基板中,重复地执行在所述单位水平基板区域中形成配线层的步骤以及堆叠绝缘层以便覆盖包括所述单位水平基板区域和所述单位锯线区域的整个区域的步骤。
10.根据权利要求9所述的方法,其中,在形成所述配线层中,粘结至所述载体构件的所述配线层在形成所述防翘曲构件中与所述防翘曲构件一起形成。
11.根据权利要求8所述的方法,进一步包括,在分离所述带状水平基板之后,将叠压层堆叠在所述带状水平基板的上部和下部。
12.根据权利要求8所述的方法,其中,所述载体构件具有以下结构,其中第一金属板和第二金属板与布置于其间的各个脱模层被堆叠在核心绝缘层的上部和下部,并且
在分离所述带状水平基板中,所述脱模层被移除。
13.根据权利要求12所述的方法,进一步包括,在分离所述带状水平基板之后,蚀刻粘结至所述带状水平基板的外层的所述第一金属板。
CN201410601615.XA 2013-11-29 2014-10-30 包括防翘曲构件的带状水平基板及其制造方法 Pending CN104684258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130147341A KR20150062556A (ko) 2013-11-29 2013-11-29 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
KR10-2013-0147341 2013-11-29

Publications (1)

Publication Number Publication Date
CN104684258A true CN104684258A (zh) 2015-06-03

Family

ID=53266503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410601615.XA Pending CN104684258A (zh) 2013-11-29 2014-10-30 包括防翘曲构件的带状水平基板及其制造方法

Country Status (3)

Country Link
US (1) US20150156877A1 (zh)
KR (1) KR20150062556A (zh)
CN (1) CN104684258A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706174A (zh) * 2017-09-26 2018-02-16 环维电子(上海)有限公司 一种具有低翘曲度的电子模组以及该电子模组的制备方法
CN109841589A (zh) * 2017-11-28 2019-06-04 三星电机株式会社 载体基板及其制造方法以及制造半导体封装件的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102252180B1 (ko) * 2017-02-16 2021-05-14 주식회사 엘지화학 2종의 프레임 유닛들이 적용된 이차전지용 보호회로 모듈의 제조방법
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR102107409B1 (ko) * 2018-05-29 2020-05-28 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
KR20210073805A (ko) 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
TWI829379B (zh) * 2021-10-12 2024-01-11 南韓商Wit有限公司 大面積監視設備

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Necエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
EP1772878A4 (en) * 2004-07-23 2012-12-12 Murata Manufacturing Co METHOD FOR PRODUCING AN ELECTRONIC COMPONENT, NUT PLATE AND ELECTRONIC COMPONENT
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706174A (zh) * 2017-09-26 2018-02-16 环维电子(上海)有限公司 一种具有低翘曲度的电子模组以及该电子模组的制备方法
CN107706174B (zh) * 2017-09-26 2024-05-10 环维电子(上海)有限公司 一种具有低翘曲度的电子模组以及该电子模组的制备方法
CN109841589A (zh) * 2017-11-28 2019-06-04 三星电机株式会社 载体基板及其制造方法以及制造半导体封装件的方法
CN109841589B (zh) * 2017-11-28 2023-07-11 三星电子株式会社 载体基板及其制造方法以及制造半导体封装件的方法

Also Published As

Publication number Publication date
US20150156877A1 (en) 2015-06-04
KR20150062556A (ko) 2015-06-08

Similar Documents

Publication Publication Date Title
CN104684258A (zh) 包括防翘曲构件的带状水平基板及其制造方法
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
KR101648365B1 (ko) 내장형 칩 제조 방법
JP2005216935A (ja) 半導体装置およびその製造方法
JP5287976B2 (ja) 樹脂配線基板
US20150114698A1 (en) Substrate structure and manufacturing method thereof
US20030168249A1 (en) Wiring board and method for producing the same
US20170309558A1 (en) Interposer and method for manufacturing interposer
US20150041184A1 (en) The printed circuit board and the method for manufacturing the same
CN102573278A (zh) 多层布线基板
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
US20190006219A1 (en) Method of packaging chip and chip package structure
JP5539800B2 (ja) 配線基板の中間製品及び配線基板の製造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
US10468183B2 (en) Inductor and manufacturing method of the same
US20170048964A1 (en) Heat radiating member and printed circuit board including same
JP2006173163A (ja) チップコイル
JP2017103282A (ja) プリント配線板
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
KR101109190B1 (ko) 인쇄회로기판 및 그 제조방법
US10356916B2 (en) Printed circuit board with inner layer and outer layers and method of manufacturing the same
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
US9837345B2 (en) Interposer and circuit substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150603