CN111491456A

CN111491456A - 一种含有隐埋线路的印制电路板的制作方法

Info

Publication number: CN111491456A
Application number: CN201910084146.1A
Authority: CN
Inventors: 宗泽源; 付海涛
Original assignee: Shanghai Meadville Science and Technology Co Ltd
Current assignee: Shanghai Meadville Science and Technology Co Ltd
Priority date: 2019-01-29
Filing date: 2019-01-29
Publication date: 2020-08-04

Abstract

一种含有隐埋线路的印制电路板的制作方法，包括如下步骤：a)将第一导电层固定在支撑板上；b)在第一导电层上依次制作一层阻挡层和第二导电层；c)涂覆光阻层，通过曝光、显影、电镀第三导电层，去除曝光后的光阻层；d)在第三导电层上层压介电层；e)分离支撑板和第一导电层；f)去除第一导电层；g)去除阻挡层；h)去除第二导电层；i)通过后处理工艺在线路板表面形成阻焊层，并对焊盘进行表面处理，得到含隐埋线路的印制电路板。本发明含有隐埋线路的印制电路板的制作方法可以实现精细线路制作，提高线路制作的良率，降低生产成本。

Description

一种含有隐埋线路的印制电路板的制作方法

技术领域

本发明涉及印制电路板或半导体集成电路封装基板的制造技术，特别涉及一种含有隐埋线路的印制电路板的制作方法。

背景技术

随着社会经济的发展，人们对信息的需求急剧增加。个人消费终端作为信息获取的最终渠道，其功能也越来越丰富。支撑起众多功能的集成电路也越来越复杂和多样化。封装基板作为集成电路和外部网络通讯的中介层，其精细程度也随着集成电路的发展而发展。集成电路性能和功能的提升对封装基板的走线能力提出了更高的要求。在单一层次布下更多的走线是提升封装基板能力的关键，即精细线路的制作。

传统的减成法工艺在30/30微米(线宽/间距)以下的制程便比较困难。改进型半加成工艺可以在较低的成本下将制程推进到15/15微米。半加成工艺可以达到7/7微米的水平，但是对基底材料有特定的要求，同时在褪膜、闪蚀的过程中极易损坏线路，造成良率低下，使该工艺的成本明显上升，批量生产时难度非常高。

为了获得精细线路的制造能力，结合改进型半加成工艺而成的隐埋线路工艺被提出。该工艺通过在闪蚀前层压介电层，从而提高了线路在工艺过程的良率，使得线路制程能力达到7/7微米的水平。其已有技术的工艺流程如图1～图8所示。

上述这种传统的隐埋线路工艺存在一定的局限性。

作为基底的超薄铜箔存在着粗糙的铜箔牙根。铜箔牙根的存在使得闪蚀的时候刻蚀量需求增加。如图9所示，为了保证线路厚度，铜箔牙根102”就会残留，造成短路风险(参见图10)。

为了将铜箔牙根102”蚀刻干净，需要的蚀刻量就会使线路(导电层107’)也被蚀刻，造成线路厚度降低(参见图11)。

发明内容

本发明目的在于提供一种含有隐埋线路的印制电路板的制作方法，实现精细线路制作，提高线路制作的良率。

为达到上述目的，本发明的技术方案是：

一种含有隐埋线路的印制电路板的制作方法，包括如下步骤：

a)将第一导电层固定在支撑板上；

b)在第一导电层上依次制作一层阻挡层和第二导电层；

c)涂覆光阻层，通过曝光、显影、电镀第三导电层，去除曝光后的光阻层；

d)在第三导电层上层压介电层；

e)分离支撑板和第一导电层；

f)去除第一导电层；

g)去除阻挡层；

h)去除第二导电层；

i)通过后处理工艺在线路板表面形成阻焊层，并对焊盘进行表面处理，得到含隐埋线路的印制电路板。

优选的，所述步骤a)中，所述的第一导电层为铜、锌或铝。

优选的，所述步骤a)中，所述的第一导电层的表面粗糙度Ra小于100nm。

优选的，所述步骤b)中，所述的阻挡层为铁、铬、镍、钴、钛、铅、金、银、铜、铁合金、铬合金、镍合金、钴合金、钛合金、铅合金、银合金、铜合金、含碳化合物、含氟化合物、含硅化合物和石墨烯。

优选的，所述步骤b)中，所述的阻挡层采用物理气相沉积或化学气相沉积的方法制作。

优选的，所述步骤b)中，所述的在第一导电层上制作第二导电层的方法包括：电镀、溅射、丝印、喷涂、化学气相沉积、物理气相沉积方法。

优选的，所述步骤f)中，所述第一导电层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。

优选的，所述步骤g)中，所述的阻挡层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。

优选的，所述步骤h)中，所述第二导电层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。

本发明的有益效果：

1.本发明方法可以制作更为精细的隐埋线路

已有技术在制作埋线的过程中，采用直接在第一导电层上进行图形转移。由于第一导电层具有一定的粗糙程度，线路在闪蚀的过程中，容易出现蚀刻未净和过度蚀刻而导致的短路和开路问题。因此只能制造精细程度不高的隐埋线路。

而本发明方法制作的线路，将第一导电层固定在支撑板上；第一导电层的表面粗糙度Ra小于100nm，由于表面粗糙度低，在第一导电层上制作阻挡层时，阻挡层的致密程度高，结合力好，阻挡的效果好，因此在后续去除第一导电层时，使用一般的设备及药水即可完整的去除第一导电层。由于第一导电层的粗糙度低，第二导电层的粗糙度也随之降低，线路在闪蚀过程中，蚀刻均匀性好，不容易出现蚀刻未净和过度蚀刻而导致的短路和开路问题。因此可以制造更为精细的隐埋线路。

2.本发明的方法产品良率比较高

众所周知，由于电力线分布不均匀，电镀等工艺存在不均匀的问题；同样，由于设备和水池效应等问题，蚀刻也存在不均匀的问题，这两点在印制电路板厂是比较常见的问题。

已有技术仅仅采用蚀刻工艺去除线路以外的导电层，将会面临蚀刻过程中不均匀的现象的存在，由于蚀刻不均匀，将导致表面上有些地方已经完成了蚀刻，有些地方还有残留的导电层没有蚀刻干净，结果会造成短路的缺陷。

本发明的方法因为阻挡层的保护，使得线路图形的一致性保持最佳，线路图形将不会因为刻蚀均匀性的问题造成产品良率低下问题，提高了产品良率，增加经济效益。

3.本发明的方法成本比较低

已有技术在进行埋线制作时，在图形电镀完成后，去除干膜，进行层压时，线路凸起的部分已经被埋入到印制电路板的介电层108’中，参见图9，但是另一部分导电层102’(基底金属)的部分需要被蚀刻，但是由于导电层102’和导电层107’(线路图形)为同种金属，在蚀刻过程中，药水是不具备选择性的，因此，在蚀刻导电层102’的同时，一定有少部分的导电层107’的金属会被蚀刻掉，这样就导致线路的完整性差，线路横截面图不显示一个完整的矩形，而是由于被药水攻击，导致线路的横截面显示一个残缺的矩形。为了避免这种事情的发生，印制电路板厂商会采用比较高端的设备及药水进行处理，这样成本就比较高。

本发明在导电层上通过形成一层阻挡层，因为有阻挡层的存在，刻蚀导电层均匀性和刻蚀速度均不会有严格的要求，因此可以使用比较便宜的药水和设备，不需要特殊的药水及真空设备，从而大大降低该段工艺的生产成本。

附图说明

图1至图8是已有技术的制作流程图。其中：

图1：带有支撑板的导电层；

图2：在导电层上面涂覆光阻层；

图3：光阻层曝光、显影；

图4：电镀；

图5：去除曝光后的光阻层；

图6：层压介电层；

图7：去除支撑板；

图8：去除导电层；

图9为图7中的A部放大图；

图10和图11：已有技术中图8试板出现的两种缺陷；

图10：已有技术中缺陷之一：蚀刻未尽；

图11：已有技术中缺陷之二：蚀刻完全，但是线路不完整；

图12至图23为本发明方法的制作流程图；

图12：带有支撑板的第一导电层；

图13：制作阻挡层；

图14：制作第二导电层；

图15：涂覆光阻层；

图16：光阻层曝光、显影；

图17：电镀第三导电层；

图18：去除曝光后的光阻层；

图19：层压介电层；

图20：去除支撑板；

图21：去除第一导电层；

图22：去除阻挡层；

图23：去除第二导电层。

图中：

101’：已有技术印制电路板中的支撑板；

102’：已有技术印制电路板中的导电层(基底金属)；

105’：已有技术印制电路板中的光阻层；

106’：已有技术印制电路板中的曝光显影后的光阻层；

107’：已有技术印制电路板中的导电层(线路图形)；

108’：已有技术印制电路板中的层压的介电层；

102”：已有技术印制电路板中的铜箔的牙根。

101：本发明印制电路板中的支撑板；

102：本发明印制电路板中的第一导电层；

103：本发明印制电路板中的阻挡层；

104：本发明印制电路板中的第二导电层；

105：本发明印制电路板中的光阻层；

106：本发明印制电路板中的曝光显影后的光阻层；

107：本发明印制电路板中的第三导电层；

108：本发明印制电路板中层压的介电层。

具体实施方式

参见图12～图23，本发明的含有隐埋线路的印制电路板的制作方法，包括如下步骤：

a)将第一导电层102--铜固定在支撑板101上，如图12所示；

b)在第一导电层102上沉积一层阻挡层103-石墨烯，如图13所示；

c)在阻挡层103表面沉积第二导电层104，如图14所示；

d)在第二导电层104上涂覆光阻层105，如图15所示；

e)光阻层105经过曝光和显影过程，经过曝光的光阻层106留在第二导电层104表面，如图16所示；

f)通过电镀工艺，在没有光阻层106覆盖的区域形成第三导电层107，如图17所示；

g)去除光阻层106，如图18所示；

h)在第三导电层107上面层压一层介电层108，如图19所示；

i)分离支撑板101与第一导电层102，如图20所示；

j)去除第一导电层102，因为存在阻挡层103—石墨烯的阻挡，去除过程无需精确控制刻蚀量，降低了工艺难度和风险，如图21所示；

k)去除阻挡层103，如图22所示；

l)快速刻蚀第二导电层104--铜，可以使用非常快速的铜刻蚀工艺，或多次酸洗工艺来去除，从而精确控制刻蚀量而不会对线路造成损伤，如图23所示。

m)通过后处理工艺在线路板表面形成阻焊层，并对焊盘进行表面处理，得到含隐埋线路的印制电路板。

Claims

1.一种含有隐埋线路的印制电路板的制作方法，包括如下步骤：

a)将第一导电层固定在支撑板上；

b)在第一导电层上依次制作一层阻挡层和第二导电层；

d)在第三导电层上层压介电层；

e)分离支撑板和第一导电层；

f)去除第一导电层；

g)去除阻挡层；

h)去除第二导电层；

2.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤a)中，所述的第一导电层为铜、锌或铝。

3.如权利要求1或2所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤a)中，所述的第一导电层的表面粗糙度Ra小于100nm。

4.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤b)中，所述的阻挡层为铁、铬、镍、钴、钛、铅、金、银、铜、铁合金、铬合金、镍合金、钴合金、钛合金、铅合金、银合金、铜合金、含碳化合物、含氟化合物、含硅化合物和石墨烯。

5.如权利要求1或4所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤b)中，所述的阻挡层采用物理气相沉积或化学气相沉积的方法制作。

6.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤b)中，在第一导电层上制作第二导电层的方法包括：电镀、溅射、丝印、喷涂、化学气相沉积或物理气相沉积方法。

7.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤f)中，所述第一导电层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。

8.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤g)中，所述的阻挡层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。

9.如权利要求1所述的含有隐埋线路的印制电路板的制作方法，其特征是，所述步骤h)中，所述第二导电层的去除方法为：使用湿法刻蚀、等离子体干法刻蚀或物理抛光、研磨方法。