TWI398936B - 無核心層封裝基板及其製法 - Google Patents

無核心層封裝基板及其製法 Download PDF

Info

Publication number
TWI398936B
TWI398936B TW98135715A TW98135715A TWI398936B TW I398936 B TWI398936 B TW I398936B TW 98135715 A TW98135715 A TW 98135715A TW 98135715 A TW98135715 A TW 98135715A TW I398936 B TWI398936 B TW I398936B
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
dielectric
dielectric layer
insulating protective
Prior art date
Application number
TW98135715A
Other languages
English (en)
Other versions
TW201115705A (en
Inventor
Che Min Chu
Hsiu Yu Huang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW98135715A priority Critical patent/TWI398936B/zh
Publication of TW201115705A publication Critical patent/TW201115705A/zh
Application granted granted Critical
Publication of TWI398936B publication Critical patent/TWI398936B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

無核心層封裝基板及其製法
本發明係有關一種無核心層封裝基板及其製法，尤指一種提升電性連接品質之封裝基板及其製法。
為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝要求，以提供給多數主被動元件及線路連接用之封裝基板，逐漸由單層板演變成多層板，以在有限的空間下，藉由層間連接技術(Interlayer connection)擴大電路板上可利用的佈線面積，且能配合高電子密度之積體電路(Integrated circuit)需求。
習知技術之多層電路板係由一核心板及對稱形成於其兩側之線路增層結構所組成，但因使用核心板將導致導線長度及整體結構厚度增加，故而難以滿足電子產品功能不斷提昇且體積卻不斷縮小的使用需求，遂發展出無核心層(coreless)結構之電路板，以符合縮短導線長度及降低整體結構厚度、及符合高頻化、微小化的趨勢要求。
而習知無核心層封裝基板之製法，係於一整版面承載板之相對兩表面上分別形成金屬層、具有打線墊的嵌埋線路層、與線路增層結構，然後，將該承載板與其兩表面上之結構分離，並蝕刻移除該金屬層以外露出該打線墊，以同時形成兩個整版面封裝基板；最後，將整版面封裝基板切割，即完成多數之無核心層封裝基板。當該無核心層封裝基板應用於承載半導體晶片之封裝時，並以導線電性連接該打線墊與半導體晶片。
惟，習知無核心層封裝基板之製法中，該具有打線墊的嵌埋線路層係直接形成於該金屬層上，因而於最終蝕刻移除該金屬層之步驟中，由於若要將該金屬層完全蝕刻移除，則必須稍微過度蝕刻(over etch)，則部分該嵌埋線路層(包含打線墊)將同時遭受蝕刻之影響而使得厚度變薄，且由於外露之受蝕刻面積愈大則蝕刻之速率愈快，最終將導致部分該嵌埋線路層之厚度過薄，形成該嵌埋線路層之厚度不均、及表面粗糙度不均等現象，進而容易造成該打線墊於後續連接導線時電性連接品質不良或失效等問題。
因此，如何避免習知技術中上述之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明之一目的係提供一種能有效提升打線墊電性連接品質之無核心層封裝基板及其製法。
本發明之另一目的係提供一種能有效控制各該打線墊厚度之無核心層封裝基板及其製法。
為達上述及其他目的，本發明係揭露一種無核心層封裝基板，係包括：初始構成單元，係具有第一介電層及第一線路層，該第一介電層具有相對之第一表面及第二表面，且該第一線路層設於該第一介電層之第一表面上並具有複數設於該第一介電層中之第一導電盲孔；增層結構，係設於該第一介電層之第一表面及第一線路層上，該增層結構具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第一與第二線路層之複數第二導電盲孔；以及嵌埋線路層，係嵌設於該第一介電層之第二表面中並電性連接該等第一導電盲孔，該嵌埋線路層具有複數打線墊及複數導電跡線，且各該打線墊之表面低於該第一介電層之第二表面。
前述之無核心層封裝基板復包括第一絕緣保護層，係設於該第一介電層之第二表面及嵌埋線路層上，且該第一絕緣保護層具有複數第一絕緣保護層開孔，以令該等打線墊之表面對應外露於各該第一絕緣保護層開孔。
前述之無核心層封裝基板復包括表面處理層，係設於各該打線墊上，且形成該表面處理層之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)及化學鍍錫(Immersion Tin)所組成之群組中之其中一者。
前述之無核心層封裝基板中，該增層結構最外層之第二線路層具有複數植球墊，且該無核心層封裝基板復包括設於該增層結構上之第二絕緣保護層，該第二絕緣保護層具有複數第二絕緣保護層開孔，以令各該植球墊對應外露於各該第二絕緣保護層開孔。
本發明復揭露一種無核心層封裝基板之製法，係包括：一種無核心層封裝基板之製法，係包括：提供一承載板，係由具有相對兩表面之核心層、分別形成於該核心層之兩表面的離形膜、及形成於該離形膜上之金屬層所構成，並於各該金屬層上定義出有效區；於該金屬層上依序形成阻障層及嵌埋線路層，該嵌埋線路層具有複數打線墊及導電跡線；於該金屬層及嵌埋線路層上形成初始構成單元，該初始構成單元係具有第一介電層及第一線路層，且該第一介電層具有相對之第一表面及第二表面，令該嵌埋線路層嵌設於該第一介電層之第二表面中，且該金屬層設於該第二表面上，而令該第一線路層設於該第一介電層之第一表面上，該第一線路層並具有複數設於該第一介電層中且電性連接該嵌埋線路層之第一導電盲孔；於該第一介電層之第一表面及第一線路層上形成增層結構，且該增層結構具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第一與第二線路層之複數第二導電盲孔；移除各該有效區以外之部分；移除該離形膜及核心層，以外露出該金屬層，俾形成初始整版面封裝基板；移除該金屬層及阻障層，以外露出該第一介電層及嵌埋線路層，俾形成整版面封裝基板，且各該打線墊之表面低於該第一介電層之第二表面；以及裁切該整版面封裝基板，以分離成複數無核心層封裝基板。
前述之製法中，該核心層與金屬層之面積係大於該離形膜之面積，且該離形膜對應該有效區；其中，該金屬層並包覆該離形膜；或該核心層上復包括黏著材且圍繞該離形膜，而該金屬層係形成於該離形膜與黏著材上。
前述之製法中，該嵌埋線路層之製法係包括：於該金屬層上形成阻層，且該阻層中形成複數開口區，以令該金屬層之部分表面外露於該等開口區；於各該開口區中依序形成該阻障層及嵌埋線路層；以及移除該阻層。
前述之製法中，該初始構成單元之製法係包括：於該金屬層及嵌埋線路層上形成該第一介電層；於該第一介電層形成複數連通該嵌埋線路層之盲孔；以及於該第一介電層之第一表面上形成該第一線路層，且於各該盲孔中形成第一導電盲孔，以令該第一線路層藉由該等第一導電盲孔電性連接至該嵌埋線路層。
前述之製法中，移除該有效區以外之部分係藉由切割方式。
前述之製法中，移除該金屬層及阻障層之方式係藉由蝕刻方式，令該製法復包括於蝕刻該金屬層及阻障層之前，先於該增層結構上形成防蝕層；以及於蝕刻移除該金屬層及阻障層之後，移除該防蝕層。
前述之製法復包括於裁切該整版面封裝基板之前，於該第一介電層之第二表面及嵌埋線路層上形成第一絕緣保護層，該第一絕緣保護層並形成複數第一絕緣保護層開孔，以令該等打線墊之表面對應外露於各該第一絕緣保護層開孔。
前述之製法復包括於裁切該整版面封裝基板之前，於各該打線墊上形成表面處理層。
前述之製法復包括於該阻層之開口區中形成該嵌埋線路層之前，於該阻障層上形成表面處理層，以令該表面處理層設於該嵌埋線路層與該阻障層之間，當移除該金屬層及阻障層之後，係外露出該嵌埋線路層上之表面處理層及該第一介電層，且於形成各該第一絕緣保護層開孔之後，該等打線墊上之表面處理層對應外露出各該第一絕緣保護層開孔。
前述之製法中，該增層結構最外層之第二線路層復具有複數植球墊，又該製法復包括於裁切該整版面封裝基板之前，於該增層結構上形成第二絕緣保護層，且該第二絕緣保護層具有複數第二絕緣保護層開孔，以令各該植球墊對應外露於各該第二絕緣保護層開孔。
由上可知，本發明係藉由在該阻層之開口區中的金屬層上先形成阻障層後，再形成嵌埋線路層(包含打線墊及導電跡線)，以使該阻障層於後續蝕刻移除該金屬層的製程中保護該嵌埋線路層不受蝕刻之影響，俾能有效控制該嵌埋線路層之厚度、厚度均勻性、及表面粗糙度均勻性，進而能有效提升該打線墊之電性連接品質。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第1A至1J圖，係為本發明所揭露之一種無核心層封裝基板之製法。
如第1A圖所示，提供一承載板20，係由具有相對兩表面之核心層200、分別形成於該核心層200之兩表面的離形膜201、及形成於該離形膜201上並包覆該離形膜201的金屬層202所構成，並於各該金屬層202上定義出有效區A。該承載板20之另一實施態樣，係為具有相對兩表面之核心層200、分別形成於該核心層200之兩表面的離形膜201、形成於該核心層200上並圍繞該離形膜201之黏著材203、及形成於該離形膜201與黏著材203上之金屬層202所構成，又該離形膜201對應該有效區A。
如第1B圖所示，於該金屬層202上形成阻層21，且該阻層21中形成複數開口區210，令該金屬層202之部分表面外露於該些開口區210。所述之阻層21係為一例如乾膜或液態光阻等光阻材料(Photoresist)，其係利用印刷、旋塗或貼合等方式分別形成於該金屬層202上，再藉由曝光、顯影等方式加以圖案化，以於該阻層21中形成圖案化開口區210，而露出部份之金屬層202。
如第1C圖所示，於各該開口區210中依序形成阻障層22及嵌埋線路層23，且該嵌埋線路層23具有複數打線墊231及導電跡線230。
如第1D圖所示，移除該阻層21，以外露出該嵌埋線路層23及金屬層202。
如第1E圖所示，於該金屬層202及嵌埋線路層23上形成第一介電層240；再於該第一介電層240上形成複數外露該嵌埋線路層23之盲孔2401；最後於該第一介電層240上形成第一線路層241，並於該第一介電層240之各該盲孔2401中對應形成第一導電盲孔242，以令該第一線路層241藉由該些第一導電盲孔242電性連接至該嵌埋線路層23，俾使該第一介電層240、第一線路層241及第一導電盲孔242構成一初始構成單元24。
所述之第一介電層240具有相對之第一表面240a及第二表面240b，令該嵌埋線路層23嵌設於該第一介電層240之第二表面240b中，且令該金屬層202設於該第二表面240b上，又令該第一線路層241設於該第一介電層240之第一表面240a上，又該些第一導電盲孔242係設於該第一介電層240中且電性連接該嵌埋線路層23與第一線路層241。
如第1F圖所示，於該第一介電層240之第一表面240a及第一線路層241上形成增層結構25，且該增層結構25具有至少一第二介電層250、設於該第二介電層250上之第二線路層251、及設於該第二介電層250中且電性連接該第一與第二線路層241,251之複數第二導電盲孔252，又該增層結構25最外層之第二線路層251具有複數植球墊253。
依上述之製法中，於形成該第一與第二線路層241,251時，係先於該第一及第二介電層240,250上及其盲孔中形成導電層，藉由該導電層作為後續電鍍金屬材料之電流傳導路徑，而該導電層可由金屬、合金或沉積數層金屬層所構成，如選自銅、錫、鎳、鉻、鈦、銅-鉻合金或錫-鉛合金等所構成之群組之其中一者所組成，並以濺鍍、蒸鍍、無電電鍍及化學沈積之一者形成；或可使用例如聚乙炔、聚苯胺或有機硫聚合物等導電高分子材料，而以旋轉塗佈(spin coating)、噴墨印刷(ink-jet printing)或壓印(imprinting)等方式形成該導電層。
如第1G圖所示，藉由切割方式，沿著如第1F圖所示之切割假想線S，先移除各該有效區A以外之部分；接著，移除該離形膜201及核心層200，以外露出該金屬層202，俾形成初始整版面封裝基板2a。
如第1H圖所示，先於該增層結構25上形成防蝕層30，再移除該金屬層202及阻障層22，以外露出該第一介電層240之第二表面240b及嵌埋線路層23，且各該打線墊231之表面231a低於該第一介電層240之第二表面240b，最後移除該防蝕層30，俾以形成整版面封裝基板2b。
如第1I圖所示，先於該第一介電層240之第二表面240b及嵌埋線路層23上形成第一絕緣保護層26a，該第一絕緣保護層26a中並形成複數第一絕緣保護層開孔260a，以令該些打線墊231之表面231a對應外露於各該第一絕緣保護層開孔260a，且於該增層結構25上形成第二絕緣保護層26b，該第二絕緣保護層26b中形成複數第二絕緣保護層開孔260b，以令各該植球墊253對應外露於各該第二絕緣保護層開孔260b；接著，再於各該打線墊231上形成表面處理層27。
如第1J與1J’圖所示，其中，第1J’圖係為第1J圖之俯視圖，藉由切割方式，沿著如第1I圖所示之切割假想線L，裁切該整版面封裝基板2b，以分離成複數無核心層封裝基板2；由第1J’圖可知，該些打線墊231之表面對應外露於各該第一絕緣保護層開孔260a。
請參閱第1K圖，係於該封裝基版2上接置一半導體晶片31；如圖所示，該半導體晶片31係具有相對之作用面31a及非作用面31b，且該作用面31a上具有複數電極墊310，藉由導線32電性連接該打線墊231與電極墊310，而該非作用面31b係固設於該第一絕緣保護層26a上，再於該第一絕緣保護層26a上形成封裝材33，以包覆該半導體晶片31、導線32及打線墊231。又可於該植球墊253上形成焊球34，以供接置於一外部電路板上。
本發明係藉由在該阻層21之開口區210中形成阻障層22及嵌埋線路層23，以令該嵌埋線路層23表面與該阻層21表面齊平，相較於習知技術，本發明可有效控制各該嵌埋線路層23之打線墊231之厚度；再者，藉由先形成該阻障層22再形成該嵌埋線路層23，以於移除該阻障層22時，各該打線墊231之表面231a係低於該第一介電層240之第二表面240b，故相較於習知技術之打線墊高於介電層，本發明易於控制各該打線墊231之表面粗糙度，而能有效提升後續該導線32之電性連接品質。
另請參閱第1C’及1J”圖，於另一實施例中，於各該開口區210中形成該嵌埋線路層23之前，先於該阻障層22上形成表面處理層27’，以令該表面處理層27’設於該嵌埋線路層23與阻障層22之間，如第1C’圖所示；於後續移除該金屬層202及阻障層22之後，於該外露出之嵌埋線路層23上之表面處理層27’及該第一介電層240上形成第一絕緣保護層26a，並於該第一絕緣保護層26a中形成該些第一絕緣保護層開孔260a之後，以令各該打線墊231上之表面處理層27’對應外露於各該第一絕緣保護層開孔260a，如第1J’圖所示。本實施例係藉由於各該開口區210中形成該嵌埋線路層23之前，先於該阻障層22上形成表面處理層27’，以於移除該阻障層22後，即完成表面粗糙化作業，令各該打線墊231之表面粗糙度有更佳之均勻性，俾能有效提升後續該導線32之電性連接品質。
本發明復揭露一種無核心層封裝基板2，如第1J圖所示，係包括初始構成單元24、增層結構25以及嵌埋線路層23。
所述之初始構成單元24係具有第一介電層240及第一線路層241，該第一介電層240具有相對之第一表面240a及第二表面240b，且該第一線路層241設於該第一介電層240之第一表面240a上並具有複數設於該第一介電層240中之第一導電盲孔242。
所述之增層結構25係設於該第一介電層240之第一表面240a及第一線路層241上，該增層結構25具有至少一第二介電層250、設於該第二介電層250上之第二線路層251、及設於該第二介電層250中且電性連接該第一與第二線路層241,251之複數第二導電盲孔252。又該增層結構25最外層之第二線路層251具有複數植球墊253。
所述之嵌埋線路層23係嵌設於該第一介電層240之第二表面240b中並電性連接該些第一導電盲孔242，且該嵌埋線路層23具有複數打線墊231及複數導電跡線230，又該些打線墊231及導電跡線230之表面231a低於該第一介電層240之第二表面240b。
所述之無核心層封裝基板2復包括第一絕緣保護層26a，係設於該第一介電層240之第二表面240b及嵌埋線路層23上，且該第一絕緣保護層26a具有複數第一絕緣保護層開孔260a，以令該些打線墊231之表面231a對應外露於各該第一絕緣保護層開孔260a。
所述之無核心層封裝基板2復包括表面處理層27,27’，係設於各該打線墊231上，且形成該表面處理層27,27’之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)及化學鍍錫(Immersion Tin)所組成之群組中之其中一者。
所述之無核心層封裝基板2復包括設於該增層結構25上之第二絕緣保護層26b，且該第二絕緣保護層26b具有複數第二絕緣保護層開孔260b，以令各該植球墊253對應外露於各該第二絕緣保護層開孔260b。
綜上所述，本發明係藉由在該阻層之開口區中的金屬層上先形成阻障層後，再形成嵌埋線路層(包含打線墊)，以使該阻障層於後續蝕刻移除該金屬層的製程中保護該嵌埋線路層不受蝕刻之影響，俾能有效控制該嵌埋線路層之厚度、厚度均勻性、及表面粗糙度均勻性，進而能有效提升該打線墊之電性連接品質。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2．．．無核心層封裝基板
2a．．．初始整版面封裝基板
2b．．．整版面封裝基板
20．．．承載板
200．．．核心層
201．．．離形膜
202．．．金屬層
203．．．黏著材
21．．．阻層
210．．．開口區
22．．．阻障層
23．．．嵌埋線路層
230．．．導電跡線
231．．．打線墊
231a．．．表面
24．．．初始構成單元
240．．．第一介電層
240a．．．第一表面
240b．．．第二表面
2401．．．盲孔
241．．．第一線路層
242．．．第一導電盲孔
25．．．增層結構
250．．．第二介電層
251．．．第二線路層
252．．．第二導電盲孔
253．．．植球墊
26a．．．第一絕緣保護層
26b．．．第二絕緣保護層
260a．．．第一絕緣保護層開孔
260b．．．第二絕緣保護層開孔
27,27’．．．表面處理層
30．．．防蝕層
31．．．半導體晶片
31a．．．作用面
31b．．．非作用面
310．．．電極墊
32．．．導線
33．．．封裝材
34．．．焊球
A．．．有效區
L,S．．．切割假想線
第1A至1J圖係為本發明無核心層封裝基板之製法之示意圖；其中，第1C’及1J”圖係為本發明另一實施例之示意圖，第1J’圖係第1J圖之俯視圖；以及
第1K圖係為本發明無核心層封裝基板接置半導體晶片之示意圖。
2．．．無核心層封裝基板
23．．．嵌埋線路層
230．．．導電跡線
231．．．打線墊
24．．．初始構成單元
240．．．第一介電層
240a．．．第一表面
240b．．．第二表面
241．．．第一線路層
242．．．第一導電盲孔
25．．．增層結構
250．．．第二介電層
251．．．第二線路層
252．．．第二導電盲孔
253．．．植球墊
26a．．．第一絕緣保護層
26b．．．第二絕緣保護層
260a．．．第一絕緣保護層開孔
260b．．．第二絕緣保護層開孔
27．．．表面處理層

Claims (23)

  1. 一種無核心層封裝基板，係包括：初始構成單元，係具有第一介電層及第一線路層，該第一介電層具有相對之第一表面及第二表面，且該第一線路層設於該第一介電層之第一表面上並具有複數設於該第一介電層中之第一導電盲孔；增層結構，係設於該第一介電層之第一表面及第一線路層上，該增層結構具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第一與第二線路層之複數第二導電盲孔；以及嵌埋線路層，係嵌設於該第一介電層之第二表面中並電性連接該第一導電盲孔，該嵌埋線路層具有複數打線墊及複數導電跡線，且各該打線墊之表面低於該第一介電層之第二表面。
  2. 如申請專利範圍第1項之無核心層封裝基板，復包括第一絕緣保護層，係設於該第一介電層之第二表面及嵌埋線路層上，且該第一絕緣保護層具有複數第一絕緣保護層開孔，以令該些打線墊之表面對應外露於各該第一絕緣保護層開孔。
  3. 如申請專利範圍第1項之無核心層封裝基板，其中，該增層結構最外層之第二線路層具有複數植球墊。
  4. 如申請專利範圍第3項之無核心層封裝基板，復包括設於該增層結構上之第二絕緣保護層，且該第二絕緣保護層具有複數第二絕緣保護層開孔，以令各該植球墊對應外露於各該第二絕緣保護層開孔。
  5. 如申請專利範圍第1項之無核心層封裝基板，復包括表面處理層，係設於各該打線墊上。
  6. 如申請專利範圍第5項之無核心層封裝基板，其中，形成該表面處理層之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)及化學鍍錫(Immersion Tin)所組成之群組中之其中一者。
  7. 一種無核心層封裝基板之製法，係包括：提供一承載板，係由具有相對兩表面之核心層、分別形成於該核心層之兩表面的離形膜、及形成於該離形膜上之金屬層所構成，並於各該金屬層上定義出有效區；於該金屬層上依序形成阻障層及嵌埋線路層，該嵌埋線路層具有複數打線墊及導電跡線；於該金屬層及嵌埋線路層上形成初始構成單元，該初始構成單元係具有第一介電層及第一線路層，且該第一介電層具有相對之第一表面及第二表面，令該嵌埋線路層嵌設於該第一介電層之第二表面中，且該金屬層設於該第二表面上，而令該第一線路層設於該第一介電層之第一表面上，該第一線路層並具有複數設於該第一介電層中且電性連接該嵌埋線路層之第一導電盲孔；於該第一介電層之第一表面及第一線路層上形成增層結構，且該增層結構具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第一與第二線路層之複數第二導電盲孔；移除各該有效區以外之部分；移除該離形膜及核心層，而外露出該金屬層，俾以形成初始整版面封裝基板；移除該金屬層及阻障層，而外露出該第一介電層及嵌埋線路層，俾以形成整版面封裝基板，且該些打線墊及導電跡線之表面低於該第一介電層之第二表面；以及裁切該整版面封裝基板，以分離成複數無核心層封裝基板。
  8. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，該核心層與金屬層之面積係大於該離形膜之面積，且該離形膜對應該有效區。
  9. 如申請專利範圍第8項之無核心層封裝基板之製法，其中，該金屬層並包覆該離形膜。
  10. 如申請專利範圍第8項之無核心層封裝基板之製法，其中，該核心層上復包括黏著材且圍繞該離形膜，而該金屬層係形成於該離形膜與黏著材上。
  11. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，該嵌埋線路層之製法係包括：於該金屬層上形成阻層，且該阻層中形成複數開口區，以令該金屬層之部分表面外露於該等開口區；於各該開口區中依序形成該阻障層及嵌埋線路層；以及移除該阻層。
  12. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，該初始構成單元之製法係包括：於該金屬層及嵌埋線路層上形成該第一介電層；於該第一介電層形成複數外露該嵌埋線路層之盲孔；以及於該第一介電層之第一表面上形成該第一線路層，且於各該盲孔中形成第一導電盲孔，以令該第一線路層藉由該等第一導電盲孔電性連接至該嵌埋線路層。
  13. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，移除該有效區以外之部分係藉由切割方式。
  14. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，移除該金屬層及阻障層之方式係藉由蝕刻方式。
  15. 如申請專利範圍第14項之無核心層封裝基板之製法，復包括於蝕刻該金屬層及阻障層之前，先於該增層結構上形成防蝕層。
  16. 如申請專利範圍第15項之無核心層封裝基板之製法，復包括於蝕刻移除該金屬層及阻障層之後，移除該防蝕層。
  17. 如申請專利範圍第7項之無核心層封裝基板之製法，復包括於裁切該整版面封裝基板之前，於該第一介電層之第二表面及嵌埋線路層上形成第一絕緣保護層，該第一絕緣保護層並形成複數第一絕緣保護層開孔，以令各該打線墊之表面對應外露於各該第一絕緣保護層開孔。
  18. 如申請專利範圍第17項之無核心層封裝基板之製法，復包括於裁切該整版面封裝基板之前，於各該打線墊上形成表面處理層。
  19. 如申請專利範圍第7項之無核心層封裝基板之製法，復包括於該阻層之開口區中形成該嵌埋線路層之前，於該阻障層上形成表面處理層，以令該表面處理層設於該嵌埋線路層與該阻障層之間。
  20. 如申請專利範圍第19項之無核心層封裝基板之製法，其中，移除該金屬層及阻障層之後，係外露出該嵌埋線路層上之表面處理層及該第一介電層。
  21. 如申請專利範圍第20項之無核心層封裝基板之製法，其中，於形成各該第一絕緣保護層開孔之後，係令該等打線墊上之表面處理層對應外露出各該第一絕緣保護層開孔。
  22. 如申請專利範圍第7項之無核心層封裝基板之製法，其中，該增層結構最外層之第二線路層復具有複數植球墊。
  23. 如申請專利範圍第22項之無核心層封裝基板之製法，復包括於裁切該整版面封裝基板之前，於該增層結構上形成第二絕緣保護層，且該第二絕緣保護層具有複數第二絕緣保護層開孔，以令各該植球墊對應外露於各該第二絕緣保護層開孔。
TW98135715A 2009-10-22 2009-10-22 無核心層封裝基板及其製法 TWI398936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98135715A TWI398936B (zh) 2009-10-22 2009-10-22 無核心層封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98135715A TWI398936B (zh) 2009-10-22 2009-10-22 無核心層封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201115705A TW201115705A (en) 2011-05-01
TWI398936B true TWI398936B (zh) 2013-06-11

Family

ID=44934564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98135715A TWI398936B (zh) 2009-10-22 2009-10-22 無核心層封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI398936B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576976B (zh) * 2015-08-28 2017-04-01 欣興電子股份有限公司 無核心層封裝結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
TWI552657B (zh) * 2014-12-03 2016-10-01 恆勁科技股份有限公司 中介基板及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
TWI268130B (en) * 2004-12-23 2006-12-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate
TWI294678B (en) * 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
TWI268130B (en) * 2004-12-23 2006-12-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate
TWI294678B (en) * 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576976B (zh) * 2015-08-28 2017-04-01 欣興電子股份有限公司 無核心層封裝結構

Also Published As

Publication number Publication date
TW201115705A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
TWI393233B (zh) 無核心層封裝基板及其製法
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
TWI426584B (zh) 半導體封裝件及其製法
TWI403236B (zh) 線路基板製程及線路基板
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
WO2011111308A1 (ja) 半導体装置の製造方法及び半導体装置
TWI446496B (zh) 封裝基板裝置及其製法
TWI398936B (zh) 無核心層封裝基板及其製法
JP2006019591A (ja) 配線基板の製造方法および配線基板
JP2001053075A (ja) 配線構造及び配線形成方法
JP2006210406A (ja) 配線とそれを備えた半導体装置
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
TWI394248B (zh) 封裝基板之製法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2007214568A (ja) 回路基板構造
TWI421992B (zh) 封裝基板及其製法
TWI301662B (en) Package substrate and the manufacturing method making the same
TWI473221B (zh) 封裝基板及其製法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TW201126668A (en) Package substrate and fabrication method thereof
TWI383724B (zh) 印刷電路板及其製造方法