TW201528897A - 核心基材與線路板的製作方法 - Google Patents

核心基材與線路板的製作方法 Download PDF

Info

Publication number
TW201528897A
TW201528897A TW103100208A TW103100208A TW201528897A TW 201528897 A TW201528897 A TW 201528897A TW 103100208 A TW103100208 A TW 103100208A TW 103100208 A TW103100208 A TW 103100208A TW 201528897 A TW201528897 A TW 201528897A
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
nickel
patterned
core substrate
Prior art date
Application number
TW103100208A
Other languages
English (en)
Other versions
TWI499364B (zh
Inventor
Chin-Sheng Wang
chao-min Wang
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW103100208A priority Critical patent/TWI499364B/zh
Priority to CN201410075954.9A priority patent/CN104768324B/zh
Priority to US14/200,046 priority patent/US9282643B2/en
Publication of TW201528897A publication Critical patent/TW201528897A/zh
Application granted granted Critical
Publication of TWI499364B publication Critical patent/TWI499364B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種核心基材，包括一介電層、至少一離形層、至少一第一銅箔層以及至少一鎳層。離形層配置於介電層上且直接覆蓋介電層。第一銅箔層配置於離形層上且直接覆蓋離形層。鎳層配置於第一銅箔層上且直接覆蓋第一銅箔層。

Description

核心基材與線路板的製作方法
本發明是有關於一種核心基材以及線路板的製作方法，且特別是有關於一種核心基材及應用此核心基材的線路板的製作方法。
一般來說，若欲形成一具有內埋式線路的線路板，首先會先提供一核心基材。此核心基材是由依序堆疊的一介電層、一第一銅箔層以及一第二銅箔層所組成，其中第一銅箔層直接覆蓋介電層，而第二銅箔層直接覆蓋第一銅箔層。此處，第一銅箔層的厚度為18微米，而第二銅箔層的厚度為5微米，可視為超薄銅箔且具有較高的生產成本。接著，於第二銅箔層上形成圖案化線路層。接著，於圖案化線路層上形成絕緣層，來覆蓋圖案化線路層與暴露於圖案化線路層外的第二銅箔層。之後，透過一特殊治具來使第一銅箔層與第二銅箔層分開。最後，透過一蝕刻步驟來移除第二銅箔層，而暴露出絕緣層與圖案化線路層，而完成習知具有內埋式線路的線路板的製作。
然而，可視為超薄銅箔的第二銅箔層的成本較高，因而導致整體線路板的製作成本提高。再者，第一銅箔層與第二銅箔層之間也必須透過特殊治具才能分離，故此步驟也因需要此特殊治具而增加線路板整體的製作成本。此外，當透過蝕刻步驟來移除第二銅箔層時，由於蝕刻液亦會同時侵蝕圖案化線路層，因而導致圖案化線路層的表面平整度降低，進而影響線路板的結構可靠度。
本發明提供一種核心基材，其具有成本較低的優勢。
本發明還提供一種線路板的製作方法，其應用上述的核心基材，具有較佳的表面平整度與結構可靠度。
本發明的核心基材，其包括一介電層、至少一離形層、至少一第一銅箔層以及至少一鎳層。離形層配置於介電層上且直接覆蓋介電層。第一銅箔層配置於離形層上且直接覆蓋離形層。鎳層配置於第一銅箔層上且直接覆蓋第一銅箔層。
在本發明的一實施例中，上述的第一銅箔層的厚度介於12微米至35微米之間。
在本發明的一實施例中，上述的核心基材，更包括：一第二銅箔層，配置於鎳層上且直接覆蓋鎳層。
在本發明的一實施例中，上述的第二銅箔層的厚度介於5微米至35微米之間。
本發明的線路板的製作方法，其包括以下步驟。提供一核心基材，此核心基材包括一介電層、至少一離形層、至少一第一銅箔層以及至少一鎳層。離形層配置於介電層上且直接覆蓋介電層。第一銅箔層配置於離形層上且直接覆蓋離形層。鎳層配置於第一銅箔層上且直接覆蓋第一銅箔層。形成至少一圖案化線路層於鎳層上，其中圖案化線路層暴露出鎳層的一部分。形成至少一絕緣層於圖案化線路層上，其中絕緣層覆蓋圖案化線路層與鎳層的部分。進行一掀離步驟，以使離形層與介電層分離。以鎳層為一蝕刻終止層來進行一第一次蝕刻步驟，以移除第一銅箔層，而暴露出鎳層。進行一剝離步驟，以移除鎳層而暴露出圖案化線路層。圖案化線路層的一頂面與絕緣層的一上表面切齊。
在本發明的一實施例中，上述的形成圖案化線路層的步驟包括：形成至少一圖案化光阻層於鎳層上，其中圖案化光阻層暴露出鎳層的另一部分。以鎳層為一電鍍種子層，電鍍圖案化線路層於鎳層的另一部分上。移除圖案化光阻層，而暴露出鎳層的部分。
在本發明的一實施例中，上述的第一銅箔層的厚度介於12微米至35微米之間。
在本發明的一實施例中，上述的核心基材更包括一第二銅箔層，配置於鎳層上且直接覆蓋鎳層。
在本發明的一實施例中，上述的第二銅箔層的厚度介於5微米至70微米之間。
在本發明的一實施例中，上述的形成圖案化線路層的步驟包括：形成至少一圖案化光阻層於第二銅箔層上，其中圖案化光阻層暴露出第二銅箔層一部分。以圖案化光阻層為一蝕刻罩幕，移除暴露於圖案化光阻層之外的第二銅箔層的部分。移除團案化光阻層，而形成圖案化線路層。
基於上述，由於本發明的核心基材至少是由介電層、離形層、第一銅箔層以及鎳層所組成，其中離形層、第一銅箔層與鎳層的成本較低。因此，相較於習知核心基材是由介電層、18微米的第一銅箔層以及5微米的第二銅箔層所組成而言，本發明的核心基材可具有成本較低的優勢。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b、100c、100d‧‧‧核心基材
110‧‧‧介電層
120、120a、120b‧‧‧離形層
130、130a、130b‧‧‧第一銅箔層
140、140a、130b‧‧‧鎳層
150‧‧‧第二銅箔層
200a、200a’、200b‧‧‧線路板
210a、210b、210a’、210b’‧‧‧圖案化線路層
212a、212a’、212b‧‧‧頂面
220a、220b‧‧‧絕緣層
222a、222b‧‧‧上表面
M1、M2、M3、M4‧‧‧圖案化光阻層
圖1繪示為本發明的一實施例的一種核心基材的剖面示意圖。
圖2繪示為本發明的另一實施例的一種核心基材的剖面示意圖。
圖3繪示為本發明的另一實施例的一種核心基材的剖面示意圖。
圖4A至圖4G繪示為本發明的一實施例的線路板的製作方法 的剖面示意圖。
圖5A至圖5D繪示為本發明的另一實施例的線路板的製作方法的剖面示意圖。
圖1繪示為本發明的一實施例的一種核心基材的剖面示意圖。請參考圖1，在本實施例中，核心基材100a包括一介電層110、至少一離形層120(圖1中僅示意地繪示一個)、至少一第一銅箔層130(圖1中僅示意地繪示一個)以及至少一鎳層140(圖1中僅示意地繪示一個)。
詳細來說，本實施例的離形層120配置於介電層110上且直接覆蓋介電層110。第一銅箔層130配置於離形層120上且直接覆蓋離形層120。鎳層140配置於第一銅箔層130上且直接覆蓋第一銅箔層130。更具體來說，在本實施例中，介電層110例如是一膠片(prepreg,pp)，離形層120完全覆蓋介電層110的表面。此時，第一銅箔層130的厚度，較佳地，例如是介於12微米至35微米之間。鎳層140的厚度，較佳地，例如是介於1微米至3微米之間。
由於本實施例的核心基材100a是由介電層110、離形層120、第一銅箔層130以及鎳層140所組成，其中離形層120的厚度、第一銅箔層130的厚度與鎳層140的厚度並非特殊材質或特殊尺寸，故其成本較低。因此，相較於習知核心基材是由介電層、 18微米的第一銅箔層以及5微米的第二銅箔層所組成而言，本實施例的核心基材100a可具有成本較低的優勢。此外，雖然此處的核心基材100a是以單面板結構作為一舉例說明，但並不以此為限。
圖2繪示為本發明的另一實施例的一種核心基材的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖2，本實施例的核心基材100b與前述實施例的核心基材100a主要的差異是在於：本實施例核心基材100b更包括一第二銅箔層150，其中第二銅箔層150配置於鎳層140上且直接覆蓋鎳層140。此處，第二銅箔層150的厚度，較佳地，例如是介於5微米至70微米之間。
圖3繪示為本發明的另一實施例的一種核心基材的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖3，本實施例的核心基材100c與前述實施例的核心基材100a主要的差異是在於：本實施例的核心基材100c實質上為一雙面板結構。詳細來說，在本實施例中，核心基材100c是由介電層110、二離形層120a、120b、二第一銅箔層130a、130b以及二鎳層140a、140b所組成。離形層120a、120b分別配置於介電層110彼此相對的兩表面上，而第一銅箔層130a、 130b分別位於離形層120a、120b上且直接覆蓋離形層120a、120b。鎳層140a、140b分別位於第一銅箔層130a、130b上且直接覆蓋第一銅箔層130a、130b。
以下將應用上述的核心基材100c來製作線路板，並配合圖4A至圖4G對本發明的線路板的製作方法進行詳細的說明。
圖4A至圖4G繪示為本發明的一實施例的線路板的製作方法的剖面示意圖。請先參考圖4A，依照本實施例的線路板的製作方法，首先，提供圖3的核心基材100c，其中此核心基材100c是由介電層110、二離形層120a、120b、二第一銅箔層130a、130b以及二鎳層140a、140b所組成。離形層120a、120b分別配置於介電層110彼此相對的兩表面上，而第一銅箔層130a、130b分別位於離形層120a、120b上且直接覆蓋離形層120a、120b。鎳層140a、140b分別位於第一銅箔層130a、130b上且直接覆蓋第一銅箔層130a、130b。此處，第一銅箔層130a(或130b)的厚度，較佳地，介於12微米至35微米之間，而鎳層140a(或140b)的厚度，較佳地，例如是介於1微米至3微米之間。
接著，請參考圖4B、4C，形成至少一圖案化線路層(圖4C中示意地繪示兩層圖案化線路層210a、210b)於鎳層140a、140b上，其中圖案化線路層210a、210b暴露出鎳層140a、140b的一部分。詳細來說，請參考圖4B，形成至少一圖案化光阻層(圖4B中示意地繪示兩個圖案化光阻層M1、M2)於鎳層140a、140b上，其中圖案化光阻層M1、M2分別暴露出鎳層140a、140b的另一部 分。此時，圖案化光阻層M1、M2是分別且直接配置於鎳層140a、140b上。接著，請參考圖4C，以鎳層140a、140b為一電鍍種子層，電鍍圖案化線路層210a、210b於鎳層140a、140b的另一部分上。之後，移除圖案化光阻層M1、M2，而暴露出鎳層140a、140b的部分，如圖4C所示。至此，已將圖案化線路層210a、210b形成於鎳層140a、140b上。
接著，請參考圖4D，形成至少一絕緣層(圖4C中示意地繪示兩層絕緣層220a、220b)於圖案化線路層210a、210b上，其中絕緣層220a、220b分別覆蓋圖案化線路層210a、210b與鎳層140a、140b的部分。
接著，請參考圖4E，進行一掀離步驟，以使離形層120a、120b與介電層110分離。
接著，請同時參考圖4E與圖4F，以鎳層140a、140b為一蝕刻終止層來進行一第一次蝕刻步驟，以移除第一銅箔層130a、130b，而暴露出鎳層140a、140b。
最後，請參考圖4G，進行一剝離步驟，以移除鎳層140a、140b而暴露出圖案化線路層210a、210b。此時，圖案化線路層210a、210b的頂面212a、212b與絕緣層220a、220b的上表面222a、222b實質上切齊。至此，已完成具有內埋式線路(即圖案化線路層210a、210b)的線路板200a、220b的製作。
由於本實施例的線路板200a、200b是透過核心基材100c來製作，因此可透過掀離的方式來分離離形層120a、120b與介電 層110。接著，以蝕刻方式來移除第一銅箔層130a、130b時，鎳層140a、140b可是為蝕刻終止層，可避免蝕刻液(未繪示)侵蝕到圖案化線路層210a、210b。最後，再以剝離的方式來移除鎳層140a、140b，故完全不會破壞到圖案化線路層210a、210b的結構及表面平整度。簡言之，本實施例的線路板200a、200b可具有較佳的表面平整度與結構可靠度。
圖5A至圖5D繪示為本發明的另一實施例的線路板的製作方法的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請先參考圖5A，依照本實施例的線路板的製作方法，首先，核心基材100d，其中此核心基材100d與前述實施例的核心基材100c相似，主要的差異是在於：本實施例核心基材100d更包括二第二銅箔層150a、150b，其中第二銅箔層150a、150b配置於鎳層140a、140b上且直接覆蓋鎳層140a、140b。此處，第二銅箔層150a(或150b)的厚度，較佳地，例如是介於5微米至70微米之間。
接著，請參圖5A，形成至少一圖案化光阻層(圖5B中示意地繪示兩個圖案化光阻層M3、M4)於第二銅箔層150a、150b上，其中圖案化光阻層M3、M4暴露出第二銅箔層150a、150b一部分。
接著，請同時參考圖5B與圖5C，以圖案化光阻層M3、 M4為一蝕刻罩幕，移除暴露於圖案化光阻層M3、M4之外的第二銅箔層150a、150b的部分。接著，移除團案化光阻層M3、M4，而分別形成圖案化線路層210a’、210b’於鎳層140a、140b上。之後，依序上述圖4D至圖4F的步驟，而完成圖5D的線路板200a’的製作。須說明的是，為了方便說明起見，圖5D僅示意地繪示一個線路板200a’。此時，線路板200a’的圖案化線路層210a’的頂面212a’實質上切齊於絕緣層220a的上表面222a。
值得一提的是，於其他未繪示的實施例中，亦可選用於如前述實施例所提及之核心基材100a、100b，本領域的技術人員當可參照前述實施例的說明，依據實際需求，而選用前述構件，以達到所需的技術效果。
綜上所述，由於本發明的核心基材至少是由介電層、離形層、第一銅箔層以及鎳層所組成，其中離形層、第一銅箔層與鎳層的成本較低。因此，相較於習知核心基材是由介電層、18微米的第一銅箔層以及5微米的第二銅箔層所組成而言，本發明的核心基材可具有成本較低的優勢。此外，採用本發明的核心基材所製作出的線路板，可具有較佳的表面平整度與結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧核心基材
110‧‧‧介電層
120‧‧‧離形層
130‧‧‧第一銅箔層
140‧‧‧鎳層

Claims (10)

  1. 一種核心基材，包括：一介電層；至少一離形層，配置於該介電層上且直接覆蓋該介電層；至少一第一銅箔層，配置於該離形層上且直接覆蓋該離形層；以及至少一鎳層，配置於該第一銅箔層上且直接覆蓋該第一銅箔層。
  2. 如申請專利範圍第1項所述的核心基材，其中該第一銅箔層的厚度介於12微米至35微米之間。
  3. 如申請專利範圍第1項所述的核心基材，更包括：一第二銅箔層，配置於該鎳層上且直接覆蓋該鎳層。
  4. 如申請專利範圍第3項所述的核心基材，其中該第二銅箔層的厚度介於5微米至70微米之間。
  5. 一種線路板的製作方法，包括：提供一核心基材，該核心基材包括：一介電層；至少一離形層，配置於該介電層上且直接覆蓋該介電層；至少一第一銅箔層，配置於該離形層上且直接覆蓋該離形層；以及至少一鎳層，配置於該第一銅箔層上且直接覆蓋該第一銅箔層； 形成至少一圖案化線路層於該鎳層上，其中該圖案化線路層暴露出該鎳層的一部分；形成至少一絕緣層於該圖案化線路層上，其中該絕緣層覆蓋該圖案化線路層與該鎳層的該部分；進行一掀離步驟，以使該離形層與該介電層分離；以該鎳層為一蝕刻終止層來進行一第一次蝕刻步驟，以移除該第一銅箔層，而暴露出該鎳層；以及進行一剝離步驟，以移除該鎳層而暴露出該圖案化線路層，其中該圖案化線路層的一頂面與該絕緣層的一上表面切齊。
  6. 如申請專利範圍第5項所述的線路板的製作方法，其中形成該圖案化線路層的步驟包括：形成至少一圖案化光阻層於該鎳層上，其中該圖案化光阻層暴露出該鎳層的另一部分；以該鎳層為一電鍍種子層，電鍍該圖案化線路層於該鎳層的該另一部分上；以及移除該圖案化光阻層，而暴露出該鎳層的該部分。
  7. 如申請專利範圍第5項所述的線路板的製作方法，其中該第一銅箔層的厚度介於12微米至35微米之間。
  8. 如申請專利範圍第5項所述的線路板的製作方法，其中該核心基材更包括一第二銅箔層，配置於該鎳層上且直接覆蓋該鎳層。
  9. 如申請專利範圍第8項所述的線路板的製作方法，其中該 第二銅箔層的厚度介於5微米70微米之間。
  10. 如申請專利範圍第8項所述的線路板的製作方法，其中形成該圖案化線路層的步驟包括：形成至少一圖案化光阻層於該第二銅箔層上，其中該圖案化光阻層暴露出該第二銅箔層一部分；以該圖案化光阻層為一蝕刻罩幕，移除暴露於該圖案化光阻層之外的該第二銅箔層的該部分；以及移除該圖案化光阻層，而形成該圖案化線路層。
TW103100208A 2014-01-03 2014-01-03 核心基材與線路板的製作方法 TWI499364B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103100208A TWI499364B (zh) 2014-01-03 2014-01-03 核心基材與線路板的製作方法
CN201410075954.9A CN104768324B (zh) 2014-01-03 2014-03-04 核心基材与线路板的制作方法
US14/200,046 US9282643B2 (en) 2014-01-03 2014-03-07 Core substrate and method for fabricating circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103100208A TWI499364B (zh) 2014-01-03 2014-01-03 核心基材與線路板的製作方法

Publications (2)

Publication Number Publication Date
TW201528897A true TW201528897A (zh) 2015-07-16
TWI499364B TWI499364B (zh) 2015-09-01

Family

ID=53496294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100208A TWI499364B (zh) 2014-01-03 2014-01-03 核心基材與線路板的製作方法

Country Status (3)

Country Link
US (1) US9282643B2 (zh)
CN (1) CN104768324B (zh)
TW (1) TWI499364B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
CN111491456A (zh) * 2019-01-29 2020-08-04 上海美维科技有限公司 一种含有隐埋线路的印制电路板的制作方法
CN112599424A (zh) * 2020-12-16 2021-04-02 南通越亚半导体有限公司 一种超薄基板结构的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556453B (en) * 2002-02-01 2003-10-01 Shiue-Fang Wu PCB with inlaid outerlayer circuits and production methods thereof
TWI350136B (en) * 2007-02-15 2011-10-01 Unimicron Technology Corp Fabricating process of circuit structure
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI357290B (en) * 2008-04-10 2012-01-21 Unimicron Technology Corp Structure with embedded circuit and process thereo
KR101008676B1 (ko) * 2008-05-07 2011-01-18 삼성전기주식회사 인쇄회로기판 제조방법
US20090321932A1 (en) * 2008-06-30 2009-12-31 Javier Soto Gonzalez Coreless substrate package with symmetric external dielectric layers
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
TWI398936B (zh) * 2009-10-22 2013-06-11 Unimicron Technology Corp 無核心層封裝基板及其製法
TWI433622B (zh) * 2011-04-19 2014-04-01 Mutual Tek Ind Co Ltd 具平滑表面的電路基板結構的製造方法
TWI446508B (zh) * 2011-05-24 2014-07-21 Unimicron Technology Corp 無核心式封裝基板及其製法
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN104768324B (zh) 2018-04-24
US20150195917A1 (en) 2015-07-09
US9282643B2 (en) 2016-03-08
CN104768324A (zh) 2015-07-08
TWI499364B (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
US20150114698A1 (en) Substrate structure and manufacturing method thereof
TWI499364B (zh) 核心基材與線路板的製作方法
US20170033037A1 (en) Packaging substrate
TWI590734B (zh) 柔性電路板及其製作方法
JPH03270092A (ja) 多層配線基板の形成方法
US20160057857A1 (en) Circuit board formation using organic substrates
TW201511626A (zh) 晶片封裝基板及其製作方法
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
TWI606763B (zh) 電路板及其製作方法
TWI531291B (zh) 承載板及其製作方法
TWI677271B (zh) 線路基板及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI462660B (zh) 電路板及其製作方法
TWI643301B (zh) 電路板及其製作方法
US9578742B1 (en) Circuit board structure and method for manufacturing the same
TW201635876A (zh) 線路板及其製作方法
TW201315296A (zh) 線路板及其製作方法
US9215810B2 (en) Wiring base plate and method for manufacturing the same
TWI558284B (zh) 電路板元件與其製造方法
US9691699B2 (en) Circuit structure and method for manufacturing the same
JP7279306B2 (ja) 配線基板
US10477678B1 (en) Substrate structure and manufacturing method thereof
KR20140064329A (ko) 인쇄회로기판 및 그 제조방법
US9668340B1 (en) Methods and devices for preventing overhangs in a finishing layer of metal formed on electrical contact surfaces when fabricating multi-layer printed circuit boards

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees