TWI643301B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI643301B
TWI643301B TW105117063A TW105117063A TWI643301B TW I643301 B TWI643301 B TW I643301B TW 105117063 A TW105117063 A TW 105117063A TW 105117063 A TW105117063 A TW 105117063A TW I643301 B TWI643301 B TW I643301B
Authority
TW
Taiwan
Prior art keywords
layer
copper
hole
base layer
circuit board
Prior art date
Application number
TW105117063A
Other languages
English (en)
Other versions
TW201742213A (zh
Inventor
李艷祿
楊梅
李成佳
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201742213A publication Critical patent/TW201742213A/zh
Application granted granted Critical
Publication of TWI643301B publication Critical patent/TWI643301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching

Abstract

一種電路板，包括基底層、形成於所述基底層二側的第一導電圖形層及第二導電圖形層，所述基底層未被所述第一導電圖形層覆蓋的區域開設有至少一貫穿所述基底層的第一孔，所述電路板還包括導電線路層，所述導電線路層至少包括第一部分及與所述第一部分連結的第二部分，所述第一部分填充於所述第一孔，所述第二部分由所述第一部分朝遠離所述基底層的方向凸伸，所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一導電圖形層與第二導電圖形層。

Description

電路板及其製作方法
本發明涉及一種電路板及其製作方法。
目前，許多柔性電路板會有高複雜度，高精度，高密集度的佈線要求。然，在線路製作時，柔性電路板上的孔需增加孔環以增強其連通功能，這就減少了柔性電路板排版的利用率，不利於高密度線路製作。
有鑑於此，本發明提供一種避免孔環結構存在的電路板的製作方法。
還提供一種避免孔環結構存在的電路板。
一種電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層、第一底銅層及第二底銅層，所述第一底銅層及第二底銅層形成於所述基底層的相對二側；在所述基板上開設一通孔，所述通孔包括貫穿所述基底層的第一孔及貫穿所述第一底銅層且與所述第一孔連通的第二孔；鍍銅形成導電線路層，所述導電線路層至少包括填充於所述通孔內的第一部分及由第一部分朝遠離所述基底層的方向凸伸的第二部分，所述導電線路層電連接所述第一底銅層及第二底銅層；及 快速蝕刻所述基板以去除所述第一底銅層及第二底銅層未被導電線路層覆蓋的區域，以將第一底銅層蝕刻成第一導電圖形層，將第二底銅層蝕刻成第二導電圖形層，並蝕刻去除所述第一部分與第一底銅層齊平且未被第二部分覆蓋的區域。
一種電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層、第一底銅層及第二底銅層，所述第一底銅層及第二底銅層形成於所述基底層的相對二側；在所述基板上開設一通孔，所述通孔包括貫穿所述基底層的第一孔及貫穿所述第一底銅層且與所述第一孔連通的第二孔；對上述基板進行鍍銅以形成電鍍層，所述電鍍層至少包括填充於所述通孔內的第一部分，所述基底層二側的銅層分別為第一銅層與第二銅層；鍍銅以與所述第一部分共同形成導電線路層，所述導電線路層至少還包括與第一部分連結的第二部分，所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一底銅層及第二底銅層；及快速蝕刻所述基板以去除所述第一銅層及第二銅層未覆蓋導電線路層的區域，以將第一銅層蝕刻成第一導電圖形層，將第二銅層蝕刻成第二導電圖形層，並蝕刻去除所述第一部分與第一底銅層齊平且未被第二部分覆蓋的區域。
一種電路板，包括基底層、形成於所述基底層二側的第一導電圖形層及第二導電圖形層，所述基底層未被所述第一導電圖形層覆蓋的區域開設有至少一貫穿所述基底層的第一孔，所述電路板還包括導電線路層，所述導電線路層至少包括第一部分及與所述第一部分連結的第二部分，所述第一部分填充於所述第一孔，所述第二部分由所述第一部分朝遠離所述基底層的方向凸伸， 所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一導電圖形層與第二導電圖形層。
本發明提供的柔性電路板的製作方法，運用填孔電鍍技術，使得所述第一部分及第二部分填充於所述通孔中，有效地電連接所述第一導電圖形層與第二導電圖形層，且保證了所述第二部分與所述第一部分有效連結，提高了電路板的良率。另，所述第二部分的直徑小於所述第一部分的直徑，避免了因孔環而佔用柔性電路板的利用面積，從而增加了柔性電路板的排版利用率，滿足了高密度線路製作需求，且保證了所述第二部分與所述第一部分有效連結，可使通孔在電路板表面的孔徑減小，提高了電路板的良率亦提高了柔性電路板的佈線密度。
100‧‧‧電路板
10‧‧‧基板
11‧‧‧基底層
12‧‧‧第一底銅層
13‧‧‧第二底銅層
102‧‧‧通孔
104‧‧‧第一孔
106‧‧‧第二孔
21‧‧‧第一感光膜
23‧‧‧第二感光膜
210‧‧‧圖案
211‧‧‧開口
31‧‧‧導電線路層
311‧‧‧第一部分
312‧‧‧第二部分
120‧‧‧第一導電圖形層
130‧‧‧第二導電圖形層
14‧‧‧第一銅層
15‧‧‧第二銅層
107‧‧‧寬部
108‧‧‧窄部
圖1係本發明第一實施例提供的基板的剖視圖。
圖2係對圖1中的基板進行減薄銅工藝處理後的剖視圖。
圖3係在圖1的基板上開通孔的剖視圖。
圖4係在圖3的基板上壓覆第一感光膜及第二感光膜的剖視圖。
圖5係在圖4的基板曝光顯影後的剖視圖。
圖6係在圖5的基板上形成導電線路層的剖視圖。
圖7係將圖6的基板上的第一感光膜及第二感光膜剝離後的剖視圖。
圖8係對圖7的基板進行快速蝕刻後的剖視圖。
圖9係本發明第二實施例中在基板上形成電鍍層的剖視圖。
圖10係對圖9中的第一銅層及第二銅層進行減薄銅工藝處理後的剖視圖。
圖11係在圖10的基板上壓覆第一感光膜及第二感光膜的剖視圖。
圖12係本發明第二實施例中基板曝光顯影後的剖視圖。
圖13係在圖12中的基板上形成導電線路層剖視圖。
圖14係將圖13的基板上的第一感光膜及第二感光膜剝離後的剖視圖。
圖15係對圖14的基板進行快速蝕刻後的剖視圖。
圖16本發明第三及第四實施例中基板上開通孔的剖視圖。
圖17本發明第三實施例中電路板的剖視圖。
圖18本發明第四實施例中電路板的剖視圖。
圖19本發明第五實施例中電路板的剖視圖。
圖20本發明第六實施例中電路板的剖視圖。
下面將結合附圖1~圖20及實施例，對本技術方案提供的電路板100及其製作方法作進一步的詳細說明。所述電路板100可用於高密度電路板(HDI板)、軟硬結合板或晶片載板(IC載板)中。
請參閱圖1至圖8，本發明第一實施例提供一種電路板100的製作方法，包括如下步驟：第一步，請參閱圖1，提供一基板10。
所述基板10為雙面板，所述基板10包括一基底層11、形成於所述基底層11相對二側的第一底銅層12與第二底銅層13。
本實施例中，所述基底層11為柔性樹脂層，如聚醯亞胺(Polyimide,PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)。
第二步，請參閱圖2，對所述基板10進行減薄銅工藝處理。具體的，藉由藥水對所述第一底銅層12及第二底銅層13進行微蝕，使所述第一底銅層12及第二底銅層13厚度均勻減薄。
第三步，請參閱圖3，在所述基板10上開設至少一通孔102。
本實施例中，所述通孔102為盲孔，其僅貫穿所述第一底銅層12及所述基底層11。所述通孔102為一直孔，其包括貫穿所述基底層11的第一孔104及貫穿所述第一底銅層12且與所述第一孔104連通的第二孔106。所述第一孔104及第二孔106均為直孔。所述通孔102藉由鐳射加工形成。在本實施例中，所述通孔102的孔徑大於或等於50微米。在其他實施例中，所述通孔102的孔徑大小可根據具體的需求進行設置。
第四步，請參閱圖4，在所述開設有通孔102的基板10相對二側上壓覆第一感光膜21及第二感光膜23，使得所述第一感光膜21覆蓋所述第一底銅層12及通孔102的開口端，所述第二感光膜23覆蓋所述第二底銅層13。
第五步，請參閱圖5，對所述第一感光膜21及第二感光膜23進行曝光顯影以在所述第一感光膜21及第二感光膜23上形成圖案210。其中，所述圖案210至少包括對應所述通孔102開設的開口211。
本實施例中，所述開口211的軸心線與所述通孔102的軸心線重合，所述開口211的孔徑大於或等於所述通孔102孔徑的一半，且小於所述通孔102的孔徑。
本實施例中，所述圖案210除開口211外，還形成於所述第一感光膜21的其他位置及第二感光膜23上。
第六步，請參閱圖6，對應所述圖案210進行鍍銅以形成導電線路層31。所述導電線路層31至少包括填充於所述通孔102內的第一部分311及填充於所述開口211內且與第一部分311連結的第二部分312。在本實施例中，所 述導電線路層31還形成於所述第一底銅層12遠離所述基底層11的表面及所述第二底銅層13遠離所述基底層的表面。
第七步，請參閱圖7，將所述曝光顯影後的第一感光膜21及第二感光膜23剝離，以使所述第一底銅層12及第二底銅層13未覆蓋導電線路層31的區域裸露。
第八步，請參閱圖8，對基板100進行快速蝕刻處理以去除所述第一底銅層12與第二底銅層13未覆蓋導電線路層31的區域，及第一部分311與第一底銅層12齊平且未被第二部分312覆蓋的區域，從而將所述第一底銅層12及所述第二底銅層13分別製成與所述導電線路層31對應的第一導電圖形層120及第二導電圖形層130，且使所述第一部分311與基底層11齊平，以獲得所述電路板100。所述快速蝕刻處理係指僅沿銅層的層疊方向進行蝕刻。
上述電路板100的製作方法中，還可根據需要對所述基板10省略減薄銅工藝處理。
請參閱圖8，上述實施例的製備方法製備的電路板100，包括基底層11、形成於所述基底層11二側的第一導電圖形層120及第二導電圖形層130。 所述基底層11未被所述第一導電圖形層120覆蓋的區域開設有至少一貫穿所述基底層11的第一孔104。所述電路板100還包括導電線路層31。所述導電線路層31至少包括填充於所述第一孔104內的第一部分311及與第一部分31連結的第二部分312。所述第二部分312凸設於所述第一部分311遠離所述第二導電圖形層130的表面中部，所述第二部分312的直徑大於或等於所述第一部分311的直徑的一半，且小於所述第一孔104的直徑。本實施方式中，所述導電線路層31還形成於所述第一導電圖形層120遠離所述基底層11的表面及所述第二導電圖形層130遠離所述基底層11的表面。
請參閱圖1、3及9-15，本發明第二實施例提供一種電路板100的製作方法，包括如下步驟：第一步，請參閱圖1，提供一基板10。
所述基板10為雙面板，所述基板10包括一基底層11、形成於所述基底層11相對二側的第一底銅層12與第二底銅層13。
本實施例中，所述基底層11為柔性樹脂層，如聚醯亞胺(Polyimide,PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)。
第二步，請參閱圖3，在所述基板10上開設至少一通孔102。
本實施例中，所述通孔102為盲孔，其僅貫穿所述第一底銅層12及所述基底層11。所述通孔102包括貫穿所述基底層11的第一孔104及貫穿所述第一底銅層12且與所述第一孔104連通的第二孔106。所述通孔102藉由鐳射加工形成。在實施例中，所述通孔102的孔徑大於或等於50微米。在其他實施例中，所述通孔102的孔徑大小可根據具體的需求進行設置。
第三步，請參閱圖9，對所述基板10進行電鍍以形成電鍍層30。 所述電鍍層30至少包括填充於所述通孔102內的第一部分311。在本實施例中，所述電鍍層30還覆蓋所述第一底銅層12及所述第二底銅層13，所述電鍍層30與所述第一底銅層12共同構成第一銅層14，所述電鍍層30與所述第二底銅層13共同構成第二銅層15。
第四步，請參閱圖10，對第一銅層14及第二銅層15進行減薄銅工藝處理，以使得所述第一銅層14及第二銅層15均勻減薄。
第五步，請參閱圖11，在所述帶有電鍍層30的基板10相對二側上壓覆第一感光膜21及第二感光膜23以至少覆蓋所述電鍍層30。
第六步，請參閱圖12，對所述帶有第一感光膜21及第二感光膜23的基板10進行曝光顯影以在所述第一感光膜21及第二感光膜23上形成圖案210。其中，所述圖案210至少包括對應所述通孔102開設的開口211。
本實施例中，所述開口211的軸心線與所述通孔102的軸心線重合，所述開口211的孔徑大於或等於所述通孔102孔徑的一半，且小於所述通孔102的孔徑。
本實施例中，所述圖案210除開口211外，還形成於所述第一感光膜21的其他位置及第二感光膜23上。
第七步，請參閱圖13，對應所述圖案210進行電鍍以與所述第一部分311共同形成導電線路層31。所述導電線路層31至少還包括填滿於所述開口211內的第二部分312，所述第二部分312與所述第一部分311連結。在本實施例中，所述導電線路層31還形成於所述第一銅層14遠離所述基底層11的表面及所述第二銅層15遠離所述基底層11的表面。
第八步，請參閱圖14，將所述曝光顯影後的第一感光膜21及第二感光膜23剝離。
第九步，請參閱圖15，對基板100進行快速蝕刻處理，將所述第一銅層14及第二銅層15分別製成與所述導電線路層31對應的第一導電圖形層120及第二導電圖形層130，且使所述第一部分311與基底層11齊平，以獲得所述電路板100。所述快速蝕刻處理係指僅沿銅層的層疊方向進行蝕刻。
上述第二實施例中的電路板100的製作方法中，還可根據需要省略對第一銅層14及第二銅層15進行減薄銅工藝處理。
請參閱圖16及圖17，本發明第三實施例提供一種電路板100的製作方法，其相較於所述第一實施例的電路板100的製作方法的區別在於：在第三步中形成的第一孔104為一階梯孔，所述第一孔104包括一寬部107及一窄部 108。所述寬部107與所述第二孔106連通且二者共同構成一直孔。所述窄部108與所述寬部107連通，且所述窄部108的孔徑小於所述寬部107的孔徑。
在實施例中，所述寬部107的深度小於或等於所述基底層11一半的厚度。
請參閱圖16及圖18，本發明第四實施例提供一種電路板100的製作方法，其相較於所述第二實施例的電路板100的製作方法的區別在於：在第三步中形成的第一孔104為一階梯孔，所述第一孔104包括一寬部107及一與所述寬部107連通的窄部108。所述寬部107與所述第二孔106連通且二者共同構成一直孔。所述窄部108與所述寬部107連通，且所述窄部108的孔徑小於所述寬部107的孔徑。
請參閱圖19，本發明第五實施例提供一種電路板100的製作方法，其相較於所述第三實施例的電路板100的製作方法的區別在於：在第八步的快速蝕刻處理中進一步地去除填充於所述寬部107內且未被所述第二部分312覆蓋的第一部分311。
請參閱圖20，本發明第六實施例提供一種電路板100的製作方法，其相較於所述第四實施例的電路板100的製作方法的區別在於：在第九步的快速蝕刻處理中進一步地去除填充於所述寬部107內且未被所述第二部分312覆蓋的第一部分311。
本發明提供的柔性電路板的製作方法，運用填孔電鍍技術，使得所述第一部分311及第二部分312填充於所述通孔102中，有效地電連接所述第一導電圖形層120與第二導電圖形層130。而且，在曝光顯影時對應所述通孔102形成一孔徑小於所述通孔102孔徑的開口211，從而在鍍銅時使得所述第二部分312的直徑小於所述第一孔104的直徑，避免了因孔環而佔用柔性電路板的利用面積，從而增加了柔性電路板的排版利用率，滿足了高密度線路製作需求， 且保證了所述第二部分312與所述第一部分311有效連結，可使通孔在電路板表面的孔徑減小，提高了電路板的良率亦提高了柔性電路板的佈線密度。另，所述第一孔104為一階梯孔，所述寬部107的孔徑大於所述窄部108的孔徑，使得在曝光顯影時允許所述寬部107在一定範圍內的偏位，降低了因為曝光偏位而導致的不良。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上該者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之如申請專利範圍內。

Claims (21)

  1. 一種電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層、第一底銅層及第二底銅層，所述第一底銅層及第二底銅層形成於所述基底層的相對二側；在所述基板上開設一通孔，所述通孔包括貫穿所述基底層的第一孔及貫穿所述第一底銅層且與所述第一孔連通的第二孔；鍍銅形成導電線路層，所述導電線路層至少包括填充於所述通孔內的第一部分及由第一部分朝遠離所述基底層的方向凸伸的第二部分，所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一底銅層及第二底銅層；及快速蝕刻所述基板以去除所述第一底銅層及第二底銅層未被導電線路層覆蓋的區域，以將第一底銅層蝕刻成第一導電圖形層，將第二底銅層蝕刻成第二導電圖形層，並蝕刻去除所述第一部分與第一底銅層齊平且未被第二部分覆蓋的區域。
  2. 如申請專利範圍第1項所述的電路板的製作方法，其中所述電路板的製作方法中形成導電線路層的步驟如下：在上述開設有通孔的基板的相對二側壓覆第一感光膜及第二感光膜，使得所述第一感光膜覆蓋所述第一底銅層及通孔的開口端，所述第二感光膜覆蓋所述第二底銅層；對所述第一感光膜及第二感光膜進行曝光顯影，以在第一感光膜及第二感光膜上形成圖案，所述圖案至少包括對應所述通孔開設的開口，且所述開口的直徑小於所述通孔的直徑；對應所述圖案進行鍍銅以形成所述導電線路層，所述第二部分填充於所述開口內；及剝離上述第一感光膜及第二感光膜。
  3. 如申請專利範圍第1項所述的電路板的製作方法，其中所述通孔為一直孔。
  4. 如申請專利範圍第1項所述的電路板的製作方法，其中所述第一孔為一階梯孔，包括一寬部及一與所述寬部連通的窄部，所述寬部靠近所述基底層形成有第一底銅層的表面，所述窄部靠近所述基底層形成有第二底銅層的表面。
  5. 如申請專利範圍第4項所述的電路板的製作方法，其中所述寬部的深度小於或等於所述基底層一半的厚度。
  6. 如申請專利範圍第5項所述的電路板的製作方法，其中快速蝕刻所述基板時進一步地去除填充於所述寬部內且未被所述第二部分覆蓋的第一部分。
  7. 如申請專利範圍第2項所述的電路板的製作方法，其中所述圖案還形成於所述第一感光膜除開口以外的區域上及所述第二感光膜上，所述導電線路層還形成於所述第一導電圖形層遠離所述基底層的表面及所述第二導電圖形層遠離所述基底層的表面。
  8. 如申請專利範圍第1項所述的電路板的製作方法，其中所述製作方法還包括在開設通孔前對所述基板進行減薄銅工藝處理，使所述第一底銅層及第二底銅層厚度均勻減薄。
  9. 一種電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層、第一底銅層及第二底銅層，所述第一底銅層及第二底銅層形成於所述基底層的相對二側；在所述基板上開設一通孔，所述通孔包括貫穿所述基底層的第一孔及貫穿所述第一底銅層且與所述第一孔連通的第二孔；對上述基板進行鍍銅以形成電鍍層，所述電鍍層至少包括填充於所述通孔內的第一部分，所述基底層二側的銅層分別為第一銅層與第二銅層；鍍銅以與所述第一部分共同形成導電線路層，所述導電線路層至少還包括與第一部分連結的第二部分，所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一底銅層及第二底銅層；及快速蝕刻所述基板以去除所述第一銅層及第二銅層未覆蓋導電線路層的區域，以將第一銅層蝕刻成第一導電圖形層，將第二銅層蝕刻成第二導電圖形層，並蝕刻去除所述第一部分與第一底銅層齊平且未被第二部分覆蓋的區域。
  10. 如申請專利範圍第9項所述的電路板的製作方法，其中在形成電鍍層後的基板的相對二側壓覆第一感光膜及第二感光膜；對所述第一感光膜及第二感光膜進行曝光顯影，以在第一感光膜及第二感光膜上形成圖案，所述圖案至少包括對應所述通孔開設的開口，所述開口的直徑小於所述通孔的直徑；對應所述圖案進行鍍銅以與所述第一部分共同形成所述導電線路層，所述第二部分填充於所述開口內；及剝離上述第一感光膜及第二感光膜。
  11. 如申請專利範圍第9項所述的電路板的製作方法，其中所述通孔為一直孔。
  12. 如申請專利範圍第9項所述的電路板的製作方法，其中所述第一孔為一階梯孔，包括一寬部及一與所述寬部連通的窄部，所述寬部靠近所述基底層形成有第一底銅層的表面，所述窄部靠近所述基底層形成有第二底銅層的表面。
  13. 如申請專利範圍第12項所述的電路板的製作方法，其中所述寬部的深度小於或等於所述基底層一半的厚度。
  14. 如申請專利範圍第13項所述的電路板的製作方法，其中快速蝕刻所述基板時進一步地去除填充於所述寬部內且未被所述第二部分覆蓋的第一部分。
  15. 如申請專利範圍第10項所述的電路板的製作方法，其中所述圖案還形成於所述第一感光膜除開口以外的區域上及所述第二感光膜上，所述導電線路層還形成於所述第一導電圖形層遠離所述基底層的表面及所述第二導電圖形層遠離所述基底層的表面。
  16. 如申請專利範圍第9項所述的電路板的製作方法，其中所述製作方法還包括在開設通孔前對所述基板進行減薄銅工藝處理，及/或在形成電鍍層後對所述第一銅層及第二銅層進行減薄銅工藝處理。
  17. 一種電路板，包括基底層、形成於所述基底層二側的第一導電圖形層及第二導電圖形層，所述基底層未被所述第一導電圖形層覆蓋的區域開設有至少一貫穿所述基底層的第一孔，所述電路板還包括導電線路層，所述導電線路層至少包括第一部分及與所述第一部分連結的第二部分，所述第一部分填充於所述第一孔，所述第二部分由所述第一部分朝遠離所述基底層的方向凸伸，所述第二部分的直徑小於所述第一孔的直徑，所述導電線路層電連接所述第一導電圖形層與第二導電圖形層。
  18. 如申請專利範圍第17項所述的電路板，其中所述第一孔為直孔。
  19. 如申請專利範圍第17項所述的電路板，其中所述第一孔為一階梯孔，包括一寬部及一與所述寬部連通的窄部，所述寬部靠近所述基底層形成有第一導電圖形層的表面，所述窄部靠近所述基底層形成有第二導電圖形層的表面。
  20. 如申請專利範圍第19項所述的電路板，其中所述寬部的深度小於或等於所述基底層一半的厚度。
  21. 如申請專利範圍第17項所述的電路板，其中所述導電線路層還形成於所述第一導電圖形層遠離所述基底層的表面及所述第二導電圖形層遠離所述基底層的表面。
TW105117063A 2016-05-20 2016-05-31 電路板及其製作方法 TWI643301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610340047.1A CN107404804B (zh) 2016-05-20 2016-05-20 电路板及其制作方法
??201610340047.1 2016-05-20

Publications (2)

Publication Number Publication Date
TW201742213A TW201742213A (zh) 2017-12-01
TWI643301B true TWI643301B (zh) 2018-12-01

Family

ID=60329609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117063A TWI643301B (zh) 2016-05-20 2016-05-31 電路板及其製作方法

Country Status (3)

Country Link
US (1) US9832888B1 (zh)
CN (1) CN107404804B (zh)
TW (1) TWI643301B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808738B (zh) * 2022-04-21 2023-07-11 大陸商鵬鼎控股（深圳）股份有限公司 支撐組件、支撐組件的製造方法及顯示裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743464B (zh) * 2022-05-20 2023-11-28 昆山国显光电有限公司 驱动模块以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200906B1 (en) * 1998-12-17 2001-03-13 Micron Technology, Inc. Stepped photoresist profile and opening formed using the profile
US20040104042A1 (en) * 2001-01-30 2004-06-03 Yoshihisa Takase It laminating double-side circuit board, and production method therefor and multilayer printed circuit board using
US20130247373A1 (en) * 2012-03-09 2013-09-26 Mitsui Mining & Smelting Co., Ltd. Method of producing printed wiring board and copper foil for laser processing

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
JP2985325B2 (ja) * 1991-02-18 1999-11-29 三菱瓦斯化学株式会社 薄銅張回路基板の製造法
JPH05243735A (ja) * 1992-03-03 1993-09-21 Hitachi Chem Co Ltd 多層配線板の製造法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6686827B2 (en) * 2001-03-28 2004-02-03 Protectronics Technology Corporation Surface mountable laminated circuit protection device and method of making the same
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
CA2436018C (en) * 2001-12-28 2008-11-25 Dai Nippon Insatsu Kabushiki Kaisha Polymer electrolyte fuel cell and separator for polymer electrolyte fuel cell
EP1484952A4 (en) * 2002-02-22 2008-04-23 Fujikura Ltd MULTILAYER CONDUCTOR PLATE, BASE FOR A MULTIPLE PCB, PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF
JP4389148B2 (ja) * 2002-05-17 2009-12-24 日立化成工業株式会社 導電ペースト
US20040150103A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial Metal Liner For Copper
CN1926930B (zh) * 2004-03-03 2011-06-15 新光电气工业株式会社 电路板制造方法与电路板
JP4525682B2 (ja) * 2004-09-01 2010-08-18 住友金属鉱山株式会社 ２層フレキシブル基板及びその製造方法
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JPWO2006118059A1 (ja) * 2005-04-27 2008-12-18 日立化成工業株式会社 複合体、プリプレグ、金属箔張積層板、回路基板接続材、並びに、多層プリント配線板及びその製造方法
JP2007081214A (ja) * 2005-09-15 2007-03-29 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101438636B (zh) * 2006-05-17 2013-06-05 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
JP2010073809A (ja) * 2008-09-17 2010-04-02 Tdk Corp プリント配線板の製造方法
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
SG11201404196XA (en) * 2012-01-20 2014-09-26 Asahi Kasei E Materials Corp Resin composition, layered product, multilayer printed wiring board, multilayer flexible wiring board and manufacturing method of the same
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
JP6443609B2 (ja) * 2012-07-10 2018-12-26 パナソニックＩｐマネジメント株式会社 コネクタ装置及びそれに用いる雌側コネクタ
US9054163B2 (en) * 2013-11-06 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for via plating with seed layer
CN107231757B (zh) * 2016-03-23 2020-09-22 鹏鼎控股(深圳)股份有限公司 软性电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200906B1 (en) * 1998-12-17 2001-03-13 Micron Technology, Inc. Stepped photoresist profile and opening formed using the profile
US20040104042A1 (en) * 2001-01-30 2004-06-03 Yoshihisa Takase It laminating double-side circuit board, and production method therefor and multilayer printed circuit board using
US20130247373A1 (en) * 2012-03-09 2013-09-26 Mitsui Mining & Smelting Co., Ltd. Method of producing printed wiring board and copper foil for laser processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808738B (zh) * 2022-04-21 2023-07-11 大陸商鵬鼎控股（深圳）股份有限公司 支撐組件、支撐組件的製造方法及顯示裝置

Also Published As

Publication number Publication date
CN107404804A (zh) 2017-11-28
TW201742213A (zh) 2017-12-01
US9832888B1 (en) 2017-11-28
CN107404804B (zh) 2020-05-22
US20170339795A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
TWI541835B (zh) 配線電路基板之製造方法
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
TWI608777B (zh) 柔性電路板及其製作方法
TWI606765B (zh) 電路板及其製作方法
TWI677267B (zh) 電路板及其製作方法
TW201625098A (zh) 柔性電路板及其製作方法
TWI643301B (zh) 電路板及其製作方法
TWI606763B (zh) 電路板及其製作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
TWI656819B (zh) 柔性電路板製作方法
CN103717014B (zh) 基板结构的制作方法
US9744624B2 (en) Method for manufacturing circuit board
TW201528897A (zh) 核心基材與線路板的製作方法
TWI387423B (zh) 印刷電路板及其製造方法
TWI462660B (zh) 電路板及其製作方法
TW201735755A (zh) 軟性電路板及其製作方法
KR20130110877A (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
TWI637662B (zh) 電路板及其製作方法
TWI463929B (zh) 電路板及其製作方法
TWI505759B (zh) 印刷電路板及其製造方法
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
TWI706702B (zh) 電路板中的導通孔結構及其製造方法