TWI541835B - 配線電路基板之製造方法 - Google Patents

Description

配線電路基板之製造方法

本發明係關於配線電路基板及其驅動方法。

於燃料電池等電池或硬碟機等電子機器，作為電路元件間的電器訊號傳送路徑使用配線電路基板。於製造配線電路基板時，於基底絕緣層上的導電層形成具有特定的圖案之光阻層。在此狀態，藉由使用蝕刻液蝕刻導電層之露出的區域而形成特定的導體圖案。此後，除去光阻層。進而，以覆蓋導體圖案的方式形成覆蓋絕緣層。如此進行，可以藉由導體層的蝕刻而製造具有所要的導體圖案之配線電路基板(例如，參照日本特開2008-258482號公報)。

使用於配線電路基板的基底絕緣層之材料，因應於配線電路基板的用途而選擇最適用者。例如，在特開2000-319442號公報及特開2003-201362號公報，提出將多孔質之聚醯亞胺膜作為基底絕緣層使用。藉此，可以減低基底絕緣層之介電率。

然而，特開2000-319442號公報之作為基底絕緣層使用的聚醯亞胺膜，具有細微的連續孔。因此，在製造特開2000-319442號公報之配線電路基板時，蝕刻液等藥液進入聚醯亞胺膜的連續孔，繞入基底絕緣層的背面。或者，藥液殘存於聚醯亞胺膜的連續孔。

另一方面，特開2003-201362號公報之作為基底絕緣層使用的聚醯亞胺膜，沒有連續孔，所以在製造特開2003-201362號公報之配線電路基板時，藥液不會浸入多孔質材料。然而，特開2003-201362號公報之基底絕緣膜的介電率，應該會比特開2000-319442號公報之基底絕緣層的介電率更為增加。

本發明之目的在於提供防止液體浸入以及殘存於多孔質材料中，同時可以使絕緣層之介電率更為降低的配線電路基板及其製造方法。

(1)依照本發明之一局面之配線電路基板，具備：由具有連續孔的多孔質材料所構成的絕緣層、及被設於絕緣層上的具有特定圖案的導體層；多孔質材料包含多孔質之聚四氟乙烯，聚四氟乙烯之連續孔的平均孔徑為1.0μm以下。

於此配線電路基板，絕緣層之聚四氟乙烯具有平均孔徑為1.0μm以下之連續孔。藉此，使用處理液形成具有特定圖案的導體層時，防止處理液浸入聚四氟乙烯的連續孔。此外，聚四氟乙烯，比聚醯亞胺等其他樹脂撥水性更高，即使例如處理液浸入聚四氟乙烯的連續孔的場合，也防止處理液殘存於連續孔。

此外，絕緣層係由具有連續孔的多孔質聚四氟乙烯所構成。藉此，可以使絕緣層之介電率比聚醯亞胺等其他樹脂所構成的絕緣層更為減低。

這些結果，可以防止液浸入以及殘存於多孔質材料中，使絕緣層之介電率更為減低。

(2)聚四氟乙烯之連續孔的平均孔徑亦可為0.2μm以下。在此場合，使用處理液形成具有特定圖案的導體層時，充分地防止處理液浸入聚四氟乙烯的連續孔。

(3)聚四氟乙烯之連續孔的平均孔徑亦可為0.1μm以下。在此場合，使用處理液形成具有特定圖案的導體層時，進而更充分地防止處理液浸入聚四氟乙烯的連續孔。

(4)聚四氟乙烯亦可係延伸聚四氟乙烯。在此場合，可以容易形成具有連續孔的多孔質之聚四氟乙烯。

(5)依照本發明之其他局面的配線電路基板之製造方法，包含：準備具有連續孔的多孔質材料所構成的絕緣層之步驟、及於絕緣層上使用處理液形成具有特定圖案的導體層之步驟；多孔質材料包含多孔質之聚四氟乙烯，聚四氟乙烯之連續孔的平均孔徑為1.0μm以下。

於此配線電路基板之製造方法，絕緣層之聚四氟乙烯具有平均孔徑為1.0μm以下之連續孔。藉此，使用處理液形成具有特定圖案的導體層時，防止處理液浸入聚四氟乙烯的連續孔。此外，聚四氟乙烯，比聚醯亞胺等其他樹脂撥水性更高，即使例如處理液浸入聚四氟乙烯的連續孔的場合，也防止處理液殘存於連續孔。

此外，絕緣層係由具有連續孔的多孔質聚四氟乙烯所構成。藉此，可以使絕緣層之介電率比聚醯亞胺等其他樹脂所構成的絕緣層更為減低。

這些結果，可以防止液浸入以及殘存於多孔質材料中，使絕緣層之介電率更為減低。

以下，參照圖面同時說明相關於本發明之一實施型態之可撓配線電路基板。又，於以下之說明，將可撓配線電路基板簡稱為配線電路基板。

(1)配線電路基板的構成

圖1係相關於本發明之一實施型態之配線電路基板之模式剖面圖。如圖1所示，ePTFE(延伸聚四氟乙烯)所構成的多孔質之基底絕緣層1上，被形成複數之導體圖案2。藉由使用ePTFE，可以容易形成具有連續孔的多孔質之PTFE。

各導體圖案2，為配線圖案或接地圖案。各導體圖案2，具有例如由鉻及銅的層積膜所構成的保護層2a及例如由銅所構成的導體層2b。以覆蓋各導體圖案2的方式，於基底絕緣層1上形成覆蓋絕緣層3。

覆蓋絕緣層3，以覆蓋導體圖案2全體的方式被形成於基底絕緣層1上亦可，以覆蓋導體圖案2的一部分的方式被形成於基底絕緣層1上亦可。

作為多孔質之基底絕緣層1使用的ePTFE具有連續孔。ePTFE的平均孔徑為0.05μm以上1.0μm以下，又以0.05μm以上0.2μm以下更佳，以0.05μm以上0.1μm以下又更佳。

多孔質之基底絕緣層1的厚度，例如為1μm以上500μm以下，以10μm以上200μm以下佳，而以10μm以上100μm以下更佳。藉由使多孔質之基底絕緣層1的厚度為500μm以下，使可撓性變得良好。藉由使多孔質之基底絕緣層1的厚度為1μm以上，使絕緣性變得良好。

保護層2a的厚度以0.05μm以上1μm以下為佳。導體圖案2的厚度，例如為1μm以上100μm以下，以10μm以上50μm以下為佳。

覆蓋絕緣層3的厚度，例如為1μm以上500μm以下，以10μm以上200μm以下佳，而以10μm以上100μm以下更佳。藉由使覆蓋絕緣層3的厚度為500μm以下，使可撓性變得良好。藉由使覆蓋絕緣層3的厚度為1μm以上，使絕緣性變得良好。

(2)配線電路基板之第1製造方法

圖2及圖3係供說明配線電路基板10的第1製造方法之工程剖面圖。圖2之例，顯示根據半加成(semi-additive)法之配線電路基板10之製造方法。

首先，如圖2(a)所示，於ePTFE所構成的多孔質基底絕緣層1上，例如藉由濺鍍法形成例如由鉻及銅之層積膜所構成的保護層2a。使保護層2a藉由無電解電鍍來形成亦可。此後，使用過硫酸鉀等整面液整理保護層2a之表面(整面工程)。

其次，於保護層2a上，例如藉由乾膜光阻等形成光阻膜，將該光阻膜使用具有特定圖案的遮罩曝光之後，使用碳酸鈉等顯影液進行顯影(顯影工程)。如此進行，如圖2(b)所示，於保護層2a形成電鍍光阻21。

其次，如圖2(c)所示，除了電鍍光阻21的區域，於保護層2a上藉由使用硫酸銅等電鍍液之電解電鍍形成例如由銅所構成的導體層2b(電鍍工程)。

其次，如圖3(a)所示，把電鍍光阻21藉由化學蝕刻(濕式蝕刻)或者使用氫氧化鈉等剝離液之剝離來除去(剝離工程)。其次，藉由使用氯化亞鐵等的蝕刻液之蝕刻除去保護層2a露出的區域(蝕刻工程)。藉此，如圖3(b)所示，形成由保護層2a及導體層2b所構成的複數之導體圖案2。各導體圖案2，例如為配線圖案或接地圖案。

進而，如圖3(c)所示，以覆蓋複數導體圖案2的方式於多孔質之基底絕緣層1上，形成例如由聚醯亞胺所構成之覆蓋絕緣層3。藉此，完成圖1所示的配線電路基板10。於前述之工程(步驟)間以及工程後，使用溫度20℃之純水或者溫度80℃之純水進行配線電路基板10的洗淨(洗淨工程)。

(3)配線電路基板之第2製造方法

圖4及圖5係供說明配線電路基板10的第2製造方法之工程剖面圖。圖4之例，顯示根據減除法之配線電路基板10之製造方法。

首先，如圖4(a)所示，於ePTFE所構成的多孔質基底絕緣層1上，例如藉由濺鍍法形成例如由鉻及銅之層積膜所構成的保護層2a。使保護層2a藉由無電解電鍍來形成亦可。

其次，如圖4(b)所示，於保護層2a上之全體藉由使用硫酸銅等電鍍液之電解電鍍形成例如由銅所構成的導體層2b(電鍍工程)。此後，使用過硫酸鉀等整面液整理導體層2b之表面(整面工程)。

其次，如圖4(c)所示，於導體層2b上，藉由例如感光性乾膜光阻等形成光阻膜22。其後，如圖4(d)所示，以特定圖案曝光光阻膜22後，藉由使用碳酸鈉等之顯影液進行顯影(顯影工程)形成蝕刻光阻22a。

其次，如圖5(a)所示，藉由使用氯化亞鐵等的蝕刻液之蝕刻除去由蝕刻光阻22a露出的導體層2b的區域以及由保護層2a露出的區域(蝕刻工程)。其後，藉由氫氧化鈉等之剝離液除去蝕刻光阻22a(剝離工程)。藉此，如圖5(b)所示，形成由保護層2a及導體層2b所構成的複數之導體圖案2。各導體圖案2，例如為配線圖案或接地圖案。

進而，如圖5(c)所示，以覆蓋複數導體圖案2的方式於多孔質之基底絕緣層1上，形成例如由聚醯亞胺所構成之覆蓋絕緣層3。藉此，完成圖1所示的配線電路基板10。於前述之工程(步驟)間以及工程後，使用溫度20℃之純水或者溫度80℃之純水進行配線電路基板10的洗淨(洗淨工程)。

(4)其他實施型態

作為覆蓋絕緣層3的材料，不限於聚醯亞胺，亦可與基底絕緣層1同樣使用ePTFE。

作為保護層2a，不限於鉻及銅之層積膜，例如使用鉻之單層膜亦可。

作為導體層2b的材料，不限於銅，亦可使用銅合金、金、鋁等其他金屬材料。

此外，替代藉由電解電鍍來形成導體層2b，藉由其他方法來形成導體層2b的場合，不形成保護層2a亦可。

(5)效果

於相關於本發明之一實施型態之配線電路基板10，基底絕緣層1之ePTFE具有平均孔徑為1.0μm以下之連續孔。藉此，使用工程液形成導體圖案2時，防止工程液浸入ePTFE的連續孔。此外，ePTFE，比聚醯亞胺等其他樹脂撥水性更高，即使例如工程液浸入ePTFE的連續孔的場合，也防止工程液殘存於連續孔。

PTFE之介電常數為2.1，聚醯亞胺之介電常數為3.5。此外，具有連續孔的多孔質之ePTFE之介電常數進而變得更低。藉此，基底絕緣層1之介電率比由聚醯亞胺等之其他樹脂所構成的基底絕緣層的介電率更充分地低。

這些結果，可以防止工程液浸入以及殘存於多孔質材料中，使基底絕緣層1之介電率更為減低。此外，藉由使ePTFE的連續孔的平均孔徑為0.2μm以下，可以充分防止工程液浸入ePTFE的連續孔。進而，藉由使ePTFE的連續孔的平均孔徑為0.1μm以下，可以進而充分地防止工程液浸入ePTFE的連續孔。此外，藉由基底絕緣層1之介電率被減低，導體圖案2之介電率導致的損失也被減低。

PTFE之摩擦係數比聚醯亞胺等其他樹脂的磨擦係數更小，所以可提高基底絕緣層1的耐磨耗性。此外，可以在狹窄的間隙容易地插入配線電路基板10，所以提高了作業效率。

PTFE之彈性率比聚醯亞胺等其他樹脂的彈性率更小，所以可提高基底絕緣層1的柔軟性及可撓性。此外，PTFE的電阻率(1×10¹⁸Ω‧cm以上)比聚醯亞胺的電阻率(1×10¹⁶Ω‧cm)更高，為了確保基底絕緣層1的絕緣性，沒有必要增大基底絕緣層1的厚度。藉此，可以使基底絕緣層1之柔軟性及可撓性，比由聚醯亞胺等其他樹脂所構成的基底絕緣層的柔軟性及可撓性更為提高。

(6)請求項之各構成要素與實施型態之各部的對應關係

以下，說明請求項之各構成要素與實施型態之各部的對應之例，但本發明並不以下列之例為限。

於前述實施型態，為基底絕緣層1為絕緣層之例，導體圖案2為導體層之例。

作為請求項之各構成要素，亦可以使用具有記載於請求項的構成或功能的其他種種要素。

(7)實施例及比較例

在實施例1～5及比較例1，根據前述之配線電路基板之第1製造方法製作多孔質的基底絕緣層1之平均孔徑不同的配線電路基板10。此外，在實施例6～10及比較例2，根據前述之配線電路基板之第2製造方法製作多孔質的基底絕緣層1之平均孔徑不同的配線電路基板10。

於實施例1及實施例6之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISH(登錄商標)NTF1121)。基底絕緣層1之平均孔徑為0.1μm，基底絕緣層1的厚度為70μm。

於實施例2及實施例7之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISHNTF1122)。基底絕緣層1之平均孔徑為0.2μm，基底絕緣層1的厚度為75μm。

於實施例3及實施例8之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISHNTF1125)。基底絕緣層1之平均孔徑為0.5μm，基底絕緣層1的厚度為68μm。

於實施例4及實施例9之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISHNTF1128)。基底絕緣層1之平均孔徑為0.8μm，基底絕緣層1的厚度為80μm。

於實施例5及實施例10之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISHNTF1131)。基底絕緣層1之平均孔徑為1.0μm，基底絕緣層1的厚度為82μm。

於比較例1及比較例2之配線電路基板10，作為基底絕緣層1使用了PTFE多孔質膜(日東電工公司製造之TEMISHNTF1133)。基底絕緣層1之平均孔徑為3.0μm，基底絕緣層1的厚度為86μm。

於實施例1～10及比較例1、2之配線電路基板10，保護層2a係由厚度50nm之鉻及厚度100nm之銅之層積膜所構成。導體層2b之厚度為12μm。

於配線電路基板之第1及第2製造方法，電鍍工程、整面工程、顯影工程、蝕刻工程、剝離工程及洗淨工程之各工程中，觀測工程液是否通過實施例1～10及比較例1、2之配線電路基板10的基底絕緣層1之連續孔而繞入背面。

作為工程液，在電鍍工程(步驟)使用硫酸銅水溶液，在整面工程使用過硫酸鉀水溶液、在顯影工程使用碳酸鈉水溶液、在蝕刻工程使用氯化亞鐵水溶液、在剝離工程使用氫氧化鈉水溶液、在洗淨工程使用溫度20℃的純水及溫度80℃的純水。

實施例1～5及比較例1之配線電路基板10之工程液對基底絕緣層1的繞入試驗的結果顯示於表1。

如表1所示，於實施例1～5的配線電路基板10，工程液沒有通過基底絕緣層1的連續孔而繞入背面。此外，工程液沒有殘存於連續孔內。另一方面，於比較例1之配線電路基板10，工程液通過基底絕緣層1的連續孔而繞入了背面。此外，工程液殘存於連續孔內。

實施例6～10及比較例2之配線電路基板10之工程液對基底絕緣層1的繞入試驗的結果顯示於表2。

如表2所示，於實施例6～10的配線電路基板10，工程液沒有通過基底絕緣層1的連續孔而繞入背面。此外，工程液沒有殘存於連續孔內。另一方面，於比較例2之配線電路基板10，工程液通過基底絕緣層1的連續孔而繞入了背面。此外，工程液殘存於連續孔內。

由實施例1～10及比較例1、2之結果可知，不管配線電路基板10之製造方法為何，多孔質之基底絕緣層1的平均孔徑為1.0μm以下的場合，可以防止工程液通過基底絕緣層1的連續孔而繞入背面以及工程液殘存於連續孔內。

1．．．基底絕緣層

2．．．導體圖案

2a．．．保護層

2b．．．導體層

3．．．覆蓋絕緣層

10．．．配線電路基板

21．．．電鍍光阻

圖1係相關於本發明之一實施型態之配線電路基板之模式剖面圖。

圖2(a)～(c)係供說明配線電路基板的第1製造方法之工程剖面圖。

圖3(a)～(c)係供說明配線電路基板的第1製造方法之工程剖面圖。

圖4(a)～(d)係供說明配線電路基板的第2製造方法之工程剖面圖。

圖5(a)～(c)係供說明配線電路基板的第2製造方法之工程剖面圖。

1．．．基底絕緣層

2．．．導體圖案

2a．．．保護層

2b．．．導體層

3．．．覆蓋絕緣層

10．．．配線電路基板

Claims (14)

1. 一種配線電路基板之製造方法，其包含：準備具有連續孔的多孔質材料所構成的絕緣層之步驟、及於前述絕緣層上使用處理液以處理液不浸入或者殘存於前述絕緣層的連續孔的方式形成具有特定圖案的導體圖案之步驟；前述多孔質材料包含多孔質之聚四氟乙烯，前述聚四氟乙烯之連續孔的平均孔徑為1.0μm以下。
2. 如申請專利範圍第1項之配線電路基板之製造方法，其中前述處理液包含顯影液，形成前述導體圖案的步驟，包含：形成光阻膜，將前述光阻膜曝光為特定的圖案，藉著使用顯影液於前述光阻膜進行顯影，以前述顯影液不浸入或者殘存於前述絕緣層的連續孔的方式形成電鍍光阻。
3. 如申請專利範圍第2項之配線電路基板之製造方法，其中前述處理液包含電鍍液，形成前述導體圖案的步驟，進而包含：藉由使用電鍍液，以前述電鍍液不浸入或者殘存於前述絕緣層的連續孔的方式除了前述電鍍光阻的區域以外形成前述導體圖案。
4. 如申請專利範圍第3項之配線電路基板之製造方法，其中前述處理液包含剝離液，形成前述導體圖案的步驟，進而包含：藉由使用剝離液，以前述剝離液不浸入或者殘存於前述絕緣層的連續孔的方式藉由剝離除去前述電鍍光阻。
5. 如申請專利範圍第2~4項之任一項之配線電路基板之製造方法，其中前述處理液包含整面液，形成光阻膜，包含：在前述絕緣層上形成保護層，藉由使用前述整面液，以前述整面液不浸入或者殘存於前述絕緣層的連續孔的方式整面前述保護層，以及在前述保護層上形成光阻膜。
6. 如申請專利範圍第5項之配線電路基板之製造方法，其中前述處理液包含蝕刻液，剝離前述電鍍光阻，包含：藉由使用蝕刻液之蝕刻，以前述蝕刻液不浸入或者殘存於前述絕緣層的連續孔的方式除去前述保護層。
7. 如申請專利範圍第1項之配線電路基板之製造方法，其中前述處理液包含電鍍液，形成前述導體圖案的步驟，包含： 藉由使用電鍍，以前述電鍍液不浸入或者殘存於前述絕緣層的連續孔的方式形成導體層。
8. 如申請專利範圍第7項之配線電路基板之製造方法，其中前述處理液包含顯影液，形成前述導體圖案的步驟，進而包含：在前述導體層上形成光阻膜，將前述光阻膜曝光為特定的圖案，藉由在前述光阻膜使用顯影液顯影，以前述顯影液不浸入或者殘存於前述絕緣層的連續孔的方式形成蝕刻光阻。
9. 如申請專利範圍第8項之配線電路基板之製造方法，其中前述處理液包含蝕刻液，形成前述導體圖案的步驟，進而包含：藉由使用蝕刻液之蝕刻，以前述蝕刻液不浸入或者殘存於前述絕緣層的連續孔的方式除去除了前述蝕刻光阻以外之導體層的區域。
10. 如申請專利範圍第9項之配線電路基板之製造方法，其中前述處理液包含剝離液，形成前述導體圖案的步驟，進而包含：藉由使用剝離液，以前述剝離液不浸入或者殘存於前述絕緣層的連續孔的方式藉由剝離除去前述電鍍光阻。
11. 如申請專利範圍第7~10項之任一項之配線電路基板之製造方法，其中前述處理液包含整面液，形成前述導體層，係包含：以前述整面液不浸入或者殘存於前述絕緣層的連續孔的方式藉由使用整面液整面前述保護層。
12. 如申請專利範圍第1~4項之配線電路基板之製造方法，其中前述聚四氟乙烯之連續孔的平均孔徑為0.2μm以下。
13. 如申請專利範圍第1~4項之配線電路基板之製造方法，其中前述聚四氟乙烯之連續孔的平均孔徑為0.1μm以下。
14. 如申請專利範圍第1~4項之配線電路基板之製造方法，其中前述聚四氟乙烯，為延伸聚四氟乙烯。