KR20170028047A - 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법 - Google Patents

연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20170028047A
KR20170028047A KR1020150124828A KR20150124828A KR20170028047A KR 20170028047 A KR20170028047 A KR 20170028047A KR 1020150124828 A KR1020150124828 A KR 1020150124828A KR 20150124828 A KR20150124828 A KR 20150124828A KR 20170028047 A KR20170028047 A KR 20170028047A
Authority
KR
South Korea
Prior art keywords
layer
copper
tie coat
plating
flexible
Prior art date
Application number
KR1020150124828A
Other languages
English (en)
Other versions
KR102504252B1 (ko
Inventor
송병길
이만형
염정은
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020150124828A priority Critical patent/KR102504252B1/ko
Publication of KR20170028047A publication Critical patent/KR20170028047A/ko
Application granted granted Critical
Publication of KR102504252B1 publication Critical patent/KR102504252B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

회로 패턴의 단선을 방지할 수 있는 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법이 개시된다. 본 발명의 연성동박적층필름은 비전도성 고분자 기재; 상기 비전도성 고분자 기재 상의 타이코트층; 및 상기 타이코트층 상의 구리층을 포함하되, 상기 구리층은 0.02개/cm2 이하의 핀홀(pin hole)을 갖고, 상기 구리층의 두께가 0.8㎛가 될 때까지 화학 연마제 용액으로 상기 구리층을 연마할 경우, 상기 연마된 구리층은 0.2개/cm2 이하의 핀홀을 갖게 된다.

Description

연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법{Flexible Copper Clad Laminate, Method for Manufacturing The Same, and Method for Manufacturing Flexible Printed Circuit Board}
본 발명은 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법에 관한 것으로서, 더욱 구체적으로는, 회로 패턴의 단선을 방지할 수 있는 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(PCB; Printed circuit board)은 각종 부품을 전기적으로 연결하거나 지지해주는 역할을 한다. 특히, 노트북 컴퓨터, 휴대폰, PDA, 소형 비디오 카메라 및 전자수첩 등의 전자기기의 발달에 따라 인쇄회로기판의 수요가 증가하고 있다.
휴대성이 강조되면서 전자기기들이 점점 소형화 및 경량화 되어가는 추세이다. 전자기기가 집적화, 소형화 및 경량화됨에 따라 연성인쇄회로기판 및 그것을 위한 원자재인 연성동박적층필름(FCCL)에 대한 수요가 증가하고 있다.
연성동박적층필름은 폴리머 필름과 금속층의 적층체로서 유연성이나 굴곡성이 요구되는 전자기기 또는 전자기기의 소재 부분에 이용되며, 전자기기의 소형화, 경량화에 공헌하고 있다.
연성동박적층필름은, 동박을 먼저 형성한 후 상기 동박 상에 폴리머를 코팅 또는 라미네이팅하거나, 폴리머 필름 상에 구리를 증착함으로써 형성될 수 있는데, 특히 후자의 제조방법이 매우 얇은 두께의 구리층 형성을 가능하게 한다는 점에서 유리하다.
상기 연성동박적층필름을 이용하여 회로패턴을 형성하는 방법으로는 i) 상대적으로 두꺼운 두께의 초기 구리층을 형성한 후 회로 배선 외의 나머지 부분을 제거하는 서브트랙티브(subtractive) 방법과, ii) 상대적으로 얇은 두께의 초기 구리층을 형성한 후 회로 배선에 대응하는 영역상에 도금을 추가로 실시하는 세미-어디티브(semi-additive) 방법이 있다.
최근에는, 더 좁은 피치(pitch)를 구현할 수 있다는 점에서 상기 세미-어디티브 방식이 상기 서브트랙티브 방식에 비해 선호되고 있다.
그러나, 세미-어디티브 방식에 의해 연성인쇄회로기판을 제조할 경우 회로 단선의 문제점이 빈번히 발생하고 있으며, 회로 단선의 원인도 아직 파악되지 않았다.
따라서, 본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 연성동박적층필름 및 그 제조방법에 관한 것이다.
본 발명의 일 관점은, 회로 패턴의 단선을 방지할 수 있는 연성동박적층필름을 제공하는 것이다.
본 발명의 다른 관점은, 회로 패턴의 단선을 방지할 수 있는 연성동박적층필름의 제조방법을 제공하는 것이다.
본 발명의 또 다른 관점은, 회로 패턴의 단선이 전혀 없는 연성인쇄회로기판의 제조방법을 제공하는 것이다.
위에서 언급된 본 발명의 관점들 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
위와 같은 본 발명의 일 관점에 따라, 비전도성 고분자 기재(nonconductive polymer substrate); 상기 비전도성 고분자 기재 상의 타이코트층(tiecoat layer); 및 상기 타이코트층 상의 구리층(copper layer)을 포함하되, 상기 구리층은 0.02개/cm2 이하의 핀홀(pin hole)을 갖고, 상기 구리층의 두께가 0.8㎛가 될 때까지 화학 연마제 용액으로 상기 구리층을 연마할 경우, 상기 연마된 구리층은 0.2개/cm2 이하의 핀홀을 갖게 되는, 연성동박적층필름이 제공된다.
본 발명의 다른 관점에 따라, 비전도성 고분자 기재를 준비하는 단계; 상기 비전도성 고분자 기재 상에 타이코트층을 형성하는 단계; 및 상기 타이코트층 상에 구리층을 형성하는 단계를 포함하되, 상기 구리층 형성 단계는, 스퍼터링 공정을 통해 상기 타이코트층 상에 구리 씨드층을 형성하는 단계; 및 도금 공정을 통해 상기 구리 씨드층 상에 구리 도금층을 형성하는 단계를 포함하고, 상기 타이코트층 및 상기 구리 씨드층이 형성되어 있는 상기 비전도성 고분자 기재를 11 내지 15개의 도금조들을 순차적으로 통과시킴으로써 상기 도금 공정이 수행되고, 상기 도금조들 중 첫 번째 도금조에서 제1 전류밀도가 가해지고, 두 번째 도금조 내지 n번째 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이상이고, n+1번째 도금조 내지 마지막 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이하이며 - 여기서, 상기 n은 7, 8, 9, 10, 11 또는 12임 -, 상기 제1 전류밀도는 0.3 A/dm2이고, 상기 n번째 도금조에서 가해지는 전류밀도는 3 A/dm2이며, 상기 마지막 도금조에서 가해지는 전류밀도는 상기 제1 전류밀도보다 높은, 연성동박적층필름의 제조방법이 제공된다.
본 발명의 또 다른 관점에 따라, 0.02개/cm2 이하의 핀홀을 갖는 구리층을 포함하는 연성동박적층필름을 준비하는 단계; 상기 구리층을 연마하되, 연마된 상기 구리층이 0.2개/cm2 이하의 핀홀만을 갖도록 상기 구리층을 연마하는 단계; 상기 연마된 구리층 상에 감광성 패턴을 형성하는 단계 - 여기서, 상기 연마된 구리층은 상기 감광성 패턴으로 커버된 제1 부분과 상기 감광성 패턴으로 커버되지 않은 제2 부분을 포함함 -; 및 상기 감광성 패턴을 이용하여 회로 패턴을 형성하는 단계를 포함하는, 연성인쇄회로기판의 제조방법이 제공된다.
위와 같은 본 발명에 대한 일반적 서술은 본 발명을 예시하거나 설명하기 위한 것일 뿐으로서, 본 발명의 권리범위를 제한하지 않는다.
본 발명에 의하면, 세미-어디티브 방식을 통해 연성인쇄회로기판을 제조함으로써 더 좁은 피치(pitch)의 회로 패턴을 구현할 수 있을 뿐만 아니라, 회로 단선으로 인한 제품 불량률을 최소화함으로써 제품의 생산성 및 신뢰성을 향상시킬 수 있다.
첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로서, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 연성동박적층필름의 단면도이고,
도 2는 본 발명의 다른 실시예에 의한 연성동박적층필름의 단면도이고,
도 3 내지 도 6은 본 발명의 일 실시예에 따른 연성동박적층필름의 제조방법을 보여주는 단면도들이고,
도 7 내지 도 12는 본 발명의 일 실시예에 따른 연성인쇄회로기판의 제조방법을 보여주는 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 본 발명의 다양한 변경 및 변형이 가능하다는 점은 당업자에게 자명할 것이다. 따라서, 본 발명은 특허청구범위에 기재된 발명 및 그 균등물의 범위 내에 드는 변경 및 변형을 모두 포함한다.
도 1은 본 발명의 일 실시예에 따른 연성동박적층필름의 단면도이다.
도 1에 예시된 바와 같이, 본 발명의 연성동박적층필름(100)은 비전도성 폴리머 기재(110), 상기 비전도성 폴리머 기재(110) 상의 타이코트층(120), 및 상기 타이코트층 상의 구리층(130)을 포함한다.
도시되지는 않았으나, 본 발명의 연성동박적층필름(100)은 상기 구리층(130) 상의 보호층을 더 포함할 수 있다. 상기 보호층은 상기 구리층(130)의 산화 및 부식을 방지하기 위한 것으로서 유기물로 형성될 수 있다.
상기 비전도성 고분자 기재(110)는 10 내지 40 ㎛의 두께를 가질 수 있다. 상기 비전도성 고분자 기재(110)는 폴리이미드를 포함할 수 있다.
상기 타이코트층(120)은 상이한 물질로 이루어진 비전도성 폴리머 기재(110)와 구리층(130) 사이의 접착력을 향상시키기 위하여 이들 사이에 개재된 것으로서, 니켈, 크롬, 몰리브덴, 또는 이들 중 2 이상의 혼합물을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 타이코트층(120)은 니켈 합금이다. 예를 들어, 상기 타이코트층(120)은 니켈 및 크롬을 포함할 수 있으며, 상기 타이코트층(120) 내 상기 크롬의 함량은 5 내지 25 중량%일 수 있다.
본 발명의 일 실시예에 의하면, 상기 타이코트층(120)은 150 내지 300 Å의 두께를 갖는다.
도 1에 예시된 바와 같이, 상기 구리층(130)은, 상기 타이코트층(120) 상의 구리 씨드층(131) 및 상기 구리 씨드층(131) 상의 구리 도금층(132)을 포함할 수 있다. 이 경우, 상기 구리 씨드층(131)은 500 내지 1,500 Å의 두께를 갖고, 상기 구리 도금층(132)은 1 내지 3 ㎛의 두께를 가질 수 있다.
즉, 본 발명의 연성동박적층필름(100)은 세미-어디티브 방식에 의한 연성인쇄회로기판의 제조에 적용되기 위한 것으로서 상대적으로 얇은 두께 구리층(130)을 갖는다.
세미-어디티브 방식에 의하면, 상기 구리층(130) 중에서 회로 배선에 대응하는 영역들 상에만 전해 도금층이 추가적으로 형성된다. 따라서, 이러한 추가 도금 공정을 수행하기 전에, 전해 도금층이 형성되지 말아야 할 영역들 상에는 도금 방지를 위한 패턴, 예를 들어 감광성 패턴을 형성하는 공정이 요구된다.
상기 감광성 패턴과 상기 구리층(130) 사이의 접착력이 불충분하면, 상기 감광성 패턴이 전체적 또는 부분적으로 상기 구리층(130)으로부터 박리될 위험이 있다. 상기 감광성 패턴과 상기 구리층(130)의 박리는, 미세 회로 패턴 형성을 위한 상기 추가 도금 공정을 수행할 때 전해 도금층이 원치 않는 곳에 형성되는 결과를 야기한다.
따라서, 상기 감광성 패턴과 상기 구리층(130) 사이의 접착력을 향상시키기 위하여, 상기 감광성 패턴을 상기 구리층(130) 상에 형성하기 전에 상기 구리층(130)을 화학적으로 연마(soft etching)함으로써 상기 구리층(130)의 표면에 충분한 조도를 부여하는 것이 바람직하다.
본 발명자들은 상기 구리층(130)에 대한 이와 같은 화학적 연마를 수행할 때 상기 구리층(130)에 다수의 핀홀들이 발생하는 것을 발견하였다. 미세 회로 패턴 형성을 위한 추가 도금 공정시 상기 핀홀들에 대응하는 영역들 상에는 전해 도금층이 형성될 수 없기 때문에, 이와 같은 핀홀 발생이 연성인쇄회로기판의 회로 단선의 직접적 원인이 될 수 있다.
본 발명에 의하면, 연성동박적층필름(100)의 상기 구리층(130)은 0.02개/cm2 이하의 핀홀(pin hole)을 갖는다.
또한, 상기 구리층(130)의 두께가 0.8㎛가 될 때까지 화학 연마제 용액으로 상기 구리층(130)을 연마할 경우, 상기 연마된 구리층은 0.2개/cm2 이하의 핀홀만을 갖는다.
본 발명의 구리층 핀홀 개수는, 암실 분위기에서 관찰자와 LED 광원 사이에 156mm폭×300mm길이의 샘플을 두고, 상기 관찰자가 육안으로 관찰할 수 있는 핀홀들의 개수를 측정함으로써 구해진다. 일반적으로, 5㎛ 이상의 직경을 갖는 핀홀이 육안으로 관찰 가능한 것으로 알려져 있다.
본 발명에서 상기 연마된 구리층의 핀홀 개수를 측정하기 전에 상기 구리층(130)의 화학적 연마를 위하여 사용되는 상기 화학 연마제 용액은, 풍원화학社의 MFE-5000(과산화수소 10중량%, 황산 23중량%, 물 67중량%) 원액을 20%로 희석함으로써 얻어지며, 상기 화학적 연마는 상온(room temperature)에 수행된다.
즉, 본 발명의 연성동박적층필름(100)은 상기 구리층(130)의 초기 핀홀 개수가 0.02개/cm2 이하로 매우 적을 뿐만 아니라, 화학적 연마가 수행된 후에도 핀홀 개수가 0.2개/cm2 이하이기 때문에, 본 발명의 연성동박적층필름(100)으로 연성회로기판을 제조할 경우 회로 단선으로 인한 불량을 현저히 감소시킬 수 있고, 그 결과, 제품의 생산성 및 신뢰성을 향상시킬 수 있다.
이하에서는, 도 2를 참조하여 본 발명의 다른 실시예에 따른 연성동박적층필름(200)을 설명한다.
도 2에 예시된 바와 같이, 본 발명의 다른 실시예에 따른 연성동박적층필름(200)은 제1 및 제2 면을 갖는 비전도성 고분자 기재(210), 상기 제1 면 상의 제1 타이코트층(220a), 상기 제1 타이코트층(220a) 상의 제1 구리층(230a), 상기 제2 면 상의 제2 타이코트층(220b), 및 상기 제1 타이코트층(220b) 상의 제1 구리층(230a)을 포함한다.
상기 제1 및 제2 구리층(230a, 230b) 각각은 5㎛ 이상의 직경을 갖는 핀홀(pin hole) 개수가 0.02개/cm2 이하이다. 또한, 상기 제1 및 제2 구리층(230a, 230b)의 두께가 0.8㎛가 각각 될 때까지 화학 연마제 용액으로 제1 및 제2 구리층(230a, 230b)을 각각 연마할 경우, 상기 연마된 구리층 각각은 5㎛ 이상의 직경을 갖는 핀홀 개수가 0.2개/cm2 이하이다.
상기 비전도성 고분자 기재(210)는 10 내지 40 ㎛의 두께를 갖고, 상기 제1 및 제2 타이코트층(220a, 220b) 각각은 150 내지 300 Å의 두께를 가질 수 있다.
도 2에 예시된 바와 같이, 상기 제1 구리층(230a)은 상기 제1 타이코트층(220a) 상의 제1 구리 씨드층(231a) 및 상기 제1 구리 씨드층(231a) 상의 제1 구리 도금층(232a)을 포함하고, 상기 제2 구리층(230b)은 상기 제2 타이코트층(220b) 상의 제2 구리 씨드층(231b) 및 상기 제2 구리 씨드층(231b) 상의 제2 구리 도금층(232b)을 포함할 수 있다.
상기 제1 및 제2 구리 씨드층(231a, 231b) 각각은 500 내지 1,500 Å의 두께를 갖고, 상기 제1 및 제2 구리 도금층(232a, 232b) 각각은 1 내지 3 ㎛의 두께를 가질 수 있다.
이하에서는, 도 3 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 연성동박적층필름(100)의 제조방법을 구체적으로 설명한다.
먼저, 도 3에 예시된 바와 같이, 비전도성 고분자 기재(110)를 준비한다.
상기 비전도성 고분자 기재(110)는 10 내지 40 ㎛의 두께를 가질 수 있고, 열경화성 수지(예를 들어, 페놀 수지, 페놀알데하이드 수지, 알릴 수지, 에폭시 수지 등), 폴리올레핀 수지(예를 들어, 폴리에틸렌 수지, 폴리프로필렌 수지 등), 폴리에스테르 수지(예를 들어, PET, PEN 등), 또는 폴리이미드 수지로 형성될 수 있다.
바람직하게는, 상기 비전도성 고분자 기재(110)는 폴리이미드 수지로 형성된다. 예를 들어, 폴리이미드 전구체인 폴리아믹산을 압출하여 필름을 만들고, 상기 폴리아믹산의 이미드화를 위하여 상기 필름을 열처리함으로써 폴리이미드를 포함하는 비전도성 고분자 기재(110)를 제조할 수 있다.
상기 비전도성 고분자 기재(110)의 수분 및 잔류 가스를 제거하기 위한 건조단계가 진공 분위기에서 적외선(IR) 히터를 이용하여 수행될 수 있다.
또한, 상기 비전도성 고분자 기재(110)의 표면 상에 있을 수도 있는 오염물질을 제거하고 표면 개질을 통해 후속 공정에서 형성될 타이코트층(120)과의 접착력을 향상시키기 위하여, 상기 비전도성 고분자 기재(110)는 플라즈마로 처리될 수 있다.
이어서, 도 4에 예시된 바와 같이, 상기 비전도성 고분자 기재(110) 상에 타이코트층(120)을 형성한다.
상기 타이코트층(120)은 DC 스퍼터링 장치를 이용한 스퍼터링 공정을 통해 150 내지 300 Å의 두께를 갖도록 형성될 수 있다. 상기 타이코트층(120)의 두께가 150Å 미만인 경우에는 상기 비전도성 고분자 기재(110)와 후속 공정에서 형성될 구리층(130) 사이의 접착력이 불충분하게 된다. 반면, 상기 타이코트층(120)의 두께가 300Å을 초과할 경우에는, 회로 패턴 형성을 위한 에칭 공정이 수행될 때, 제거되어야 할 타이코트층(120)의 일부가 잔존하게 되어 회로의 단락이 유발될 우려가 있다.
전술한 바와 같이, 상기 타이코트층(120)은 상기 비전도성 고분자 기재(110)와 후속 공정에서 형성될 구리층(130)의 부착력을 높이기 위한 것으로서, 니켈, 크롬, 몰리브덴, 또는 이들 중 2 이상의 혼합물을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 타이코트층(120)은 니켈 합금이다. 예를 들어, 상기 타이코트층(120)은 니켈 및 크롬을 포함할 수 있으며, 상기 타이코트층(120) 내 상기 크롬의 함량은 5 내지 25 중량%일 수 있다.
상기 스퍼터링 장치의 전력 조절을 통해 상기 타이코트층(120)의 밀도가 조절될 수 있으며, 챔버의 진공도를 조절함으로써 타이코트층(120)의 산소 함량이 조절될 수 있다.
이어서, 상기 타이코트층(120) 상에 구리층(130)을 형성한다.
상기 구리층(130) 형성 단계는, 도 5에 예시된 바와 같이 상기 타이코트층(120) 상에 구리 씨드층(131)을 형성하는 단계 및 도 6에 예시된 바와 같이 상기 구리 씨드층(131) 상에 구리 도금층(132)을 형성하는 단계를 포함할 수 있다.
상기 구리 씨드층(131)은 DC 스퍼터링 장치를 이용한 스퍼터링 공정을 통해 500 내지 1,500 Å의 두께를 갖도록 형성될 수 있고, 상기 구리 도금층(132)은 전해 도금 공정을 통해 1 내지 3 ㎛의 두께를 갖도록 형성될 수 있다.
이하에서는, 상기 구리 도금층(132) 형성을 위한 본 발명의 전해 도금 공정을 더욱 구체적으로 설명한다.
상기 타이코트층(120) 및 상기 구리 씨드층(131)이 형성되어 있는 상기 비전도성 고분자 기재(110)가 통상의 황산구리 도금액이 담겨져 있는 11 내지 15개의 도금조들을 순차적으로 통과함으로써 본 발명의 전해 도금 공정이 수행된다.
이때, 상기 도금조들 중 첫 번째 도금조에서 제1 전류밀도가 가해지고, 두 번째 도금조 내지 n번째 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이상이며, n+1번째 도금조 내지 마지막 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이하이다. 여기서, 상기 n은 7, 8, 9, 10, 11 또는 12이다.
본 발명에 의하면, 상기 제1 전류밀도는 0.3 A/dm2이고, 상기 n번째 도금조에서 가해지는 전류밀도는 3 A/dm2이며, 상기 마지막 도금조에서 가해지는 전류밀도는 상기 제1 전류밀도(즉, 0.3 A/dm2)보다 높다.
즉, 본 발명의 전해 도금 공정이 수행될 때 0.3 내지 3 A/dm2의 전류밀도가 인가된다. 더욱 구체적으로 설명하면, 처음에 0.3 A/dm2의 전류밀도가 인가되고, 이어서 3 A/dm2가 될 때까지 점진적으로 전류밀도가 높아지며, 3 A/dm2의 전류밀도가 인가된 후에는 다시 점진적으로 전류밀도가 낮아진다. 다만, 마지막 도금조에서 인가되는 전류밀도는 0.3 A/dm2보다 높다.
이와 같은 본 발명의 전해 도금 공정을 통해, 화학적 연마시 에칭 속도의 불균일을 최대한 억제할 수 있는 구리층(130), 즉 5㎛ 이상의 직경을 갖는 핀홀(pin hole) 개수가 0.02개/cm2 이하인 구리층(130)이 제조될 수 있다. 또한, 상기 구리층(130)의 두께가 0.8㎛가 될 때까지 화학 연마제 용액으로 상기 구리층(130)을 연마할 경우, 상기 연마된 구리층에는 0.2개/cm2 이하 핀홀(직경: 5㎛ 이상)만이 존재하게 된다. 따라서, 추가 도금을 통해 미세 회로 패턴이 형성되더라도 회로 단선이 최소화될 수 있다.
이하에서는, 도 7 내지 도 12를 참조하여, 본 발명의 일 실시예에 따른 연성인쇄회로기판의 제조방법을 구체적으로 설명한다.
먼저, 0.02개/cm2 이하의 핀홀을 갖는 구리층(130)을 포함하는 본 발명의 연성동박적층필름(100)을 준비한다. 도 7에 예시된 바와 같이, 상기 구리층(130)은 구리 씨드층(131) 및 구리 도금층(132)을 포함할 수 있다. 상기 연성동박적층필름(100)의 구체적 제조방법은 위의 설명으로 대신한다.
이어서, 도 8에 예시된 바와 같이, 상기 구리층(130)[더욱 정확하게는, 상기 구리 도금층(132)]을 연마하되, 연마된 구리층(130')이 0.2개/cm2 이하의 핀홀만을 갖도록 상기 구리 도금층(132)을 연마한다.
본 발명의 일 실시예에 의하면, 상기 구리 도금층(132)의 연마는 소프트 에칭을 통해 수행될 수 있으며, 연마된 구리층(130')은 0.5 내지 1.5㎛의 두께를 가질 수 있다.
이어서, 도 9에 예시된 바와 같이, 연마된 구리층(130') 상에 감광성 패턴(10)을 형성한다. 상기 감광성 패턴(10)은 통상의 포토리소그래피 공정을 통해 수행될 수 있다. 상기 연마된 구리층(130')은 상기 감광성 패턴(10)으로 커버된 제1 부분과 상기 감광성 패턴(10)으로 커버되지 않은 제2 부분을 포함하게 된다.
이어서, 상기 감광성 패턴을 이용하여 회로 패턴을 형성한다. 이하에서는, 본 발명의 일 실시예에 따른 회로 패턴 형성 방법을 설명한다.
먼저, 도 10에 예시된 바와 같이, 전해 도금을 실시함으로써 상기 감광성 패턴(10)으로 커버되지 않은 상기 연마된 구리층(130')의 제2 부분 상에 8 내지 12㎛의 두께를 갖는 전해 도금층(140)을 형성한다.
이어서, 도 11에 예시된 바와 같이, 통상의 에싱(ashing) 공정을 통해 감광성 패턴을 제거한다.
이어서, 도 12에 예시된 바와 같이, 상기 감광성 패턴(10)으로 커버되었었던 상기 연마된 구리층(130')의 제1 부분 및 그에 대응하는 타이코트층(120) 부분을 선택적으로 제거함으로써 상기 회로 패턴을 완성한다.
이하에서는, 실시예들 및 비교예들을 통해 본 발명을 구체적으로 설명한다. 다만, 하기의 실시예들은 본 발명의 이해를 돕기 위한 것일 뿐으로, 본 발명의 권리범위가 이들 실시예들로 제한되지 않는다.
* 연성동박적층필름의 제조
실시예 1 내지 3 및 비교예 1 내지 3
폴리이미드 필름을 적외선(IR) 히터로 건조시킨 후 플라즈마 표면 처리를 수행하였다. 이어서, 스퍼터링 공정을 통해 200Å 두께의 NiCr 타이코트층을 형성하였다. 이어서, 스퍼터링 공정을 통해 700Å 두께의 구리 씨드층을 형성하였다. 이어서, 아래 표 1의 상이한 조건들 하에서 전기도금을 실시하여 2㎛ 두께의 구리 도금층을 형성함으로써, 실시예 1 내지 3 및 비교예 1 내지 3의 연성동박적층필름들을 완성하였다.
실시예1 실시예2 실시예3 비교예1 비교예2 비교예3
전류밀도
(A/dm2)		 도금조1 0.3 0.3 0.3 0.5 0.5 1.0
도금조2 0.5 0.5 0.3 0.5 0.8 1.0
도금조3 0.8 0.8 0.4 0.5 1.0 1.5
도금조4 1.0 1.0 0.5 0.8 1.2 1.5
도금조5 1.5 1.2 0.8 0.8 1.5 1.5
도금조6 2.0 1.5 1.0 0.8 1.8 2.0
도금조7 2.5 1.5 1.2 1.0 2.0 3.0
도금조8 3.0 2.0 1.5 1.0 2.5 3.5
도금조9 2.5 3.0 1.8 1.0 2.0 2.0
도금조10 2.0 2.8 2.0 1.5 1.5 1.0
도금조11 1.9 2.0 2.5 2.0 1.2 -
도금조12 - 0.9 3.0 2.0 1.0 -
도금조13 - 0.5 1.5 2.0 1.0 -
도금조14 - - 0.7 1.5 - -
도금조15 - - 0.5 1.1 - -
도금조16 - - - 1.0 - -
Total 18.0 18.0 18.0 18.0 18.0 18.0
위 실시예들 및 비교예에 의해 제조된 연성동박적층필름들의 구리층의 초기 핀홀 개수 및 화학적 연마 후 구리층의 핀홀 개수를 아래의 방법들에 의해 각각 측정하였고, 그 결과를 표 2에 나타내었다.
* 초기 핀홀 개수
각 연성동박적층필름마다 156mm폭×300mm길이의 샘플 3개를 확보하였다. 이어서, 암실 분위기에서 관찰자와 LED 광원 사이에 상기 샘플을 두고, 상기 관찰자가 육안으로 관찰할 수 있는 핀홀들의 개수를 세었다.
* 화학적 연마 후 핀홀 개수
각 연성동박적층필름마다 156mm폭×300mm길이의 샘플 3개를 확보하였다. 이어서, 구리층의 두께가 약 0.8㎛가 될 때까지 화학적 연마를 수행하기 위하여, 상온(room temperature)에서 각 샘플을 화학 연마제 용액(풍원화학社의 MFE-5000 원액을 20%로 희석)에 약 95초 동안 침지시켰다. 이어서, 암실 분위기에서 관찰자와 LED 광원 사이에 상기 샘플을 두고, 상기 관찰자가 육안으로 관찰할 수 있는 핀홀들의 개수를 세었다.
초기 핀홀 개수 (개) 화학적 연마 후 핀홀 개수 (개)
샘플1 샘플2 샘플3 평균 샘플1 샘플2 샘플3 평균
실시예1 6 5 6 6 80 70 75 75
실시예2 4 5 7 5 79 55 63 66
실시예3 5 3 3 4 52 36 47 45
비교예1 7 5 8 7 120 153 131 135
비교예2 13 15 16 15 141 148 136 143
비교예3 5 3 6 5 108 134 122 121
위 비교예 1(전류밀도 범위: 0.5 내지 2.0 A/dm2) 및 비교예 3(전류밀도 범위: 1.0 내지 3.5 A/dm2)의 경우, 초기 핀홀 개수가 10개 미만(0.02개/cm2 미만)이었음에도 불구하고, 화학적 연마를 수행하였을 때 핀홀 개수가 100개를 초과(0.2개/cm2 초과)하였음을 알 수 있다.
또한, 비교예 2(전류밀도 범위: 0.5 내지 2.5 A/dm2)의 경우, 화학적 연마 후 핀홀 개수가 100개를 초과(0.2개/cm2 초과)하였을 뿐만 아니라, 초기 핀홀 개수마저도 10개를 초과(0.02개/cm2 초과)하였다.
한편, 위 실시예들 및 비교예들의 연성동박적층필름들에 통상의 공정들(화학적 연마, 감광선 패턴 형성, 전해도금, 에싱, 식각)을 동일하게 적용하여 동일한 회로 패턴을 형성한 후 AEI(Automated Electrical Inspection) 검사를 통해 회로 단선 유무를 확인하는 실험을 실시한 결과, 실시예 1 내지 3의 연성동박적층필름들을 이용하여 형성된 회로들에서는 단선이 발견되지 않은 반면, 비교예 1 내지 3의 연성동박적층필름들 모두에서 회로의 단선이 발견되었다.
100: 연성동박적층필름 110: 비전도성 고분자 기재
120: 타이코트층 130: 구리층
131: 구리 씨드층 132: 구리 도금층
140: 전해 도금층

Claims (14)

  1. 비전도성 고분자 기재(nonconductive polymer substrate);
    상기 비전도성 고분자 기재 상의 타이코트층(tiecoat layer); 및
    상기 타이코트층 상의 구리층(copper layer)을 포함하되,
    상기 구리층은 0.02개/cm2 이하의 핀홀(pin hole)을 갖고,
    상기 구리층의 두께가 0.8㎛가 될 때까지 화학 연마제 용액으로 상기 구리층을 연마할 경우, 상기 연마된 구리층은 0.2개/cm2 이하의 핀홀을 갖게 되는,
    연성동박적층필름.
  2. 제1항에 있어서,
    상기 비전도성 고분자 기재는 폴리이미드를 포함하고,
    상기 타이코트층은 니켈, 크롬, 몰리브덴, 또는 이들 중 2 이상의 혼합물을 포함하는,
    연성동박적층필름.
  3. 제2항에 있어서,
    상기 타이코트층은 니켈 및 크롬을 포함하고,
    상기 타이코트층 내 상기 크롬의 함량은 5 내지 25 중량%인,
    연성동박적층필름.
  4. 제1항에 있어서,
    상기 비전도성 고분자 기재는 10 내지 40 ㎛의 두께를 갖고,
    상기 타이코트층은 150 내지 300 Å의 두께를 갖는,
    연성동박적층필름.
  5. 제4항에 있어서,
    상기 구리층은,
    상기 타이코트층 상의 구리 씨드층; 및
    상기 구리 씨드층 상의 구리 도금층을 포함하며,
    상기 구리 씨드층은 500 내지 1,500 Å의 두께를 갖고,
    상기 구리 도금층은 1 내지 3 ㎛의 두께를 갖는,
    연성동박적층필름.
  6. 제1항에 있어서,
    상기 비전도성 고분자 기재는 제1 및 제2 면을 갖고,
    상기 타이코트층은 상기 제1 면 상의 제1 타이코트층 및 상기 제2 면 상의 제2 타이코트층을 포함하고,
    상기 구리층은 상기 제1 타이코트층 상의 제1 구리층 및 상기 제2 타이코트층 상의 제2 구리층을 포함하는,
    연성동박적층필름.
  7. 제6항에 있어서,
    상기 비전도성 고분자 기재는 10 내지 40 ㎛의 두께를 갖고,
    상기 제1 및 제2 타이코트층 각각은 150 내지 300 Å의 두께를 갖는,
    연성동박적층필름.
  8. 제7항에 있어서,
    상기 제1 구리층은,
    상기 제1 타이코트층 상의 제1 구리 씨드층; 및
    상기 제1 구리 씨드층 상의 제1 구리 도금층을 포함하고,
    상기 제2 구리층은,
    상기 제2 타이코트층 상의 제2 구리 씨드층; 및
    상기 제2 구리 씨드층 상의 제2 구리 도금층을 포함하며,
    상기 제1 및 제2 구리 씨드층 각각은 500 내지 1,500 Å의 두께를 갖고,
    상기 제1 및 제2 구리 도금층들 각각은 1 내지 3 ㎛의 두께를 갖는,
    연성동박적층필름.
  9. 비전도성 고분자 기재를 준비하는 단계;
    상기 비전도성 고분자 기재 상에 타이코트층을 형성하는 단계; 및
    상기 타이코트층 상에 구리층을 형성하는 단계를 포함하되,
    상기 구리층 형성 단계는,
    스퍼터링 공정을 통해 상기 타이코트층 상에 구리 씨드층을 형성하는 단계; 및
    도금 공정을 통해 상기 구리 씨드층 상에 구리 도금층을 형성하는 단계를 포함하고,
    상기 타이코트층 및 상기 구리 씨드층이 형성되어 있는 상기 비전도성 고분자 기재를 11 내지 15개의 도금조들을 순차적으로 통과시킴으로써 상기 도금 공정이 수행되고,
    상기 도금조들 중 첫 번째 도금조에서 제1 전류밀도가 가해지고,
    두 번째 도금조 내지 n번째 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이상이고, n+1번째 도금조 내지 마지막 도금조에서 각각 가해지는 전류밀도들 각각은 직전 도금조에서 가해지는 전류밀도 이하이며 - 여기서, 상기 n은 7, 8, 9, 10, 11 또는 12임 -,
    상기 제1 전류밀도는 0.3 A/dm2이고,
    상기 n번째 도금조에서 가해지는 전류밀도는 3 A/dm2이며,
    상기 마지막 도금조에서 가해지는 전류밀도는 상기 제1 전류밀도보다 높은,
    연성동박적층필름의 제조방법.
  10. 제9항에 있어서,
    상기 타이코트층을 형성하기 전에, 상기 비전도성 고분자 기재를 플라즈마로 처리하는 단계를 더 포함하는,
    연성동박적층필름의 제조방법.
  11. 제9항에 있어서,
    상기 타이코트층은 스퍼터링 공정을 통해 150 내지 300 Å의 두께를 갖도록 형성되는,
    연성동박적층필름의 제조방법.
  12. 제9항에 있어서,
    상기 구리 씨드층은 500 내지 1,500 Å의 두께를 갖도록 형성되고,
    상기 구리 도금층은 1 내지 3 ㎛의 두께를 갖도록 형성되는,
    연성동박적층필름의 제조방법.
  13. 0.02개/cm2 이하의 핀홀을 갖는 구리층을 포함하는 연성동박적층필름을 준비하는 단계;
    상기 구리층을 연마하되, 연마된 상기 구리층이 0.2개/cm2 이하의 핀홀만을 갖도록 상기 구리층을 연마하는 단계;
    상기 연마된 구리층 상에 감광성 패턴을 형성하는 단계 - 여기서, 상기 연마된 구리층은 상기 감광성 패턴으로 커버된 제1 부분과 상기 감광성 패턴으로 커버되지 않은 제2 부분을 포함함 -; 및
    상기 감광성 패턴을 이용하여 회로 패턴을 형성하는 단계를 포함하는,
    연성인쇄회로기판의 제조방법.
  14. 제13항에 있어서,
    상기 회로 패턴 형성 단계는,
    상기 제2 부분의 표면 상에 전해 도금층을 형성하기 위하여 전해 도금을 수행하는 단계;
    상기 감광성 패턴을 제거하는 단계; 및
    상기 감광성 패턴에 의해 커버되었던 상기 제1 부분을 제거하는 단계를 포함하는,
    연성인쇄회로기판의 제조방법.
KR1020150124828A 2015-09-03 2015-09-03 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법 KR102504252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150124828A KR102504252B1 (ko) 2015-09-03 2015-09-03 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150124828A KR102504252B1 (ko) 2015-09-03 2015-09-03 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20170028047A true KR20170028047A (ko) 2017-03-13
KR102504252B1 KR102504252B1 (ko) 2023-02-24

Family

ID=58412093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150124828A KR102504252B1 (ko) 2015-09-03 2015-09-03 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR102504252B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180137853A (ko) * 2017-06-20 2018-12-28 케이씨에프테크놀로지스 주식회사 울음과 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
KR20190007705A (ko) * 2017-07-13 2019-01-23 케이씨에프테크놀로지스 주식회사 울음, 주름 및 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
JP2020026563A (ja) * 2018-08-16 2020-02-20 ケイシーエフ テクノロジース カンパニー リミテッド たるみ、しわ及び引裂が最小化した銅箔、それを含む電極、それを含む二次電池、及びその製造方法
KR20220092350A (ko) * 2020-12-24 2022-07-01 스미토모 긴조쿠 고잔 가부시키가이샤 동박 적층판 및 동박 적층판의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056692B1 (ko) * 2003-09-01 2011-08-12 후루카와 덴키 고교 가부시키가이샤 케리어 부착 극박 동박의 제조방법 및 이 제조방법으로제조된 케리어 부착 극박동박, 프린트 배선기판, 다층프린트 배선판 및 칩온필름용 배선판
KR20130023519A (ko) * 2011-08-29 2013-03-08 도레이첨단소재 주식회사 도금입자 크기 및 에칭성을 이용한 세미 에디티브 연성동박적층 필름 및 그 제조방법
KR20140048803A (ko) * 2012-10-16 2014-04-24 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
KR20140072409A (ko) * 2012-12-04 2014-06-13 도레이첨단소재 주식회사 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조 방법
KR101469614B1 (ko) * 2013-08-30 2014-12-05 한국생산기술연구원 양면 연성회로기판의 금속회로패턴 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056692B1 (ko) * 2003-09-01 2011-08-12 후루카와 덴키 고교 가부시키가이샤 케리어 부착 극박 동박의 제조방법 및 이 제조방법으로제조된 케리어 부착 극박동박, 프린트 배선기판, 다층프린트 배선판 및 칩온필름용 배선판
KR20130023519A (ko) * 2011-08-29 2013-03-08 도레이첨단소재 주식회사 도금입자 크기 및 에칭성을 이용한 세미 에디티브 연성동박적층 필름 및 그 제조방법
KR20140048803A (ko) * 2012-10-16 2014-04-24 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
KR101705403B1 (ko) * 2012-10-16 2017-02-09 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
KR20140072409A (ko) * 2012-12-04 2014-06-13 도레이첨단소재 주식회사 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조 방법
KR101469614B1 (ko) * 2013-08-30 2014-12-05 한국생산기술연구원 양면 연성회로기판의 금속회로패턴 형성방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180137853A (ko) * 2017-06-20 2018-12-28 케이씨에프테크놀로지스 주식회사 울음과 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
US11352707B2 (en) 2017-06-20 2022-06-07 Sk Nexilis Co., Ltd. Copper foil with minimized bagginess and tear, electrode comprising the same, secondary battery comprising the same and method for manufacturing the same
KR20190007705A (ko) * 2017-07-13 2019-01-23 케이씨에프테크놀로지스 주식회사 울음, 주름 및 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
US10787752B2 (en) 2017-07-13 2020-09-29 Kcf Technologies Co., Ltd. Copper foil with minimized bagginess, wrinkle or tear, electrode including the same, secondary battery including the same and method for manufacturing the same
JP2020026563A (ja) * 2018-08-16 2020-02-20 ケイシーエフ テクノロジース カンパニー リミテッド たるみ、しわ及び引裂が最小化した銅箔、それを含む電極、それを含む二次電池、及びその製造方法
KR20220092350A (ko) * 2020-12-24 2022-07-01 스미토모 긴조쿠 고잔 가부시키가이샤 동박 적층판 및 동박 적층판의 제조 방법
CN114745849A (zh) * 2020-12-24 2022-07-12 住友金属矿山株式会社 覆铜层叠板和覆铜层叠板的制造方法

Also Published As

Publication number Publication date
KR102504252B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
US7521779B2 (en) Roughened printed circuit board
US20060000637A1 (en) Printed circuit board and method for manufacturing printed circuit board
TWI541835B (zh) 配線電路基板之製造方法
KR102504252B1 (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
CN107734863B (zh) 可防止开/短路的可挠性覆铜基板及其制造方法
TWI674044B (zh) 軟性銅箔基板及其製造方法
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
TW202211739A (zh) 印刷電路板的製造方法
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
KR101759288B1 (ko) 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법
KR101573913B1 (ko) 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법
KR100774529B1 (ko) 연성인쇄회로기판의 동도금방법
KR20090048358A (ko) 배선 기판, 회로 기판, 이것들의 제조 방법
JP2014036051A (ja) 接着フィルム、硬化体の製造方法、硬化体、配線板、及び半導体装置
KR20150043118A (ko) 회로기판의 제조방법
TWI655083B (zh) 多層載體箔
JP6617811B2 (ja) 接着フィルム、硬化体の製造方法、硬化体、配線板、及び半導体装置
JP6414195B2 (ja) 接着フィルム、硬化体の製造方法、硬化体、配線板、及び半導体装置
JP2005072483A (ja) プリント配線基板の製造方法
KR20160095510A (ko) 하이브리드 전처리를 이용한 연성회로 동장 적층판의 제조방법 및 이에 의해 제조된 연성회로 동장 적층판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant