JP2018088525A - 多層キャリア箔 - Google Patents

多層キャリア箔 Download PDF

Info

Publication number
JP2018088525A
JP2018088525A JP2017228355A JP2017228355A JP2018088525A JP 2018088525 A JP2018088525 A JP 2018088525A JP 2017228355 A JP2017228355 A JP 2017228355A JP 2017228355 A JP2017228355 A JP 2017228355A JP 2018088525 A JP2018088525 A JP 2018088525A
Authority
JP
Japan
Prior art keywords
layer
copper
carrier
ultra
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017228355A
Other languages
English (en)
Other versions
JP2018088525A5 (ja
JP6546252B2 (ja
Inventor
耀生 頼
Yao-Sheng Lai
耀生 頼
桂森 鄭
Kuei-Sen Cheng
桂森 鄭
瑞昌 周
Zuisho Shu
瑞昌 周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Chun Petrochemical Co Ltd
Original Assignee
Chang Chun Petrochemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chang Chun Petrochemical Co Ltd filed Critical Chang Chun Petrochemical Co Ltd
Publication of JP2018088525A publication Critical patent/JP2018088525A/ja
Publication of JP2018088525A5 publication Critical patent/JP2018088525A5/ja
Application granted granted Critical
Publication of JP6546252B2 publication Critical patent/JP6546252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/22—Nickel or cobalt
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

【課題】本発明は、多層キャリア箔、前記多層キャリア箔で形成されるコア構造、プリント回路基板および電子装置を提供する。さらに、本発明は、前記多層キャリア箔、前記コア構造および前記プリント回路基板の製造方法を提供する。【解決手段】前記多層キャリア箔は、剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有する銅キャリア層（ａ）と、前記銅キャリア層（ａ）へ施されたクロム剥離層（ｂ）と、前記クロム剥離層（ｂ）へ施された中間銅層（ｃ）と、前記中間銅層（ｃ）へ施された移動防止層（ｄ）と、前記移動防止層（ｄ）へ施された超薄銅層（ｅ）とを含む。【選択図】図２

Description

本発明は、多層キャリア箔、前記多層キャリア箔で形成されるコア構造、プリント回路基板、および前記プリント回路基板を含む電子装置に関する。本発明は、さらに、前記多層キャリア箔、前記コア構造、および前記プリント回路基板の製造方法に関する。
電子工業は、電子素子の軽量化、薄肉化および小型化への趨勢に伴い、精確な回路および薄い銅箔へのニーズが高まっている。大衆消費電子製品は、集積回路パッケージにおいてより多くの集積回路が必要となる一方、増加した集積回路パッケージを収容する物理的空間が減少している。キャリア箔を含む電解銅箔は、電子工業において、プリント回路基板実装品（ａｓｓｅｍｂｌｉｅｓ）における高精度かつ高密度の回路の製造に使用することができる。
キャリア箔を含む電解銅箔は、一般的に、剥離可能型およびエッチング可能型という二種類に分けられる。剥離可能型とは、銅張り積層基板を形成した後にキャリア箔を物理的に除去するものであると定義され、エッチング可能型とは、銅張り積層基板を形成した後にキャリア箔を化学的に除去するものであると定義されている。従来、キャリア付きの剥離可能型電解銅箔は、ホットプレスで銅箔と基板を積層し、電解銅箔に付着したキャリアを剥離することにより、銅張り積層基板の製造に広く用いられていた。前記キャリアと銅箔との間の剥離界面での剥離強度は、広い範囲において変化する。一部のキャリア層を有する電解銅箔は、処理過程において剥離しやすい特性を示し、他のものは、ホットプレスの後に適切に剥離することができない。
従来の電解銅箔は、キャリア箔（銅箔またはアルミニウム箔）、一般的に金属酸化物または有機化合物とともに前記キャリア箔に形成された剥離層、および前記剥離層に形成された極薄（または超薄）銅箔を含む。前記超薄銅箔から前記キャリア箔を物理的に除去したとき、超薄銅箔の表面は光沢のある外観を有する。しかし、前記超薄銅箔を多層回路板の内側の層に施したとき、基板との結合を強化するために、黒化（ｂｌａｃｋｅｎｉｎｇ）または褐色化（ｂｒｏｗｎｉｎｇ）処理が行われる。
微細な薄い回路パターンに用いられる超薄銅箔は、通常、電着により前記キャリア箔の上の剥離層に直接形成される。超薄銅箔の理想的な厚さは、５μｍ未満である。前記キャリア箔の表面形態は、剥離層および超薄銅箔に直接影響を与える。したがって、前記キャリア層の表面粗度が高い場合、その後にメッキされる超薄銅箔も同様に高い粗度を有する傾向になるので、その後のエッチングに影響を与える。同様に、前記キャリア箔にピンホールがあると、超薄銅箔もピンホールを有する傾向になる。前記キャリア箔は、剥離層および超薄銅箔の基底であるので、キャリア銅箔の選択は極めて重要である。
プリント回路基板の製造過程において、通常、レーザードリルによりマイクロビアが生じた高密度かつ高精度の回路素子を用いる。しかしながら、前記超薄銅箔の光沢表面は、レーザーを反射する傾向がある。ゆえに、より強いレーザーが必要となるものの、より多くのエネルギーを消耗する。また、高温ラミネートの過程において、超薄銅箔の温度が３００℃と高くなることがあり、金属酸化物と銅金属との酸化還元反応により形成された金属結合は、剥離強度の一致性に影響を与える可能性がある。
従来、プリント配線板の配線密度を増加させることにより、プリント配線板を小型化するために、多層構造は、プリント配線板に幅広く用いられていた。小型化を達成するために、多くのモバイル電子装置に多層プリント配線板を採用する。したがって、多層プリント配線板は、さらに、中間絶縁層の厚さおよび重量を同時に減少することが求められる。
大衆消費電子製品は、集積回路パッケージにおいてより多くの集積回路を要求する一方、システムにおいて増加した集積回路に提供する物理的空間が少なくなる。それらの要求を満足させる技術として、コアレスビルドアップ法（ｃｏｒｅｌｅｓｓ ｂｕｉｌｄ−ｕｐ ｍｅｔｈｏｄ）を用いる製造方法が使用されている。コアレスビルドアップ方法において、キャリア箔を有する銅箔を用いて、サポート基板と多層プリント配線板を分離する。パターンは超薄銅層に形成されるので、微細なピッチを達成できる。
本発明は、多層キャリア箔および当該多層キャリア箔の製造方法、前記多層キャリア箔を含むコア構造および当該コア構造の製造方法、プリント回路基板（ＰＣＢとも称す）の製造方法およびその方法で製造される回路基板、ならびに前記ＰＣＢを含む電子装置を提供する。
本発明の多層キャリア箔は、典型的に、剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュール（ｎｏｄｕｌｅ）を有する銅キャリア層（ａ）と、前記銅キャリア層（ａ）の剥離面へ施されたクロム剥離層（ｂ）と、前記クロム剥離層（ｂ）へ施された中間銅層（ｃ）と、前記中間銅層（ｃ）へ施された移動防止層（ａｎｔｉ−ｍｉｇｒａｔｉｏｎ ｌａｙｅｒ）（ｄ）と、前記移動防止層（ｄ）へ施された超薄銅層（ｅ）とを含む。
前記の多層キャリア箔は、コア構造の製造に使用することができる。前記コア構造は、２枚の前記多層キャリア箔の間に挟まれた内側基板層を含む。前記多層キャリア箔の積層面（必要に応じてノジュールを有する）は、前記コア構造のいずれか一つの側に貼り付く。
本発明のＰＣＢの製造は、典型的に、上記のように、コア構造の製造に関し、さらに前記コア構造を処理する。例えば、ＰＣＢの製造は、下記の工程（ｉ）〜（ｘｉ）を有してもよい：
ｉ．剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有す銅キャリア層（ａ）と、前記銅キャリア層（ａ）の剥離面へ施されたクロム剥離層（ｂ）と、前記クロム剥離層（ｂ）へ施された中間銅層（ｃ）と、前記中間銅層（ｃ）へ施された移動防止層（ｄ）と、前記移動防止層（ｄ）へ施された超薄銅層（ｅ）とを含む多層キャリア箔を提供する工程、
ｉｉ．２枚の前記多層キャリア箔の間に挟まれた内側基板層（この内側基板層の両側は、前記銅キャリア箔の積層面に貼り付いている）を含むコア構造を形成する工程、
ｉｉｉ．前記超薄銅層の暴露表面をパターニングする工程、
ｉｖ．前記パターニングされた超薄銅層に外側基板層を施す工程、
ｖ．従来の銅キャリア層（Ａ）と、前記従来の銅キャリア層（Ａ）へ施された従来のクロム剥離層または有機剥離層（Ｂ）と、前記従来のクロム剥離層または有機剥離層（Ｂ）へ施された従来の超薄銅層（Ｃ）とを含む従来のキャリア箔を提供し、前記従来のキャリア箔の前記従来の超薄銅層を、前記工程（ｉｖ）におけるパターニングされた超薄銅層の前記外側基板層へ施す工程、
ｖｉ．前記従来の超薄銅層から、前記従来の銅キャリア層および前記従来の銅クロム剥離層または有機剥離層を除去する工程、
ｖｉｉ．前記従来の超薄銅層および前記外側基板層を通る開口を形成する工程、
ｖｉｉｉ．前記開口に導電材料（例えば、銅）を充填し、パターンを形成する工程、
ｉｘ．前記クロム剥離層から、前記パターニングされた超薄銅層（このパターニングされた超薄銅層は、前記外側基板および前記移動防止層に貼り付いている。前記移動防止層は、前記中間銅層に貼り付いている。）を分離する工程、
ｘ．前記中間銅層、前記移動防止層および前記超薄銅層を除去し、残留のパターニングされた外側基板層を形成する工程、および
ｘｉ．前記残留のパターニングされた外側基板層を電子装置に結合する工程。
さらに、本発明は、前記方法により製造されるＰＣＢ、および前記ＰＣＢを含む電子装置に関する。
本発明の多層キャリア箔は、デザインおよび実用において独特である。例えば、高品質なＰＣＢの新規かつ独創的な製造プロセスにおいて特に有用である。前記の多層キャリア箔は、コア構造の製造に使用することができ、その後のＰＣＢの製造に使用することができる。
従来の多層キャリア箔の概略図である。 本発明の多層キャリア箔の概略図である。 ２枚の本発明の多層キャリア箔の間に挟まれた内側基板層を含むコア構造の概略図である。 図３のコア構造に基づいて、その超薄銅層の外面にフォトレジスト層を付加することにより、パターンを形成することを示す概略図である。 図４の構造に基づいて、前記フォトレジスト層の周りの前記超薄銅層の外面に、導電材料でパターニングすることを示す概略図である。 図５の構造に基づいて、前記フォトレジスト層を除去することにより、導電材料のパターンを暴露させることを示す概略図である。 図６のパターニングされた構造に基づいて、前記パターニングされた導電材料に、外側基板材料を付加することを示す概略図である。 図７の構造を、２枚の図１の従来の多層キャリア箔の前記超薄銅層の間に挟んで置くことを示す概略図である。 図８の前記従来の銅キャリア層および前記従来のクロム剥離層または有機剥離層を除去し、前記従来の超薄銅層および前記外側基板層を通して導電材料に至る開口を形成することを示す構造概略図である。 付加的な導電材料で図９の開口のパターンを充填することを示す構造概略図である。必要に応じて超薄銅層を増厚するように付加的な導電材料（銅）を含む。 図１０の構造に基づいて、前記超薄銅層の外面にフォトレジスト層を付加することを示す構造概略図である。前記超薄銅層は、必要に応じて増厚した。 図１１の前記超薄銅層（必要に応じて増厚したもの）において、フォトレジスト層で保護されていない領域を除去したことを示す構造概略図である。 図１２の前記フォトレジスト層を除去したことを示す構造概略図である。 前記パターニングされた外側基板層、前記超薄銅層、前記移動防止層および前記中間銅層と前記クロム剥離層との分離を示す概略図である。 前記中間銅層、前記移動防止層および前記超薄銅層を除去した後のパターニングされた外側基板層を示す概略図である。 図１５の前記パターニングされた外側基板層を電子装置に結合することを示す概略図である。
以下、本発明その実施形態に即して説明するが、以下の各態様は、図面に示される配置列または手段に限定されない。例えば、後記の図面および実施形態は、プリント回路基板の製造において、両面プロセスで内側基板を加工するが、必ず内側基板の両側に加工する必要はなく、すなわち、片側に加工してもよい。
本発明は、多層キャリア箔に関し、特に、プリント回路基板（ＰＣＢ）の製造に用いられる多層キャリア箔に関する。典型的に、前記多層キャリア箔は、剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有する銅キャリア層（ａ）と、前記銅キャリア層の剥離面へ施されたクロム剥離層（ｂ）と、前記クロム剥離層へ施された中間銅層（ｃ）と、前記中間銅層へ施された移動防止層（ｄ）と、前記移動防止層へ施された超薄銅層（ｅ）とを含む。メッキ条件は、特に制限されておらず、生産ラインの特徴を考えた上で設置する。
前記銅キャリア層（ａ）は、典型的に、１０μｍ〜５０μｍの厚さを有する電解銅箔である。前記銅キャリア層の厚さは、１０μｍ〜４５μｍ、１０μｍ〜４０μｍ、１０μｍ〜３５μｍ、１０μｍ〜３０μｍ、１０μｍ〜２５μｍ、または１０μｍ〜２０μｍであってもよい。同様に、前記銅キャリア層の厚さは、１２μｍ〜５０μｍ、１２μｍ〜４５μｍ、１２μｍ〜４０μｍ、１２μｍ〜３５μｍ、１２μｍ〜３０μｍ、１２μｍ〜２５μｍ、または１２μｍ〜２０μｍであってもよい。さらに、前記銅キャリア層の厚さは、１４μｍ〜５０μｍ、１４μｍ〜４５μｍ、１４μｍ〜４０μｍ、１４μｍ〜３５μｍ、１４μｍ〜３０μｍ、１４μｍ〜２５μｍ、または１４μｍ〜２０μｍであってもよい。またさらに、銅キャリア層の厚さは、１５μｍ〜３０μｍ、１５μｍ〜２５μｍ、または１５μｍ〜２０μｍであってもよい。通常、電解銅箔は、ドラム面と沈着面とを含む。前記ドラム面および沈着面は、いずれも前記剥離面として使用することができる。一方の面を剥離面として使用する場合、他方の面を積層面として使用する。
前記クロム剥離層（ｂ）は、典型的に、１０μｇ／ｄｍ２〜４０μｇ／ｄｍ２のクロム含有量を有する。いくつかの実施態様において、前記クロム含有量は、１０μｇ／ｄｍ２〜３５μｇ／ｄｍ２、１０μｇ／ｄｍ２〜３０μｇ／ｄｍ２、１０μｇ／ｄｍ２〜２５μｇ／ｄｍ２、または１０μｇ／ｄｍ２〜２０μｇ／ｄｍ２であってもよい。同様に、前記クロム含有量は、１５μｇ／ｄｍ２〜４０μｇ／ｄｍ２、１５μｇ／ｄｍ２〜３５μｇ／ｄｍ２、１５μｇ／ｄｍ２〜３０μｇ／ｄｍ２、１５μｇ／ｄｍ２〜２５μｇ／ｄｍ２、または１５μｇ／ｄｍ２〜２０μｇ／ｄｍ２であってもよい。またさらに、前記クロム含有量は、２０μｇ／ｄｍ２〜４０μｇ／ｄｍ２、２０μｇ／ｄｍ２〜３５μｇ／ｄｍ２、２０μｇ／ｄｍ２〜３０μｇ／ｄｍ２であってもよい。
前記中間銅層（ｃ）の厚さは、典型的に、約０．５μｍ〜約５μｍである。この中間銅層は、キャリア箔の剥離過程におけるピンホール生成の防止に寄与する。通常、前記中間銅層は、平滑な表面（Ｒｚ≦２μｍ）を有する。
前記移動防止層（ｄ）の厚さは、典型的に、約０．５μｍ〜約３μｍである。前記移動防止層は、通常、ニッケル層であるか、またはニッケルを含む。また、前記移動防止層は、コバルト、モリブデンおよび／またはタングステンを含んでもよく、あるいは、コバルト、モリブデンおよび／またはタングステンのみで構成されてもよい。
前記超薄銅層（ｅ）の厚さは、典型的に、約１μｍ〜約８μｍであるが、その厚さは、１μｍ〜７μｍ、１μｍ〜６μｍ、１μｍ〜５μｍ、または１μｍ〜４μｍであってもよい。また、その厚さは、２μｍ〜８μｍ、２μｍ〜６μｍ、２μｍ〜５μｍ、２μｍ〜４μｍ、または約３μｍであってもよい。
防錆層は、通常、前記超薄銅層の暴露表面へ施される。また、同一または異なる防錆層は、前記銅キャリア層の前記積層面の暴露表面へ施することができる。典型的な防錆層は、クロムで構成するか、またはクロムを含む。クロム層のクロム含有量は、典型的に、約１０μｇ／ｄｍ２〜約５０μｇ／ｄｍ２である。前記クロム含有量は、約１０μｇ／ｄｍ２〜約４０μｇ／ｄｍ２、約１０μｇ／ｄｍ２〜約３０μｇ／ｄｍ２、約１０μｇ／ｄｍ２〜約２５μｇ／ｄｍ２、約２０μｇ／ｄｍ２〜５０μｇ／ｄｍ２、約２０μｇ／ｄｍ２〜約４０μｇ／ｄｍ２、約２０μｇ／ｄｍ２〜約３０μｇ／ｄｍ２、約３０μｇ／ｄｍ２〜約５０μｇ／ｄｍ２、または約４０μｇ／ｄｍ２〜約５０μｇ／ｄｍ２であってもよい。
他の実施態様において、有機防錆層が施されてもよい。有機防錆層は、トリアゾール、チアゾールおよびイミダゾールならびにそれらの誘導体からなる群から選ばれる少なくとも一つものを含んでもよい。それらは、銅との結合能力を有するものから選ばれる。前記トリアゾールおよびその誘導体は、オルトトリアゾール（すなわち、１，２，３−トリアゾール）およびその異性体またはそれらの誘導体を含む。オルトトリアゾール誘導体は、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、塩素置換ベンゾトリアゾール、アミノトリアゾールおよびそれらの異性体、またはそれらのアルカリ金属塩やアミン塩などの誘導体を含む。アミノトリアゾールの異性体としては、３−アミノ−１，２，４−トリアゾール、２−アミノ−１，３，４−トリアゾール、４−アミノ−１，２，４−トリアゾールまたは１−アミノ−１，３，４−トリアゾールを使用してもよい。アミノトリアゾールの誘導体の実例は、ナトリウム塩またはアミン塩を含み、例えば、モノエタノールアミン塩、シクロヘキシルアミン塩、ジイソプロピルアミン塩、モルホリン塩、およびそれらの類似物などを含む。
チアゾールおよびその誘導体の実例は、チアゾール、２−メルカプトベンゾチアゾール、ジベンゾチアジルジスルフィド、２−メルカプトベンゾチアゾールのシクロヘキシルアミン塩、２−メルカプトベンゾチアゾールのジシクロヘキシルアミン塩、およびそれらの類似物などを含む。イミダゾールおよびその誘導体の実例は、イミダゾール、２−メチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、１−ベンジル−２−メチルイミダゾール、およびそれらの類似物などを含む。
さらに、本発明は、前記多層銅箔を含むコア構造に関する。前記コア構造は、典型的に、２枚の前記多層キャリア箔の間に挟まれた内側基板層を含む。例えば、前記多層キャリア箔の前記積層面は、内側基板の両側に貼り付くことができる。内側基板に用いられる材料の種類は多く、例えば、前記内側基板層は、フェノール樹脂、エポキシ樹脂、ビスマレイミドトリアジン、ポリイミド、液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンエーテル、ポリテトラフルオロエチレン、シアネートル、またはそれらの混合物を含んでもよい。コア構造は、ＰＣＢの製造において特に有用である。
内側基板層に用いられる他の好適な材料は、例えば、強化されたまたは強化されていないポリマーを含む。好適なポリマーとしては、エポキシ樹脂または変性エポキシ樹脂、例えば、２官能または多官能のビスフェノールＡまたはビスフェノールＦ樹脂、エポキシノボラック樹脂、臭素化エポキシ樹脂、アラミド強化またはガラス繊維強化または紙強化エポキシ樹脂（例えば、ＦＲ４）、ガラス繊維強化プラスチック材料、液晶ポリマー（ＬＣＰ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリオキシメチレン（ＰＯＭ）、ポリアリールエーテルケトン（ＰＡＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアミド（ＰＡ）、ポリカーボネート（ＰＣ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリイミド樹脂、シアネートエステル、ビスマレイミド−トリアジン樹脂、ナイロン、ビニルエステル樹脂、ポリエステル、ポリエステル樹脂、ポリアミド、ポリアニリン、フェノール樹脂、ポリピロール、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート、ポリエチレンジオキシチオフェン、フェノール樹脂で塗布されたアラミド紙、ポリテトラフルオロエチレン（ＰＴＦＥ）、メラミン樹脂、シリコーン樹脂、フッ素樹脂、アリル化ポリフェニレンエーテル（ＡＰＰＥ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンオキシド（ＰＰＯ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリスルホン（ＰＳＵ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリールアミド（ＰＡＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリスチレン（ＰＳ）、アクリロニトリル−ブタジエン−スチレン（ＡＢＳ）、アクリロニトリル−スチレンアクリレート（ＡＳＡ）、スチレンアクリロニトリル（ＳＡＮ）、および２種以上の前記ポリマーの混合物（ブレンド）を含むが、これらに限らず、様々な形式で存在してもよい。
本発明は、前記多層キャリア箔および前記コア構造の製造方法に関する。例えば、前記多層キャリア箔は、剥離面および積層面を有する上記銅キャリア層であって、前記積層面に必要に応じてノジュールを有する銅キャリア層（ａ）を形成する工程、前記銅キャリア層に上記クロム剥離層（ｂ）を形成する工程、前記クロム剥離層に上記中間銅層（ｃ）を形成する工程、前記中間銅層に上記移動防止層（ｄ）を形成する工程、および前記移動防止層に超薄銅層（ｅ）を形成する工程により、製造されてもよい。
さらに、ＰＣＢの製造方法およびその方法で形成されるＰＣＢを説明する。例えば、典型的なＰＣＢの製造方法は下記の工程（ｉ）〜（ｘｉ）を有する：
ｉ．上記の多層キャリア箔を提供する工程、
ｉｉ．２枚の前記多層キャリア箔の間に挟まれた内側基板層（この内側基板層の両側は、いずれも1枚ずつの銅キャリア箔の積層面に貼り付いている）を含むコア構造を形成する工程、
ｉｉｉ．前記超薄銅層の暴露表面をパターニングする工程、
ｉｖ．前記パターニングされた超薄銅層に外側基板層を施す工程、
ｖ．従来の銅キャリア層（Ａ）と、前記従来の銅キャリア層へ施された従来のクロム剥離層（Ｂ）と、前記従来のクロム剥離層へ施された従来の超薄銅層（Ｃ）とを含む従来のキャリア箔を提供し、前記従来のキャリア箔の前記従来の超薄銅層を、前記工程（ｉｖ）における前記パターニングされた超薄銅層の前記外側基板層へ施す工程、
ｖｉ．前記従来の超薄銅層から、前記従来の銅キャリア層および前記従来の銅クロム剥離層を除去する工程、
ｖｉｉ．前記従来の超薄銅層および前記外側基板層を通る開口を形成する工程、
ｖｉｉｉ．前記開口に導電材料（例えば、銅）を充填し、必要に応じて、前記従来の超薄銅層の暴露表面および／またはこの工程（ｖｉｉｉ）における充填された開口の暴露表面をパターニングする工程、
ｉｘ．前記クロム剥離層から、前記パターニングされた超薄銅層（このパターニングされた超薄銅層は、前記外側基板および前記移動防止層に貼り付いている。前記移動防止層は、前記中間銅層に貼り付いている。）を分離する工程、
ｘ．前記中間銅層、前記移動防止層および前記超薄銅層を除去し、残留のパターニングされた外側基板層を形成する工程、および
ｘｉ．前記残留のパターニングされた外側基板層を電子装置に結合する工程。
前記超薄銅層の暴露表面、あるいは前記従来の超薄銅層の暴露表面および／または前記工程（ｖｉｉｉ）における充填された開口の暴露表面をパターニングすることは、その発明の属する技術の分野における任意の公知方法により行うことができる。例えば、パターニングは、パターニング材料（例えば、パターニングされたフォトレジスト層）を前記暴露表面に施すこと、導電材料をメッキまたはエッチングすることで前記暴露表面をパターニングすること、および、パターニングされたフォトレジスト層を除去することにより、達成できる。本発明の実施態様において、パターニングは、通常、メッキにより導電材料のパターンを形成する。
パターニング工程は、パターニング可能な感光性材料を使用してもよい。パターニング材料は、例えば、三層レジストなどの多層フォトレジストを含んでもよい。パターニング材料は、ハードマスク層をさらに含んでもよい。
前記フォトレジストは、例えば、スピンコーティング法により超薄銅層へ施すことができる。粘性を有する液状のフォトレジストを超薄銅層に分散させ、均一な厚さを有する層を製造する。スピンコーティングは、典型的に、１２００〜４８００ｒｐｍの回転速度で３０〜６０秒間行って、厚さが０．５〜２．５μｍである層を製造する。スピンコーティング工程により、通常、５〜１０ｎｍの均一性を有する均一な薄層を生成する。前記フォトレジストで塗布された超薄銅層は、典型的に、９０〜１００℃で３０〜６０秒間プリベークすることにより、過剰なフォトレジスト溶媒を除去することができる。
プリベークの後、前記フォトレジストが強烈な光線のパターンに暴露されることが可能となる。光線への暴露は、化学変化を引き起こすため、撮影現像剤と類似し、かつ、「現像剤」と呼ばれる特定な溶媒により、一部のフォトレジストを除去することが許される。最も見られるタイプは、正型フォトレジストであり、それが暴露される場合は、現像剤で溶解できることになる。負型フォトレジストは、暴露されていない領域が現像剤で溶解できる。一部のフォトレジストが除去された後、例えば、銅の導電材料をフォトレジスト塗布層の開口にメッキまたは充填して、超薄銅層の表面に導電性パターンを形成することができる。
前記超薄銅層の表面に導電性パターンを形成した後、不必要な残留のフォトレジスト層を除去することができる。これは、レジストストリッパー（ｒｅｓｉｓｔ ｓｔｒｉｐｐｅｒ）により達成できる。前記レジストストリッパーは、化学的にレジストを超薄銅層の表面に粘着しないように変化させる。あるいは、酸素を含むプラズマでフォトレジストを酸化することにより、フォトレジストを除去することができる。この工程は、灰化と呼ばれ、ドライエッチングと類似する。フォトレジストに用いられる１−メチル−２−ピロリドン（ＮＭＰ）溶媒の使用は、もう一つのパターンの除去方法である。前記レジストが溶解された場合、加熱により前記溶媒を除去することができる。
全ての残留のフォトレジストが除去され、導電材料パターンが超薄銅層の表面に存在するとき、前記工程（ｉｖ）における外側基板層を施すことができる。前文で説明した内側基板層と同様に、外側基板層に用いられる材料の種類は多様である。例えば、前記外側基板層は、フェノール樹脂、エポキシ樹脂、ビスマレイミドトリアジン、ポリイミド、液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンエーテル、ポリテトラフルオロエチレン、シアネートエステル、またはそれらの混合物を含んでもよい。
前記外側基板層に用いられる他の好適な材料は、例えば、強化されたまたは強化されていないポリマーを含む。好適なポリマーとしては、エポキシ樹脂または変性されたエポキシ樹脂、例えば、２官能または多官能のビスフェノールＡまたはビスフェノールＦ樹脂、エポキシノボラック樹脂、臭素化エポキシ樹脂、アラミド強化またはガラス繊維強化または紙強化エポキシ樹脂（例えば、ＦＲ４）、ガラス繊維強化プラスチック材料、液晶ポリマー（ＬＣＰ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリオキシメチレン（ＰＯＭ）、ポリアリールエーテルケトン（ＰＡＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアミド（ＰＡ）、ポリカーボネート（ＰＣ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリイミド樹脂、シアネートエステル、ビスマレイミド−トリアジン樹脂、ナイロン、ビニルエステル樹脂、ポリエステル、ポリエステル樹脂、ポリアミド、ポリアニリン、フェノール樹脂、ポリピロール、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート、ポリエチレンジオキシチオフェン、フェノール樹脂で塗布されたアラミド紙、ポリテトラフルオロエチレン（ＰＴＦＥ）、メラミン樹脂、シリコーン樹脂、フッ素樹脂、アリル化ポリフェニレンエーテル（ＡＰＰＥ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンオキシド（ＰＰＯ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリスルホン（ＰＳＵ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリールアミド（ＰＡＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリスチレン（ＰＳ）、アクリロニトリル−ブタジエン−スチレン（ＡＢＳ）、アクリロニトリル−スチレンアクリレート（ＡＳＡ）、スチレンアクリロニトリル（ＳＡＮ）、および２種以上の前記ポリマーの混合物（ブレンド）を含むが、これらに限らず、様々な形式で存在してもよい。
前記外側基板を施した後、前記外側基板に従来のキャリア箔を施す。従来のキャリア箔は、典型的に、従来の銅キャリア層（Ａ）と、前記従来の銅キャリア層へ施された従来のクロム剥離層または有機剥離層（Ｂ）と、前記従来のクロム剥離層または有機剥離層へ施された従来の超薄銅層（Ｃ）とを含む。特に、従来のキャリア箔の従来の超薄銅層は、前記外側基板層へ施される。
前記従来のキャリア箔が外側基板層へ施されたら、前記従来の銅キャリア層（Ａ）および前記従来のクロム剥離層（Ｂ）を除去して、前記従来の超薄銅層を前記外側基板層に残る。このように、前記従来の超薄銅層および前記外側基板層を通して開口を形成することができる。典型的に、前記開口は、前記超薄銅層の表面にある前記導電性パターンまでに延伸する。これらの開口またはホールは、いくつかの方法で形成することができ、例えば、レーザーにより前記開口を形成することができる。
本発明は、上記の方法で形成されるＰＣＢに関し、さらに、当該ＰＣＢを有する電子装置に関する。例示的な実例としては、前記電子装置は、携帯電話、ＡＣ／ＤＣアダプタ、ＡＣ電源、コンピューター、マルチメディア再生装置またはＭＰ３プレーヤー、ゲームコンソール、工業コントロール、ＵＳＢ、ＨＵＢ、自動車、電気車（電気自動車を含む）、タブレット、ノートパソコンおよびスリムノートパソコン、携帯型情報端末（ＰＤＡ）および医療機器、ならびに他の携帯型電子装置を含むが、これらに限定されない。
図１は、従来の多層キャリア箔（１１）の概略図である。前記従来の多層キャリア箔（１１）は、従来の銅キャリア層（２１）と、前記従来の銅キャリア層（２１）へ施された従来のクロム剥離層または有機剥離層（２２）と、前記従来のクロム剥離層または有機剥離層（２２）へ施された従来の超薄銅層（２５）とを含む。前記従来の銅キャリア層（２１）は、典型的に、厚さが１０μｍ〜５０μｍであり、前記従来の超薄銅層は、典型的に、厚さが約０．５μｍ〜５μｍである。ただし、それらの厚さは、上記のように変更することができる。
図２は、本発明の多層キャリア箔（１２）の概略図である。本発明の多層キャリア箔（１２）は、剥離面（１６）および積層面（１７）を有する銅キャリア層であって、前記積層面（１７）に必要に応じてノジュール（６）を有する銅キャリア層（１）と、前記銅キャリア層（１）へ施されたクロム剥離層（２）と、前記クロム剥離層（２）へ施された中間銅層（３）と、前記中間銅層（３）へ施された移動防止層（４）と、前記移動防止層（４）へ施された超薄銅層（５）とを含む。
図３は、２枚の本発明の多層キャリア箔（１２）の間に挟まれた内側基板層（７）を含むコア構造（１０）の概略図である。前記必要に応じたノジュール（６）は、前記銅キャリア層（１）の前記積層面（１７）と前記内側基板層（７）との界面に存在する。言い換えれば、本発明の多層キャリア箔（１２）の前記銅キャリア層（１）の前記積層面（１７）は、前記内側基板層（７）の両面へ施された。必要に応じたノジュール（６）は、前記銅キャリア層（１）の前記積層面（１７）に含まれることにより、前記内側基板（７）および前記銅キャリア層（１）との粘着性を向上させることができる。同様に、本発明の前記クロム剥離層（２）と前記中間銅層（３）と前記移動防止層（４）と前記超薄銅層（５）とを含む多層キャリア箔（１２）の各種類の組成を示す。
図４は、図３の前記コア構造（１０）に基づいて、前記超薄銅層（５）の外面にフォトレジスト層（８）を付加することにより、パターンを形成することを示す概略図である。前記フォトレジスト層（８）は、パターンに応用するこができ、あるいは、前記超薄銅層（５）を完全に覆った後に加工して一部の前記フォトレジスト層を除去することにより（例えば、エッチングなどにより）パターンを形成するように使用することができる。
図５は、図４の構造に基づいて、前記フォトレジスト層（８）の周りの前記超薄銅層（５）の暴露表面に、導電材料（９）でパターニングすることを示す概略図である。導電材料（９）は、銅または他の導電材料（例えば、導電性金属）であってもよく、前記超薄銅層（５）の外面にパターニングされてもよい。
図６は、図５の構造に基づいて、前記フォトレジスト層（８）を除去することにより、前記超薄銅層（５）の前記導電材料（９）のパターンを暴露させることを示す概略図である。
図７は、図６のパターニングされた構造に基づいて、前記パターニングされた導電材料（９）および前記超薄銅層（５）の前記暴露表面に、外側基板層（１４）を付加することを示す概略図である。
図８は、図７の構造を、２枚の図１の従来の多層キャリア箔（１１）の間に挟んで置くことを示す概略図である。前記従来の多層キャリア箔（１１）の前記従来の超薄銅層（２５）は、前記外側基板層（１４）へ施された。
図９は、図８の前記従来の銅キャリア層（２１）および前記従来のクロム剥離層または有機剥離層（２２）を除去したことを示す構造概略図である。開口（１８）のパターンは、前記従来の超薄銅層（２５）および前記外側基板層（１４）を通して前記超薄銅層（５）の上にある導電材料（９）のパターンに至り、合併される。
図１０は、付加的な導電材料（１３）で図９の開口（１８）のパターンを充填することを示す構造概略図である。前記付加的な導電材料（１３）は、銅または他の導電材料（例えば、導電性金属）であってもよい。図１０における開口（１８）のパターンを充填するための前記付加的な導電材料（１３）は、図５における前記超薄銅層をパターニングするための前記導電材料（９）と、同じ材料であっても、異なる材料であってもよい。必要に応じて、付加的な導電材料（１３）は、例えば、メッキにより、前記従来の超薄銅層（図１１をご参照）を増厚することに使用できる。
図１１は、図１０に似ている。ただし、前記付加的な導電材料（１３）が集積され前記従来の超薄銅層（２５）が厚くなり、また、増厚した従来の超薄銅層（２５）の前記外面にフォトレジスト層（８）を付加した。前記フォトレジスト層（８）は、パターンとして施すことができ、あるいは、前記超薄銅層（５）を完全に覆うようにフォトレジスト層（８）を施し、加工を行って一部の前記フォトレジスト層を除去することにより（例えば、エッチングなどにより）パターンを形成することができる。
図１２は、図１１に似ている。ただし、前記増厚した従来の超薄銅層の領域において、前記フォトレジスト層（８）で保護されていない領域は、除去された。フォトレジスト層（８）で保護されていない前記増厚した従来の超薄銅層は、例えば、エッチングにより除去することができる。
図１３は、図１２に似ている。ただし、前記フォトレジスト層（８）が除去され、前記付加的な導電材料（１３）が暴露された。
図１４は、前記パターニングされた外側基板層（１４）、前記超薄銅層（５）、前記移動防止層（４）および前記中間銅層（３）と前記クロム剥離層（２）との分離を示す概略図である。
図１５は、前記中間銅層（３）、前記移動防止層（４）および前記超薄銅層（５）を、例えば、エッチングにより除去したパターニングされた外側基板層（１４）を示す概略図である。付加的な導電材料（１３）のパターンを示す。
図１６は、付加的な導電材料（１３）のパターンを有する図１５の前記パターニングされた外側基板層を電子装置（３０）に結合することを示す概略図である。
＜銅キャリア層の作製＞
銅線を５０重量％の硫酸水溶液に溶解させ、３２０ｇ／Ｌの硫酸銅五水和物（ＣｕＳＯ４・５Ｈ２Ｏ）と１００ｇ／Ｌの硫酸とを含む硫酸銅電解液を作製した。硫酸銅電解液１リットル当たり、５．５ｍｇの低分子量ゲル（Ｎｉｐｐｉ（株）製のＤＶ）、３ｍｇの３−メルカプトプロパンスルホン酸ナトリウム（Ｈｏｐａｘ（株）製のＭＰＳ）および２５ｍｇの塩酸（ＲＣＩ Ｌａｂｓｃａｎ（株）製）を添加し、液温５０℃および電流密度５０Ａ／ｄｍ２で、厚さが１８μｍである電解銅箔を作製した。
典型的な電解銅箔を製造するための装置は、金属陰極ドラム（ｍｅｔａｌ ｃａｔｈｏｄｅ ｄｒｕｍ）と不溶性金属陽極（ｉｎｓｏｌｕｂｌｅ ｍｅｔａｌ ａｎｏｄｅ）とを含有する。前記金属陰極ドラムは、回転可能であり、鏡面研磨面を有する。前記不溶性金属陽極は、前記金属陰極ドラムのほぼ下半部に配置され、前記金属陰極ドラムの周囲を囲む。前記装置により、前記陰極ドラムと前記陽極との間に銅電解液を流させ、電流を印加し、陰極ドラムに銅を電着させ、前記陰極ドラムから電解銅箔を分離することにより、連続的に銅箔を製造した。
前記の方法で製造される銅箔は、ドラム面（陰極ドラムに形成される前記銅箔の表面）、および前記ドラム面と反対側にある沈着面（銅電解液と接触する前記銅箔の表面）を有する。
ドラム面および沈着面は、いずれも積層面とすることができる。一方の面を積層面とすると、他方の面を剥離面とする。
＜ノジュールの付加＞
９５ｇ／Ｌの硫酸銅五水和物（ＣｕＳＯ４・５Ｈ２Ｏ）、１１５ｇ／Ｌの硫酸および３．５ｐｐｍの塩化イオンを含有する硫酸銅メッキ溶液を使用して、温度２５℃で５０Ａ／ｄｍ２の電流密度を用いて、前記銅キャリア層の積層面にノジュールを３秒間メッキした。
＜剥離層の作製＞
ノジュールを有する厚さ１８μｍ（上の層から）の電解銅箔を温度５０℃の５ｇ／Ｌのクロム酸塩溶液に浸漬し、前記銅箔の剥離面を電流密度５Ａ／ｄｍ２で２秒間メッキした。
＜中間銅層の作製＞
２２０ｇ／Ｌの硫酸銅五水和物（ＣｕＳＯ４・５Ｈ２Ｏ）、１１５ｇ／Ｌの硫酸および５ｐｐｍの塩化イオンを含有する硫酸銅メッキ溶液を使用して、温度２５℃で８Ａ／ｄｍ２の電流密度を用いて１０秒間メッキし、中間銅層を前記銅キャリア層の剥離面の剥離層に付加した。
＜移動防止層の作製＞
３００ｇ／Ｌの硫酸ニッケル七水和物（ＮｉＳＯ４・７Ｈ２Ｏ）および４０ｇ／Ｌのホウ酸（Ｈ３ＢＯ３）を含有するメッキ溶液を使用して、温度５０℃で１０Ａ／ｄｍ２の電流密度を用いて１０秒間メッキし、移動防止層を前記中間銅層に付加した。
＜超薄銅層の作製＞
銅線を５０重量％の硫酸水溶液に溶解させ、３２０ｇ／Ｌの硫酸銅五水和物（ＣｕＳＯ４・５Ｈ２Ｏ）と１１０ｇ／Ｌの硫酸とを含む硫酸銅電解液を作製した。硫酸銅電解液１リットル当たり、５．５ｍｇの低分子量ゲル（Ｎｉｐｐｉ（株）製のＤＶ）、３ｍｇの３−メルカプトプロパンスルホン酸ナトリウム（Ｈｏｐａｘ（株）製のＭＰＳ）および２５ｍｇの塩酸（ＲＣＩ Ｌａｂｓｃａｎ（株）製）を添加し、液温５０℃および電流密度２０Ａ／ｄｍ２で、厚さが３μｍである電解銅箔を前記移動防止層に付加した。メッキ時間は４５秒間であった。
＜防錆処理＞
前記銅キャリア層、前記剥離層、前記中間銅層、前記移動防止層および前記超薄銅層を有する多層銅箔を温度５０℃の２ｇ／Ｌのクロム酸塩溶液に浸漬し、前記超薄銅層側および前記銅キャリア層の積層面をいずれも電流密度１．５Ａ／ｄｍ２でメッキすることにより、防錆処理を提供した。メッキ時間は２秒間であった。
＜剥離試験＞
１２０℃で５秒間ホットプレスすることにより、前記多層銅箔（２０ｃｍ×２０ｃｍ）を２枚のポリエチレンテレフタレート（ＰＥＴ）フィルムの間に積層した。その後、試験サンプルを１．２７ｃｍ×１５ｃｍの寸法にカットし、１ｍｍ／秒の速度を用いて、９０°の角度で、前記銅キャリア層と前記中間銅層との間の剥離界面で、剥離試験を行った。
＜ピンホール試験＞
１２０℃で５秒間ホットプレスすることにより、前記多層銅箔（１０ｃｍ×１０ｃｍ）を２枚のポリエチレンテレフタレート（ＰＥＴ）フィルムの間に積層した。その後、前記銅キャリア層を除去し、前記中間銅層、前記移動防止層および前記超薄銅層を一緒に残し、ランプ光線の下で放置し、ピンホールを評価した。試験サンプルを１から５までのランクで評価し、そのうち、数字１とは、多くのピンホールがあることを意味し、５とは、ピンホールが極めて少ない、あるいはピンホールがないことを意味する。
＜エッチング試験＞
前記積層面（キャリア側）（キャリアの沈着面を意味する）をホットプレスすることにとり、前記多層銅箔（１０ｃｍ×１０ｃｍ）をＦＲ４プリプレグに積層した。前記超薄銅層をポリエチレンテレフタレート（ＰＥＴ）フィルム（保護フィルム）に積層した。試料を３０℃のＦｅＣｌ３＋ＨＣｌ溶液に１分間浸漬した。顕微鏡を用いて横断面領域を評価することにより、前記移動防止層の、前記超薄銅層を損傷から保護する耐性は足りるか否かを確認した。
１２個の実施例および５個の比較例のメッキ条件およびデータを下記の表１−１〜１−４に示す。
剥離層のクロム含有量は、下記の方法で確認した。まず、前記クロム剥離層（２）を剥離することにより、銅キャリア層（１）と前記中間銅層（３）、移動防止層（４）および超薄銅層（５）とを分離した。次に、１００ｍｍ×１００ｍｍの前記銅キャリア層（１）のサンプルを、２５ｍｌの１８％ｖ／ｖのＨＣｌ溶液に１０分間浸漬するとともに、その積層面をＰＥＴテープで密封した。他方の剥離部分は同様な工程で、１００ｍｍ×１００ｍｍの前記中間銅層（３）、移動防止層（４）および超薄銅層（５）を有する複合体サンプルを、２５ｍｌの１８％ｖ／ｖのＨＣｌ溶液に１０分間浸漬するとともに、その超薄銅層側をＰＥＴテープで密封した。前記二つの試験から得られた溶液を水で５０ｍｌまで補足し、ＩＣＰ−ＡＥＳ（誘導結合プラズマ原子発光分析、Ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ａｔｏｍｉｃ ｅｍｉｓｓｉｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）により分析した。前記クロム含有量は、前記の二つの試験の合計で測定された。
前記中間銅層、前記移動防止層、および前記超薄銅層の厚さは、まず、ＦＩＢ（集束イオンビーム、Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いて、前記多層キャリア箔の横断面を研磨し、次に、ＳＥＭ（走査型電子顕微鏡、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて、２０，０００倍の拡大倍率で前記中間銅層、前記移動防止層および前記超薄銅層の厚さを測量した。
比較例１は、前記剥離層のクロム含有量が少なさすぎると、前記中間銅層を適切に剥離することが極めて難しい或いは不可能であることを示す。
比較例２は、前記剥離層のクロム含有量が高すぎると、前記中間銅層は極めて容易にクロム剥離層から分離することを示す。
比較例３は、前記中間銅層がピンホールの防止において重要であることを示す。かなり厚い中間銅層は損傷を引き起こさないが、前記中間銅層は最終的に廃棄される（エッチングにより除去され、廃棄される）ので、無駄なコストが発生する。
比較例４は、前記移動防止層は、エッチング過程において前記超薄銅層を損傷から保護するので、必要であることを示す。
比較例５は、前記移動防止層が厚すぎると、エッチングが不十分となり、残留の移動防止材料（例えば、ニッケル）が残ることを示す。
上記の実施例は、例示的に本発明の原理と効果を述べたものに過ぎず、本発明を限定するものではない。当業者は、本発明の趣旨および範囲から逸脱しない限り、上記の実施例に各種の変更と修正を施すことができる。したがって、本発明の主張する権利範囲は、特許請求の範囲に記載される通りである。本発明の効果および実施目的を損なわない限り、いずれも本発明の範囲に入る。
前記の用語「一つの」および「前記」は、複数および単数を含むと理解されるべきである。
前記の用語「少なくとも一つ」とは、一つまたはそれ以上を意味し、個別の成分およびその混合物・組み合わせを含むことを意味する。
用語「約」が数値を示す場合は、特に、四捨五入できる測定値を示す。例えば、「約１．５」とは、１．４５〜１．５４を示す。本発明において用語「約」が特定の数値に付いてるか否か（あるいは存在していない）にかかわらず、本発明に記載されている全ての数値は、用語「約」で修飾されてもよく、修飾されていなくてもよい。
本発明の各層に関する用語「…に直接に」または「…へ直接に」は、一つの層と他の層と物理的に接触することを説明できる。例えば、剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有する銅キャリア層（ａ）と、前記銅キャリア層（ａ）「へ直接に」施されたクロム剥離層（ｂ）と、前記クロム剥離層（ｂ）「へ直接に」施された中間銅層（ｃ）と、前記中間銅層（ｃ）「へ直接に」施された移動防止層（ｄ）と、前記移動防止層（ｄ）「へ直接に」施された超薄銅層（ｅ）とを含む多層キャリア箔の説明に用いられる。この例示において、各層は、その隣接の層と物理的に接触し、中間層は存在しない。
本発明に記載されている全ての数値および範囲は、包含的であり、かつ、組み合わせることが可能である。例えば、本発明に記載されている範囲内にあるいずれかの数値またはポイントは、部分範囲（ｓｕｂ−ｒａｎｇｅ）などを派生するための最小値または最大値として機能することができる。
１ 銅キャリア層
２ クロム剥離層
３ 中間銅層
４ 移動防止層
５ 超薄銅層
６ ノジュール
７ 内側基板層
８ フォトレジスト層
９ 導電材料
１０ コア構造
１１ 従来の多層キャリア箔
１２ 本発明の多層キャリア箔
１３ 付加的な導電材料
１４ 外側基板層
１６ 剥離面
１７ 積層面
１８ 開口
２１ 従来の銅キャリア層
２２ 従来のクロム剥離層または有機剥離層
２５ 従来の超薄銅層
３０ 電子装置

Claims (20)

  1. 剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有する銅キャリア層（ａ）と、
    前記銅キャリア層（ａ）の剥離面へ施されたクロム剥離層（ｂ）と、
    前記クロム剥離層（ｂ）へ施された中間銅層（ｃ）と、
    前記中間銅層（ｃ）へ施された移動防止層（ｄ）と、
    前記移動防止層（ｄ）へ施された超薄銅層（ｅ）と、
    を含む多層キャリア箔。
  2. 前記クロム剥離層（ｂ）のクロム含有量が１０μｇ／ｄｍ２〜４０μｇ／ｄｍ２である、請求項１に記載の多層キャリア箔。
  3. 前記中間銅層（ｃ）の厚さが０．５μｍ〜５μｍである、請求項１に記載の多層キャリア箔。
  4. 前記移動防止層（ｄ）の厚さが０．５μｍ〜３μｍである、請求項１に記載の多層キャリア箔。
  5. 前記移動防止層（ｄ）がニッケル層である、請求項１に記載の多層キャリア箔。
  6. 前記超薄銅層（ｅ）の厚さが１μｍ〜８μｍである、請求項１に記載の多層キャリア箔。
  7. 前記超薄銅層（ｅ）の厚さが１μｍ〜５μｍである、請求項１に記載の多層キャリア箔。
  8. 前記銅キャリア層（ａ）の厚さが１０μｍ〜５０μｍである、請求項１に記載の多層キャリア箔。
  9. 前記超薄銅層の暴露表面および／または前記銅キャリア層の積層面の暴露表面に、防錆層をさらに含む、請求項１に記載の多層キャリア箔。
  10. 前記防錆層がクロムを含む、請求項９に記載の多層キャリア箔。
  11. ２枚の請求項１に記載の多層キャリア箔の間に挟まれた内側基板層を含むコア構造であって、
    前記内側基板層の両側が２枚の銅キャリア箔の積層面に貼り付く、コア構造。
  12. 前記内側基板層が、フェノール樹脂、エポキシ樹脂、ビスマレイミドトリアジン、ポリイミド、液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンエーテル、ポリテトラフルオロエチレン、シアネートエステル、またはそれらの混合物を含む、請求項１１に記載のコア構造。
  13. 剥離面および積層面を有する銅キャリア層であって、前記銅キャリア層の積層面に必要に応じてノジュールを有する銅キャリア層（ａ）を形成する工程と、
    前記銅キャリア層（ａ）の剥離面にクロム剥離層（ｂ）を形成する工程と、
    前記クロム剥離層（ｂ）に中間銅層（ｃ）を形成する工程と、
    前記中間銅層（ｃ）に移動防止層（ｄ）を形成する工程と、
    前記移動防止層（ｄ）に超薄銅層（ｅ）を形成する工程と、
    を含む請求項１に記載の多層キャリア箔の製造方法。
  14. ｉ．請求項１に記載の多層キャリア箔を提供する工程、
    ｉｉ．２枚の前記多層キャリア箔の間に挟まれた内側基板層（この内側基板層の両側は、２枚の前記銅キャリア箔の積層面に貼り付いている）を含むコア構造を形成する工程、
    ｉｉｉ．前記超薄銅層の暴露表面をパターニングする工程、
    ｉｖ．前記パターニングされた超薄銅層に外側基板層を施す工程、
    ｖ．従来の銅キャリア層（Ａ）と、前記従来の銅キャリア層（Ａ）へ施された従来のクロム剥離層または有機剥離層（Ｂ）と、前記従来のクロム剥離層または有機剥離層（Ｂ）へ施された従来の超薄銅層（Ｃ）とを含む従来のキャリア箔を提供し、前記従来のキャリア箔の前記従来の超薄銅層を、前記工程（ｉｖ）における前記外側基板層へ施す工程、
    ｖｉ．前記従来の超薄銅層から、前記従来の銅キャリア層および前記従来の銅クロム剥離層または有機剥離層を除去する工程、
    ｖｉｉ．前記従来の超薄銅層および前記外側基板層を通る開口を形成する工程、
    ｖｉｉｉ．前記開口に導電材料を充填し、必要に応じて、前記従来の超薄銅層の暴露表面および／またはこの工程（ｖｉｉｉ）における充填された開口の暴露表面をパターニングする工程、
    ｉｘ．前記クロム剥離層から、前記パターニングされた超薄銅層（このパターニングされた超薄銅層は、前記外側基板および前記移動防止層に貼り付いている。前記移動防止層は、前記中間銅層に貼り付いている。）を分離する工程、
    ｘ．前記中間銅層、前記移動防止層および前記超薄銅層を除去し、残留のパターニングされた外側基板層を形成する工程、および
    ｘｉ．前記残留のパターニングされた外側基板層を電子装置に結合する工程、
    を含むプリント回路基板の製造方法。
  15. 前記工程（ｉｉｉ）における前記超薄銅層の暴露表面、あるいは前記工程（ｖｉｉｉ）における前記従来の超薄銅層の暴露表面および／または前記工程（ｖｉｉｉ）における前記充填された開口の暴露表面をパターニングすることは、
    パターニングされたフォトレジスト層を前記暴露表面に施すこと、
    導電材料をメッキまたはエッチングすることにより前記暴露表面をパターニングすること、および
    前記パターニングされたフォトレジスト層を除去すること
    を含む、請求項１４に記載の方法。
  16. 前記導電材料が銅を含む、請求項１５に記載の方法。
  17. 前記工程（ｉｖ）における前記外側基板層は、フェノール樹脂、エポキシ樹脂、ビスマレイミドトリアジン、ポリイミド、液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンエーテル、ポリテトラフルオロエチレン、シアネートエステル、またはそれらの混合物を含む、請求項１６に記載の方法。
  18. レーザーにより、前記従来の超薄銅層を通る開口を形成する、請求項１４に記載の方法。
  19. 請求項１４に記載の方法により製造されるプリント回路基板。
  20. 請求項１９に記載のプリント回路基板を含む電子装置。
JP2017228355A 2016-11-28 2017-11-28 多層キャリア箔 Active JP6546252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/361,983 2016-11-28
US15/361,983 US9955588B1 (en) 2016-11-28 2016-11-28 Multilayer carrier foil

Publications (3)

Publication Number Publication Date
JP2018088525A true JP2018088525A (ja) 2018-06-07
JP2018088525A5 JP2018088525A5 (ja) 2018-07-26
JP6546252B2 JP6546252B2 (ja) 2019-07-17

Family

ID=61951829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017228355A Active JP6546252B2 (ja) 2016-11-28 2017-11-28 多層キャリア箔

Country Status (5)

Country Link
US (1) US9955588B1 (ja)
JP (1) JP6546252B2 (ja)
KR (1) KR101958573B1 (ja)
CN (1) CN108124392B (ja)
TW (1) TWI655083B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134385B2 (ja) * 1980-07-14 1986-08-07 Nippon Denkai Kk
JP2013204065A (ja) * 2012-03-27 2013-10-07 Jx Nippon Mining & Metals Corp キャリア付銅箔
WO2013161334A1 (ja) * 2012-04-24 2013-10-31 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法及びプリント配線板
JP2014193606A (ja) * 2013-03-01 2014-10-09 Jx Nippon Mining & Metals Corp キャリア付銅箔、それを用いた銅張積層板、プリント配線板、それを用いた電子機器及びプリント配線板の製造方法
JP2016026914A (ja) * 2014-04-02 2016-02-18 Jx日鉱日石金属株式会社 キャリア付金属箔を有する積層体
WO2016093109A1 (ja) * 2014-12-08 2016-06-16 三井金属鉱業株式会社 プリント配線板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP2005260058A (ja) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
JP4927503B2 (ja) * 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
TWI513388B (zh) * 2008-09-05 2015-12-11 Furukawa Electric Co Ltd A very thin copper foil with a carrier, and a laminated plate or printed circuit board with copper foil
JP4824828B1 (ja) * 2010-11-04 2011-11-30 福田金属箔粉工業株式会社 複合金属箔及びその製造方法並びにプリント配線板
US9066459B2 (en) * 2011-03-30 2015-06-23 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
CN104120471B (zh) * 2013-04-26 2018-06-08 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
JP6310191B2 (ja) * 2013-07-02 2018-04-11 Ｊｘ金属株式会社 キャリア付銅箔及びその製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
US9210816B1 (en) 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
CN105378150B (zh) 2014-02-14 2018-06-22 古河电气工业株式会社 带载体极薄铜箔和使用该带载体极薄铜箔制造的覆铜层压板、印制电路板以及无核基板
KR101852671B1 (ko) * 2015-01-21 2018-06-04 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134385B2 (ja) * 1980-07-14 1986-08-07 Nippon Denkai Kk
JP2013204065A (ja) * 2012-03-27 2013-10-07 Jx Nippon Mining & Metals Corp キャリア付銅箔
WO2013161334A1 (ja) * 2012-04-24 2013-10-31 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法及びプリント配線板
JP2014193606A (ja) * 2013-03-01 2014-10-09 Jx Nippon Mining & Metals Corp キャリア付銅箔、それを用いた銅張積層板、プリント配線板、それを用いた電子機器及びプリント配線板の製造方法
JP2016026914A (ja) * 2014-04-02 2016-02-18 Jx日鉱日石金属株式会社 キャリア付金属箔を有する積層体
WO2016093109A1 (ja) * 2014-12-08 2016-06-16 三井金属鉱業株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20180060998A (ko) 2018-06-07
CN108124392B (zh) 2020-03-27
US9955588B1 (en) 2018-04-24
TWI655083B (zh) 2019-04-01
CN108124392A (zh) 2018-06-05
TW201832922A (zh) 2018-09-16
KR101958573B1 (ko) 2019-03-14
JP6546252B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
US20180279482A1 (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JPS62158393A (ja) プリント回路の製造方法
TWI633817B (zh) Coreless assembly support substrate
TWI541835B (zh) 配線電路基板之製造方法
US11653454B2 (en) Printed wiring board and manufacturing method thereof
KR101422262B1 (ko) 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
WO2015030256A1 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及びプリント配線板の製造方法
US20170362733A1 (en) Copper foil with release layer, laminated material, method for producing printed wiring board, and method for producing electronic apparatus
JP2021079702A (ja) 積層体の製造方法及び樹脂層付金属箔
KR102504252B1 (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP6546252B2 (ja) 多層キャリア箔
KR101759288B1 (ko) 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법
US10405431B2 (en) Flexible printed circuit board
KR101573913B1 (ko) 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법
TWI276374B (en) Printed wiring board
JP5330156B2 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
JPH036880A (ja) ブリント配線板及びその製造方法
JP2007023344A (ja) ２層めっき基板およびその製造方法
WO2019124307A1 (ja) プリント配線板の製造方法及び積層体
CN108428673A (zh) 用于超细线路fpc及cof材料的纳米金属基材及制造方法
TW200926926A (en) Method for manufacturing plated through hole in printed circuit board
KR20120024288A (ko) 인쇄회로기판의 도금층 형성 방법
JP2001207032A (ja) ビルドアップ用絶縁樹脂組成物及びそれを用いたビルドアップ用絶縁樹脂フィルム並びに多層プリント配線板の製造方法
JPH1027953A (ja) 転写用部材の製造方法及び転写用部材

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180613

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180613

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190620

R150 Certificate of patent or registration of utility model

Ref document number: 6546252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250