JPH03270092A - 多層配線基板の形成方法 - Google Patents
多層配線基板の形成方法Info
- Publication number
- JPH03270092A JPH03270092A JP2069133A JP6913390A JPH03270092A JP H03270092 A JPH03270092 A JP H03270092A JP 2069133 A JP2069133 A JP 2069133A JP 6913390 A JP6913390 A JP 6913390A JP H03270092 A JPH03270092 A JP H03270092A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- laminated
- conductive layer
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 4
- 239000004642 Polyimide Substances 0.000 claims abstract description 12
- 229920001721 polyimide Polymers 0.000 claims abstract description 12
- 238000009713 electroplating Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 7
- 239000002245 particle Substances 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract 2
- 238000007789 sealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 101
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 239000002023 wood Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001553014 Myrsine salicina Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
基板に形成された第1のパターンの上層に絶縁層を介し
て第2のパターンを積層し、該第1と第2のパターン間
がパターン接続ビアによって接続されように形成された
多層配線基板の形成方法に関し、 ビアの強度を強固にすることで、熱膨張などによって断
線が生しることのないようにすると共に、積層の平坦化
により積層を容易にすることを目的とし、 基板の所定面に形成された第1の導電層に第1のパター
ンを積層し、更に、第1のパターンの上層に感光レジス
トを積層することで該感光レジストにビアホールを加工
し、該第1の導電層を電極として該ビアホールに電気メ
ッキによるパターン接続ビアを形成するビア形成工程と
、該感光レジストおよび該第1の導電層の所定個所を除
去後、該第1のパターンおよび該パターン接続ビアを覆
うようにポリイミドより成る絶縁層を積層し、該絶縁層
の上層を除去することで該パターン接続ビアの先端部を
露出させる絶縁層形成工程と、露出された該先端部に接
続されるよう該絶縁層の上層に第2の導電層および第2
のパターンを形成するパターン形成工程とによって積層
するように、また、該第2のパターンの上層に更に、該
ビア形成工程と、該絶縁層形成工程と、該パターン形成
工程とを施すことで、該第2のパターンの上層に積層さ
れた絶縁層の上層には該パターン接続ビアによって該第
2のパターンに接続される第3の導電層と、第3のパタ
ーンとの積層を行うように構成する。
て第2のパターンを積層し、該第1と第2のパターン間
がパターン接続ビアによって接続されように形成された
多層配線基板の形成方法に関し、 ビアの強度を強固にすることで、熱膨張などによって断
線が生しることのないようにすると共に、積層の平坦化
により積層を容易にすることを目的とし、 基板の所定面に形成された第1の導電層に第1のパター
ンを積層し、更に、第1のパターンの上層に感光レジス
トを積層することで該感光レジストにビアホールを加工
し、該第1の導電層を電極として該ビアホールに電気メ
ッキによるパターン接続ビアを形成するビア形成工程と
、該感光レジストおよび該第1の導電層の所定個所を除
去後、該第1のパターンおよび該パターン接続ビアを覆
うようにポリイミドより成る絶縁層を積層し、該絶縁層
の上層を除去することで該パターン接続ビアの先端部を
露出させる絶縁層形成工程と、露出された該先端部に接
続されるよう該絶縁層の上層に第2の導電層および第2
のパターンを形成するパターン形成工程とによって積層
するように、また、該第2のパターンの上層に更に、該
ビア形成工程と、該絶縁層形成工程と、該パターン形成
工程とを施すことで、該第2のパターンの上層に積層さ
れた絶縁層の上層には該パターン接続ビアによって該第
2のパターンに接続される第3の導電層と、第3のパタ
ーンとの積層を行うように構成する。
本発明は基板に形成された第1のパターンの上層に絶縁
層を介して第2のパターンを積層し、該第1と第2のパ
ターン間がパターン接続ビアによって接続されように形
成された多層配線基板の形成方法に関する。
層を介して第2のパターンを積層し、該第1と第2のパ
ターン間がパターン接続ビアによって接続されように形
成された多層配線基板の形成方法に関する。
近年、電子機器の構成に広く用いられるセラミック基板
は、高密度実装化に伴い多層化された多層配線基板が使
用されるようになった。
は、高密度実装化に伴い多層化された多層配線基板が使
用されるようになった。
このような多層配線基板は、−船釣に、セラミック基板
の上面にパターンと絶縁層とを交互に積層するように形
成されている。
の上面にパターンと絶縁層とを交互に積層するように形
成されている。
しかし、このような多数のパターンの積層に際しては、
所定の個所では上層と下層とに位置したパターンの互い
が電気導通を有するように形成されることが必要となる
。
所定の個所では上層と下層とに位置したパターンの互い
が電気導通を有するように形成されることが必要となる
。
[従来の技術]
従来は第5図および第6図に示すように構成されていた
。第5図は従来の側面断面図1第6図の(a)〜(h)
は従来の製造工程図である。
。第5図は従来の側面断面図1第6図の(a)〜(h)
は従来の製造工程図である。
第5図に示すように、ビア6が設けられたセラミック材
より成る基板1の上面には複数のパターン20〜23が
絶縁層24〜26を介して積層されることで多層配線基
板の形成が行われていた。
より成る基板1の上面には複数のパターン20〜23が
絶縁層24〜26を介して積層されることで多層配線基
板の形成が行われていた。
このような多層化は、第6図の(a)に示すように、先
づ、基板工の上面にはビア6に接続されるパターン20
を形成し、パターン20を(b)に示すように、感光ポ
リイミドまたはポリイミドによる絶縁層24によって覆
う。
づ、基板工の上面にはビア6に接続されるパターン20
を形成し、パターン20を(b)に示すように、感光ポ
リイミドまたはポリイミドによる絶縁層24によって覆
う。
この絶縁層24には(c)に示すようにパターン20の
所定個所を露出させるホール27を現像またはエツチン
グによって加工し、次に、(d)に示すように絶縁層2
4の上層にパターン21の積層を行う。
所定個所を露出させるホール27を現像またはエツチン
グによって加工し、次に、(d)に示すように絶縁層2
4の上層にパターン21の積層を行う。
この場合、パターン21はホール27を通して、パター
ン20に接続されるように形成される。
ン20に接続されるように形成される。
また、パターン21の上層にパターン22を積層する場
合は、(e)に示すように、パターン21覆う前述と同
様の感光ボリイごドまたはポリイミドによる絶縁層25
を積層し、(f)に示すように、絶糧層25に現像また
はエツチングによるホール27を加工し、(g)に示す
ように、絶縁層25の上層にパターン22の積層を行う
。
合は、(e)に示すように、パターン21覆う前述と同
様の感光ボリイごドまたはポリイミドによる絶縁層25
を積層し、(f)に示すように、絶糧層25に現像また
はエツチングによるホール27を加工し、(g)に示す
ように、絶縁層25の上層にパターン22の積層を行う
。
更に、パターン22の上層にパターン23を積層する場
合は、前述と同様に、パターン22を覆う絶縁層26を
(h)に示すように積層後、前述のホール27を絶縁層
26に加工し、第5図に示すように、絶縁層26の上層
にパターン23を積層することで製造することが行われ
る。
合は、前述と同様に、パターン22を覆う絶縁層26を
(h)に示すように積層後、前述のホール27を絶縁層
26に加工し、第5図に示すように、絶縁層26の上層
にパターン23を積層することで製造することが行われ
る。
したがって、パターン20の上層にはパターン20に接
続されたパターン21を、パターン21の上層にはパタ
ーン21に接続されたパターン22を、更に、パターン
22の上層にはパターン22に接続されたパターン23
をそれぞれ積層することで基板1に対する多層化が行わ
れていた。
続されたパターン21を、パターン21の上層にはパタ
ーン21に接続されたパターン22を、更に、パターン
22の上層にはパターン22に接続されたパターン23
をそれぞれ積層することで基板1に対する多層化が行わ
れていた。
を容易にすることを目的とする。
(発明が解決しようとする課題)
このような絶縁J!24〜26を介してパターン20〜
23を積層する構成では、第5図のA部に示すように、
ホール27の個所に於いてパターン20〜23が極端に
屈折された状態となるため、特に、熱膨張により伸縮が
生じた時、積層間に剪断力が生じ、パターン20〜23
の屈折部に断線が発生することになる。
23を積層する構成では、第5図のA部に示すように、
ホール27の個所に於いてパターン20〜23が極端に
屈折された状態となるため、特に、熱膨張により伸縮が
生じた時、積層間に剪断力が生じ、パターン20〜23
の屈折部に断線が発生することになる。
また、積層された層数が増加すると、上層になる程、パ
ターン20〜23が曲折された形状となり、パターン2
0〜23の形成が困難となり、積層可能な層数には限界
が生しる。
ターン20〜23が曲折された形状となり、パターン2
0〜23の形成が困難となり、積層可能な層数には限界
が生しる。
したがって、パターン20〜23は熱膨張などによって
断線が生じ易く、しかも、層数の多い多層化が困難とな
る問題を有していた。
断線が生じ易く、しかも、層数の多い多層化が困難とな
る問題を有していた。
そこで、本発明では、ビアの強度を強固にすることで、
熱膨張などによって断線が生じることのないようにする
と共に、積層の平坦化により積層(課題を解決するため
の手段) 第1図の(a)〜(c)は木毛1の発明の原理説明図、
第2図は木毛2の発明の原理説明図である。
熱膨張などによって断線が生じることのないようにする
と共に、積層の平坦化により積層(課題を解決するため
の手段) 第1図の(a)〜(c)は木毛1の発明の原理説明図、
第2図は木毛2の発明の原理説明図である。
第1図の(a)〜(c)および第2図に示すように、基
板1の所定面に形成された第1の導電層2に第1のパタ
ーン3を積層し、更に、第1のパターン3の上層に感光
レジスト4を積層することで該感光レジスト4にビアホ
ール4Aを加工し、該第1の導電層2を電極として該ビ
アホール4Aに電気メッキによるパターン接続ビア5を
形成するビア形成工程aと、該感光レジスト4および該
第1の導電層2の所定個所を除去後、該第1のパターン
3および該パターン接続ビア5を覆うようにボリイ≧ド
より成る絶縁層7を積層し、該絶縁層7の上層を除去す
ることで該パターン接続ビア5の先端部5Aを露出させ
る絶縁層形成工程すと、露出された該先端部5Aに接続
されるよう該絶縁層7の上層に第2の導電層8および第
2のパターン9を形成するパターン形成工程Cとによっ
て積層するように、また、該第2のパターン9の上層に
更に、該ビア形成工程aと、該絶縁層形成工程すと、該
パターン形成工程Cとを施すことで、該第2のパターン
9の上層に積層され絶縁層7には、該パターン接続ビア
5によって該第2のパターン9に接続される第3の導電
層10と、第3のパターン11との積層を行うように構
成する。
板1の所定面に形成された第1の導電層2に第1のパタ
ーン3を積層し、更に、第1のパターン3の上層に感光
レジスト4を積層することで該感光レジスト4にビアホ
ール4Aを加工し、該第1の導電層2を電極として該ビ
アホール4Aに電気メッキによるパターン接続ビア5を
形成するビア形成工程aと、該感光レジスト4および該
第1の導電層2の所定個所を除去後、該第1のパターン
3および該パターン接続ビア5を覆うようにボリイ≧ド
より成る絶縁層7を積層し、該絶縁層7の上層を除去す
ることで該パターン接続ビア5の先端部5Aを露出させ
る絶縁層形成工程すと、露出された該先端部5Aに接続
されるよう該絶縁層7の上層に第2の導電層8および第
2のパターン9を形成するパターン形成工程Cとによっ
て積層するように、また、該第2のパターン9の上層に
更に、該ビア形成工程aと、該絶縁層形成工程すと、該
パターン形成工程Cとを施すことで、該第2のパターン
9の上層に積層され絶縁層7には、該パターン接続ビア
5によって該第2のパターン9に接続される第3の導電
層10と、第3のパターン11との積層を行うように構
成する。
このように構成することによって前述の課題は解決され
る。
る。
即ち、基板1の上面に形成された第1の導電層2の上層
に第1のパターン3を形成し、第1のパターン3を感光
レジスト4によって覆い、感光レジスト4の所定個所に
ビアホール4Aを加工し、第1の導電層2を電極として
電気メッキによりビアホール4Aにパターン接続ビア5
を形成し、パターン接続ビア5の形成後は、感光レジス
ト4および第1の導電層2の所定個所を除去し、新たに
、第1のパターン3にはポリイミドより戒る絶縁層7を
積層し、積層後、絶縁層7の表層を除去することでパタ
ーン接続ビア5の先端部5Aを露出させ、第2の導電層
8および第2のパターン9の積層を行い、第1のパター
ン3の上層にはパターン接続ビア5によって接続された
第2のパターン9の積層が行われるようにしたものであ
る。
に第1のパターン3を形成し、第1のパターン3を感光
レジスト4によって覆い、感光レジスト4の所定個所に
ビアホール4Aを加工し、第1の導電層2を電極として
電気メッキによりビアホール4Aにパターン接続ビア5
を形成し、パターン接続ビア5の形成後は、感光レジス
ト4および第1の導電層2の所定個所を除去し、新たに
、第1のパターン3にはポリイミドより戒る絶縁層7を
積層し、積層後、絶縁層7の表層を除去することでパタ
ーン接続ビア5の先端部5Aを露出させ、第2の導電層
8および第2のパターン9の積層を行い、第1のパター
ン3の上層にはパターン接続ビア5によって接続された
第2のパターン9の積層が行われるようにしたものであ
る。
また、更に、第2のパターン9の上層に同様のパターン
接続ビア5の形成を行い、パターン接続ビア5によって
接続された第3のパターン11の積層を行うことができ
る。
接続ビア5の形成を行い、パターン接続ビア5によって
接続された第3のパターン11の積層を行うことができ
る。
したがって、第1と第2のパターン3.9および第2と
第3のパターン9,11のそれぞれは電気メッキによっ
て形成された気密な粒子を有するパターン接続ビア5に
よって接続されることになり、従来のような断線を生し
ることがなくなり、強固で、かつ、電気特性が良好とな
る。
第3のパターン9,11のそれぞれは電気メッキによっ
て形成された気密な粒子を有するパターン接続ビア5に
よって接続されることになり、従来のような断線を生し
ることがなくなり、強固で、かつ、電気特性が良好とな
る。
更に、多数の積層が行われてもパターンの曲折を小さく
することができ、多層化を容易にすることができる。
することができ、多層化を容易にすることができる。
以下本発明を第3図および第4図を参考に詳細に説明す
る。第3図は木筆1と第2の発明による一実施例の側面
断面図、第4図の(a)〜(q)は木筆1と第2の発明
の製造工程図である。全図を通じて、同一符号は同一対
象物を示す。
る。第3図は木筆1と第2の発明による一実施例の側面
断面図、第4図の(a)〜(q)は木筆1と第2の発明
の製造工程図である。全図を通じて、同一符号は同一対
象物を示す。
第3図に示すように、ビア6が形成された基板1の上面
に第1の導電層2と第1のパターン3を1層し、第1の
パターン3には電気メッキ加工によるパターン接続ビア
5を形成し、ポリイミドより成る絶縁層7−1を介して
第1のパターン3の上層に積層された第2の導電層8と
第2のパターン9とにパターン接続ビア5が接続される
ように構成したものである。
に第1の導電層2と第1のパターン3を1層し、第1の
パターン3には電気メッキ加工によるパターン接続ビア
5を形成し、ポリイミドより成る絶縁層7−1を介して
第1のパターン3の上層に積層された第2の導電層8と
第2のパターン9とにパターン接続ビア5が接続される
ように構成したものである。
また、第2のパターン9に同様なパターン接続ビア5を
形成することで、第2のパターン9の上層に、更に、絶
縁層7−2を介して第3の導電層10と第3のパターン
の積層を行い、パターン接続ビア5によって第2のパタ
ーン9に接続されるように積層することが行える。
形成することで、第2のパターン9の上層に、更に、絶
縁層7−2を介して第3の導電層10と第3のパターン
の積層を行い、パターン接続ビア5によって第2のパタ
ーン9に接続されるように積層することが行える。
このような多層化による積層は、実際に、第4図の製造
工程図に示す順序によって製造することが行える。
工程図に示す順序によって製造することが行える。
第4図の(a)に示すように、基板1の上面にチタンT
i、 1qcuなどをスパッタすることで形成された第
1の導電層2に所定の形状に形成された第1のパターン
3の積層を行い、(b)に示すように、第1の導電層2
および第1のパターン3を所定の厚み(約20μm)の
感光レジス目によって覆う。
i、 1qcuなどをスパッタすることで形成された第
1の導電層2に所定の形状に形成された第1のパターン
3の積層を行い、(b)に示すように、第1の導電層2
および第1のパターン3を所定の厚み(約20μm)の
感光レジス目によって覆う。
この感光レジスト4には(c)に示すように、エツチン
グによって直径約80μmビアホール4^を設ける。
グによって直径約80μmビアホール4^を設ける。
次に、第1の導電層2を電極として電気メッキを施すこ
とで、(d)に示すように、ビアホール4八に銅Cuの
パターン接続ビア5を形成する。
とで、(d)に示すように、ビアホール4八に銅Cuの
パターン接続ビア5を形成する。
この場合の電気メッキに際しては、電流密度を5〜IO
A/dm2となる槽に調整し、光沢剤を添加し、更に、
引張強度を強くするようレベルの高い槽であることが望
ましい。
A/dm2となる槽に調整し、光沢剤を添加し、更に、
引張強度を強くするようレベルの高い槽であることが望
ましい。
このようにしてパターン接続ビア5を形成した後は、(
e)に示すように、エツチングによって感光レジスト4
および第1のパターン3が積層された個所を除く第1の
導電層2の除去を行い、(f)に示すように、第1のパ
ターン3を覆うようポリイミドワニスを塗布し、硬化さ
せ、ポリイミドによる絶縁層7−1を積層する。
e)に示すように、エツチングによって感光レジスト4
および第1のパターン3が積層された個所を除く第1の
導電層2の除去を行い、(f)に示すように、第1のパ
ターン3を覆うようポリイミドワニスを塗布し、硬化さ
せ、ポリイミドによる絶縁層7−1を積層する。
この場合の塗布は、パターン接続ビア5が多少突出され
る状態となる厚みになるように行うことが必要である。
る状態となる厚みになるように行うことが必要である。
次に、パターン接続ビア5の先端部5Aに付着された絶
縁層7−1を除去するよう、例えば、酸素02を用いた
りアクティブイオンエツチングまたはイオンミーリング
などによって(g)に示すように、先端部5Aを絶縁層
?−1から露出させる。
縁層7−1を除去するよう、例えば、酸素02を用いた
りアクティブイオンエツチングまたはイオンミーリング
などによって(g)に示すように、先端部5Aを絶縁層
?−1から露出させる。
このようにして先端部5^が露出された絶縁層71の上
層には前述と同様の第2の導電層8および第2のパター
ン9の積層を行い、(h)に示すように第1のパターン
3と第2のパターン9とがパターン接続ビア5によって
接続される。
層には前述と同様の第2の導電層8および第2のパター
ン9の積層を行い、(h)に示すように第1のパターン
3と第2のパターン9とがパターン接続ビア5によって
接続される。
このように構成すると、第2のパターン9とパターン接
続ビア5との接合部には第5図の4部に示す屈折が生し
ることのないように、平滑な状態にすることでき、更に
、強固なパターン接続ビア5によって第1のパターン3
と第2のパターン9とが接続されることになり、前述の
ような熱膨張による断線などの障害を防止することが行
える。
続ビア5との接合部には第5図の4部に示す屈折が生し
ることのないように、平滑な状態にすることでき、更に
、強固なパターン接続ビア5によって第1のパターン3
と第2のパターン9とが接続されることになり、前述の
ような熱膨張による断線などの障害を防止することが行
える。
また、更に、第2のパターン9の上層に第3のパターン
■1の積層を行う場合は、前述と同様に、(i)に示す
ように、第2のパターン9および第2の導電層8を覆う
ように感光レジスト4の積層を行い、感光レジスト4の
所定個所に(j)に示すように、ビアホール4Aをエツ
チングによって設け、今度は、第2の導電層8を電極と
して電気メッキを施し、(k)に示すように、第2のパ
ターン9にパターン接続ビア5の形成を行う。
■1の積層を行う場合は、前述と同様に、(i)に示す
ように、第2のパターン9および第2の導電層8を覆う
ように感光レジスト4の積層を行い、感光レジスト4の
所定個所に(j)に示すように、ビアホール4Aをエツ
チングによって設け、今度は、第2の導電層8を電極と
して電気メッキを施し、(k)に示すように、第2のパ
ターン9にパターン接続ビア5の形成を行う。
パターン接続ビア5の形成後は、 (ffi)に示すよ
うに感光レジスト4および第2のパターン9が積層され
た個所以外の第2の導電層8の除去を行い、(m)に示
す、絶縁層7−2の積層を行う。
うに感光レジスト4および第2のパターン9が積層され
た個所以外の第2の導電層8の除去を行い、(m)に示
す、絶縁層7−2の積層を行う。
この絶縁層7−2にはりアクティブイオンエッチング行
うことでパターン接続ビア5の先端部5八に付着された
ポリイミドを除去し、(n)に示すように絶縁層7−2
から先端部5八を露出させ、(p)に示すように第3の
導電層重0および第3のパターンIIの積層を行い、第
3の導電層10および第3のパターン11の積層後は、
エツチングによって(q)に示すように第3のパターン
11が積層された個所以外の第3の導電層IOの除去を
行うことで、第1のパターン3の上層に第2のパターン
9を、第2のパターン9の上層に第3のパターン11を
積層すると共に、それぞれの互いがパターン接続ビア5
によって接続されるようにすることができる。
うことでパターン接続ビア5の先端部5八に付着された
ポリイミドを除去し、(n)に示すように絶縁層7−2
から先端部5八を露出させ、(p)に示すように第3の
導電層重0および第3のパターンIIの積層を行い、第
3の導電層10および第3のパターン11の積層後は、
エツチングによって(q)に示すように第3のパターン
11が積層された個所以外の第3の導電層IOの除去を
行うことで、第1のパターン3の上層に第2のパターン
9を、第2のパターン9の上層に第3のパターン11を
積層すると共に、それぞれの互いがパターン接続ビア5
によって接続されるようにすることができる。
また、第3の上層に、更に第4のパターンを積層する場
合は、電気メッキを施す時の電極となる第3の導電層1
0が除去されていない(p)に示す状態を用いることが
必要である。
合は、電気メッキを施す時の電極となる第3の導電層1
0が除去されていない(p)に示す状態を用いることが
必要である。
したがって、以下同様の工程によって複数のパターンを
絶縁層を介して積層する多層化を容易に行うことができ
る。
絶縁層を介して積層する多層化を容易に行うことができ
る。
〔発明の効果]
以上説明したように、本発明によれば、電気メッキによ
って形成されパターン接続ビアによって複数のパターン
を接続し、積層を行うことで、強固なパターン接続ビア
によって接合され、かつ、パターンとパターン接続ビア
との接合部を平滑に形成することができる。
って形成されパターン接続ビアによって複数のパターン
を接続し、積層を行うことで、強固なパターン接続ビア
によって接合され、かつ、パターンとパターン接続ビア
との接合部を平滑に形成することができる。
したがって、従来のような熱膨張による断線障害がなく
なり、更に、多層化が容易となり、品質の向上および信
頼性の向上が図れ、実用的効果は大である。
なり、更に、多層化が容易となり、品質の向上および信
頼性の向上が図れ、実用的効果は大である。
第1図の(a)〜(c)は水弟1の発明の原理説明図。
第2図は水弟2の発明の原理説明図。
第3図は水弟1と第2の発明による一実施例の側面断面
図。 第4図の(a)〜(q)は水弟1と第2の発明の製造工
程図。 第5図は従来の側面断面図。 第6図の(a)〜(h)は従来の製造工程図を示す。 図において、 1は基板、 2は第1の導電層。 3はパターン、 4は感光レジスト。 5はパターン接続ビア、6はビア。 7は絶縁層、 8は第2の導電層。 9は第2のパターン、10は第3の導電層。 11は第3のパターン14^はビアホール。 5^は先端部を示す。 (0,) 4AF:l”T7r、−/し 半艶1の膏明の原理説明画 第1 図 11第3のノ\°ターン 3擲1のバフーン ′$第2の発明の滑理詫明図 イ基子反 6ビア オ第1とろ2の宅B月1=よる一実方色青りのIQl)
面d升面図第30 従来のイQ1j面断面図 第5図 従来の製造工程図 第6図
図。 第4図の(a)〜(q)は水弟1と第2の発明の製造工
程図。 第5図は従来の側面断面図。 第6図の(a)〜(h)は従来の製造工程図を示す。 図において、 1は基板、 2は第1の導電層。 3はパターン、 4は感光レジスト。 5はパターン接続ビア、6はビア。 7は絶縁層、 8は第2の導電層。 9は第2のパターン、10は第3の導電層。 11は第3のパターン14^はビアホール。 5^は先端部を示す。 (0,) 4AF:l”T7r、−/し 半艶1の膏明の原理説明画 第1 図 11第3のノ\°ターン 3擲1のバフーン ′$第2の発明の滑理詫明図 イ基子反 6ビア オ第1とろ2の宅B月1=よる一実方色青りのIQl)
面d升面図第30 従来のイQ1j面断面図 第5図 従来の製造工程図 第6図
Claims (1)
- 【特許請求の範囲】 〔1〕基板(1)の所定面に形成された第1の導電層(
2)に第1のパターン(3)を積層し、更に、第1のパ
ターン(3)の上層に感光レジスト(4)を積層するこ
とで該感光レジスト(4)にビアホール(4A)を加工
し、該第1の導電層(2)を電極として該ビアホール(
4A)に電気メッキによるパターン接続ビア(5)を形
成するビア形成工程(a)と、該感光レジスト(4)お
よび該第1の導電層(2)の所定個所を除去後、該第1
のパターン(3)および該パターン接続ビア(5)を覆
うようにポリイミドより成る絶縁層(7)を積層し、該
絶縁層(7)の上層を除去することで該パターン接続ビ
ア(5)の先端部(5A)を露出させる絶縁層形成工程
(b)と、露出された該先端部(5A)に接続されるよ
う該絶縁層(7)の上層に第2の導電層(8)および第
2のパターン(9)を形成するパターン形成工程(c)
とによって積層することを特徴とする多層配線基板の形
成方法。 〔2〕請求項1記載の前記第2のパターン(9)の上層
に更に、前記ビア形成工程(a)と、前記絶縁層形成工
程(b)と、前記パターン形成工程(c)とを施すこと
で、該第2のパターン(9)の上層に積層された絶縁層
(7)の上層には前記パターン接続ビア(5)によって
該第2のパターン(9)に接続される第3の導電層(1
0)と、第3のパターン(11)との積層を行うことを
特徴とする多層配線基板の形成方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2069133A JP2773366B2 (ja) | 1990-03-19 | 1990-03-19 | 多層配線基板の形成方法 |
US07/666,710 US5207865A (en) | 1990-03-19 | 1991-03-08 | Multilayer structure and method for fabricating the same |
EP91104125A EP0450381B1 (en) | 1990-03-19 | 1991-03-18 | Multilayer interconnection structure |
DE69133409T DE69133409T2 (de) | 1990-03-19 | 1991-03-18 | Verfahren zur Herstellung von Mehrschichtstrukturen |
AU73581/91A AU628726B2 (en) | 1990-03-19 | 1991-03-18 | A multilayer structure and its fabrication method |
US08/481,830 US5562970A (en) | 1990-03-19 | 1995-06-07 | Multilayer circuit structure having projecting via lead |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2069133A JP2773366B2 (ja) | 1990-03-19 | 1990-03-19 | 多層配線基板の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03270092A true JPH03270092A (ja) | 1991-12-02 |
JP2773366B2 JP2773366B2 (ja) | 1998-07-09 |
Family
ID=13393845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2069133A Expired - Fee Related JP2773366B2 (ja) | 1990-03-19 | 1990-03-19 | 多層配線基板の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5207865A (ja) |
EP (1) | EP0450381B1 (ja) |
JP (1) | JP2773366B2 (ja) |
AU (1) | AU628726B2 (ja) |
DE (1) | DE69133409T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233936A (en) * | 1990-09-07 | 1993-08-10 | The Charles Stark Draper Laboratory, Inc. | Method and apparatus for detecting skipped stitches for a chainstitch sewing machine |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04355990A (ja) * | 1990-09-18 | 1992-12-09 | Fujitsu Ltd | 回路基板およびその製造方法 |
JPH06105836B2 (ja) * | 1990-10-05 | 1994-12-21 | 富士通株式会社 | 薄膜多層基板の製造方法 |
US5425816A (en) * | 1991-08-19 | 1995-06-20 | Spectrolab, Inc. | Electrical feedthrough structure and fabrication method |
US5334306A (en) * | 1991-12-11 | 1994-08-02 | At&T Bell Laboratories | Metallized paths on diamond surfaces |
US5766670A (en) * | 1993-11-17 | 1998-06-16 | Ibm | Via fill compositions for direct attach of devices and methods for applying same |
US5373627A (en) * | 1993-11-23 | 1994-12-20 | Grebe; Kurt R. | Method of forming multi-chip module with high density interconnections |
JP2571677B2 (ja) * | 1994-11-22 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体装置の製造方法 |
CN1144944C (zh) * | 1995-03-29 | 2004-04-07 | 罗伯特·博施有限公司 | 用于喷油嘴的孔片 |
RU2158846C2 (ru) * | 1995-03-29 | 2000-11-10 | Роберт Бош Гмбх | Диск с отверстиями, в частности, для клапанных форсунок и способ изготовления диска с отверстиями |
CN1149907A (zh) * | 1995-03-29 | 1997-05-14 | 罗伯特·博施有限公司 | 孔片的制造方法 |
DE69821399T2 (de) * | 1997-03-25 | 2004-12-09 | Amitec-Advanced Multilayer Interconnect Technologies Ltd. | Elektronische Verdrahtungsstruktur und ihre Herstellung |
US6613986B1 (en) * | 1998-09-17 | 2003-09-02 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
JP3169907B2 (ja) * | 1998-09-25 | 2001-05-28 | 日本電気株式会社 | 多層配線構造およびその製造方法 |
US6120693A (en) * | 1998-11-06 | 2000-09-19 | Alliedsignal Inc. | Method of manufacturing an interlayer via and a laminate precursor useful for same |
JP3778003B2 (ja) * | 2001-05-21 | 2006-05-24 | 日本電気株式会社 | 多層配線基板設計方法 |
JP3904484B2 (ja) * | 2002-06-19 | 2007-04-11 | 新光電気工業株式会社 | シリコン基板のスルーホールプラギング方法 |
US7701323B1 (en) * | 2003-05-30 | 2010-04-20 | Interconnect Portfolio Llc | Low profile discrete electronic components and applications of same |
US7831303B2 (en) * | 2003-06-17 | 2010-11-09 | Medtronic, Inc. | Cardiac pacing apparatus and method for continuous capture management |
US7974707B2 (en) * | 2007-01-26 | 2011-07-05 | Cyberonics, Inc. | Electrode assembly with fibers for a medical device |
DE102009038674B4 (de) | 2009-08-24 | 2012-02-09 | Epcos Ag | Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels |
KR101884430B1 (ko) * | 2012-10-15 | 2018-08-01 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
EP3123843B1 (en) | 2014-03-25 | 2021-06-09 | Stratasys Ltd. | Method for fabricating cross-layer pattern |
CN107614265A (zh) | 2015-03-25 | 2018-01-19 | 斯特拉塔西斯公司 | 导电油墨原位烧结的方法和系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104398A (ja) * | 1986-10-21 | 1988-05-09 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4430365A (en) * | 1982-07-22 | 1984-02-07 | International Business Machines Corporation | Method for forming conductive lines and vias |
DE3522852C2 (de) * | 1985-06-26 | 1994-06-01 | Gao Ges Automation Org | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper |
DE3750641T2 (de) * | 1986-02-19 | 1995-04-06 | Hitachi Ltd | Hitzehärtbares Harz, Prepreg und Verwendung zu Laminaten. |
US4879156A (en) * | 1986-05-02 | 1989-11-07 | International Business Machines Corporation | Multilayered ceramic substrate having solid non-porous metal conductors |
JPH0754872B2 (ja) * | 1987-06-22 | 1995-06-07 | 古河電気工業株式会社 | 二層印刷回路シ−トの製造方法 |
EP0317770A1 (en) * | 1987-11-23 | 1989-05-31 | Texas Instruments Incorporated | Self aligned planar metal interconnection for a VLSI device |
US5025303A (en) * | 1988-02-26 | 1991-06-18 | Texas Instruments Incorporated | Product of pillar alignment and formation process |
US5117069A (en) * | 1988-03-28 | 1992-05-26 | Prime Computer, Inc. | Circuit board fabrication |
US4896464A (en) * | 1988-06-15 | 1990-01-30 | International Business Machines Corporation | Formation of metallic interconnects by grit blasting |
US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
US4970106A (en) * | 1989-06-02 | 1990-11-13 | International Business Machines Corporation | Thin film multilayer laminate interconnection board |
US4983250A (en) * | 1989-06-16 | 1991-01-08 | Microelectronics And Computer Technology | Method of laser patterning an electrical interconnect |
JP2761776B2 (ja) * | 1989-10-25 | 1998-06-04 | Ii Ai Deyuhon De Nimoasu Ando Co | 多層回路板の製造方法 |
-
1990
- 1990-03-19 JP JP2069133A patent/JP2773366B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-08 US US07/666,710 patent/US5207865A/en not_active Expired - Lifetime
- 1991-03-18 EP EP91104125A patent/EP0450381B1/en not_active Expired - Lifetime
- 1991-03-18 AU AU73581/91A patent/AU628726B2/en not_active Ceased
- 1991-03-18 DE DE69133409T patent/DE69133409T2/de not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/481,830 patent/US5562970A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104398A (ja) * | 1986-10-21 | 1988-05-09 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233936A (en) * | 1990-09-07 | 1993-08-10 | The Charles Stark Draper Laboratory, Inc. | Method and apparatus for detecting skipped stitches for a chainstitch sewing machine |
Also Published As
Publication number | Publication date |
---|---|
AU628726B2 (en) | 1992-09-17 |
DE69133409T2 (de) | 2004-12-23 |
AU7358191A (en) | 1992-01-30 |
EP0450381B1 (en) | 2004-08-11 |
EP0450381A3 (en) | 1992-08-19 |
DE69133409D1 (de) | 2004-09-16 |
JP2773366B2 (ja) | 1998-07-09 |
US5562970A (en) | 1996-10-08 |
US5207865A (en) | 1993-05-04 |
EP0450381A2 (en) | 1991-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03270092A (ja) | 多層配線基板の形成方法 | |
US6684497B2 (en) | Manufacturing methods for printed circuit boards | |
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
JPS6317359B2 (ja) | ||
JP4558776B2 (ja) | 回路基板の製造方法 | |
US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
US20080128288A1 (en) | Method of manufacturing a multi-layer wiring board using a metal member having a rough surface | |
US6629366B1 (en) | Method of producing a multilayer wiring board | |
JP2005039233A (ja) | ビアホールを有する基板およびその製造方法 | |
JP2012186270A (ja) | 半導体パッケージの製造方法 | |
CN100553405C (zh) | 制作电路板的方法 | |
JP2008529283A (ja) | 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法 | |
US11523505B2 (en) | Embedded component structure and manufacturing method thereof | |
JPH1187139A (ja) | 電子部品及びその製造方法 | |
JP7136930B2 (ja) | 多層回路基板およびその製造方法 | |
JP2750809B2 (ja) | 厚膜配線基板の製造方法 | |
JP4580752B2 (ja) | 半導体装置の製造方法 | |
KR100873673B1 (ko) | 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 | |
KR101088062B1 (ko) | 범프를 구비한 스택형 인쇄회로기판 및 제조방법 | |
JP2738332B2 (ja) | 多層配線基板の製造方法 | |
JPH036893A (ja) | 多層薄膜配線基板 | |
JPH0231875B2 (ja) | ||
JP4119907B2 (ja) | 2層配線基板 | |
JP2012114110A (ja) | 多層配線基板の製造方法 | |
JP2010283189A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |