JP2002520856A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法

Info

Publication number
JP2002520856A
JP2002520856A JP2000559597A JP2000559597A JP2002520856A JP 2002520856 A JP2002520856 A JP 2002520856A JP 2000559597 A JP2000559597 A JP 2000559597A JP 2000559597 A JP2000559597 A JP 2000559597A JP 2002520856 A JP2002520856 A JP 2002520856A
Authority
JP
Japan
Prior art keywords
pressure contact
circuit device
layer
mask
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000559597A
Other languages
English (en)
Inventor
シェルク トーマス
バウアー ヨーゼフ−ゲオルク
シュルツェ ハンス−ヨアヒム
シュヴェルト マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2002520856A publication Critical patent/JP2002520856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 回路装置の接続を強化するために、回路装置の導電領域に圧力コンタクト（Ｄ）が配置されている。圧力コンタクトは、金属、例えば銅を含んでおりかつパッシベーション層（Ｓ）の上方にある実質的にフラットな上面、および有利には実質的に垂直な側面を有している。導電領域の、コンタクト形成すべき領域を被覆していないマスク（Ｐ）を用いて、金属が、電流を用いた電気メッキプロセスによって被着され、これにより圧力コンタクト（Ｄ）が生成される。このプロセスは、圧力コンタクト（Ｄ）の上面がマスク（Ｐ）の上面の下方に来ると、終了される。電気メッキプロセスに対する電圧印加のために並びに結晶化の基礎として、導電領域に、例えば銅を含んでいる導電層（Ｌ）を被着することができる。

Description

【発明の詳細な説明】
【０００１】 本発明は、回路装置およびその製造方法に関する。
【０００２】 ＩＧＢＴおよび高電圧ダイオードのような電力半導体素子は今日、工業用原動
機および、地下鉄または市電のような近距離輸送手段において使用される。将来
的にはこれらは長距離列車、大型原動機、エネルギー伝送およびＡＣスイッチに
おいても使用されるようになるべきものである。
【０００３】 構成として、一方においていわゆるモジュール構成が使用される。その際チッ
プ、すなわち電力半導体素子または高電圧ダイオードが配置されている基板が支
持板にはんだ付けされている。支持体の方は底部プレートにはんだ付けされる。
線路を介してチップの接続端子は支持板に接続される。支持板はケーシングに配
置され、ケーシングはソフトコンパウンドによってハーメチイクシールされる。
【０００４】 構成として、他方において圧力ケーシングが使用される。チップの前面および
背面に存在している、チップの接続端子を介して、モリブデンから成るフィルム
が被膜される。これらフィルムの上に、それぞれ銅ブロックが配置される。チッ
プは銅ブロックと一緒にケーシングに配置される。ケーシングは銅ブロックに対
して圧力を及ぼすので、接続端子と銅ブロックとの間の熱的および電気的なコン
タクトが生じる。圧力ケーシングは今日、高電圧サイリスタ、ダイオードＧＴＯ
に対して使用される。ＩＧＢＴないしダイオードに対して圧力ケーシングは余り
適していない。というのは、及ぼされた圧力が接続端子および、ＩＧＢＴないし
ダイオードを含んでいるチップのパシベーション層、および従ってチップそれ自
体を破壊するおそれがあるからである。
【０００５】 本発明の課題は、圧力ケーシング内に配置することができる別の回路装置を提
供することであって、回路装置がＩＧＢＴまたはダイオードであってもよい。更
に、この種の回路装置を製造するための方法を提供するものである。
【０００６】 この課題は請求項に記載の回路装置によって並びに請求項７に記載の製造方法
によって解決される。本発明の実施の形態は従属請求項から明らかである。
【０００７】 従来の接続は回路装置のメタライズドレベルによって形成される。本発明の回
路装置においては。回路装置の接続は従来技術とは異なって、次のように変形さ
れる：回路装置を圧力ケーシング内に配置することができるが、必要な圧力が接
続またはパッシベーション層を破壊するおそれはないようにである。
【０００８】 本発明の回路装置において、圧力コンタクトは回路装置の接続すべき導電領域
上に配置されている。圧力コンタクトはパッシベーション層の上方に突出してい
るので、パッシベーション層には、これを破壊するかもしれない圧力は及ぼされ
ない。パッシベーション層は圧力を捕捉しないので、圧力は圧力コンタクトを効
果的にコンタクト形成するように外方向に案内される。
【０００９】 導電領域は回路装置のメタライズドレベルであってよい。従来技術に比較して
、接続は圧力コンタクトによって強化される。接続の安定性は拡大される。とい
うのは、圧力コンタクトが接続の厚さを増大させるからである。
【００１０】 圧力コンタクトはメタライズドレベルの代わりをすることができる。この場合
、導電領域は、例えばソース領域、ドレイン領域または弱くドーピングされた領
域のように、回路装置が配置されている基板の一部である。圧力コンタクトは接
続部を形成しておりかつ従って従来技術におけるメタライズドレベルよりも安定
している。
【００１１】 圧力コンタクトは金属を含んでいる。金属は有利には銅である。というのは、
銅は、従来技術においてメタライズドレベルのために使用されるアルミニウムよ
り大きい高い導電率を有しているからである。銅の熱伝導率および熱容量も大き
い。電力半導体素子においてまさに、このことは有利である。というのは、電力
半導体素子は、放出されなければならない大量の熱を発生するからである。
【００１２】 圧力コンタクトの下面は導電領域に接している。この場合、圧力コンタクトの
、下面とは反対側の上面は、導電領域が強く構造化されているときにも実質的に
フラットである。もしかして生じるかもしれない凹凸は非常に小さくかつ殊に、
導電領域の形成に対応していない。凹凸の厚さは、プロセスパラメータに依存し
ている、圧力コンタクトの金属の粒子の大きさに相応している。凹凸は例えば、
５０ｎｍないし２００ｎｍになる可能性がある。フラットな上面によって、圧力
コンタクトは特別効果的にコンタクト形成することができる。例えばモリブデン
、銀、金および／またはルテニウムを含んでいるフィルムが圧力コンタクト上に
配置されると、上面全体はこのフィルムに接することができかつ圧力コンタクト
とフィルムとの間の接触抵抗は、フィルムが平面の高められた個所でしか接触し
ていないフラットでない面に比べて下がっている。
【００１３】 圧力コンタクトは実質的に垂直な側面を有している。圧力コンタクトの上面の
寸法をホトリソグラフィー技術で製造可能な極めて小さな大きさの構造によって
制限することから出発して、このことは、横断面が下方に向かって拡大している
圧力コンタクトに比べて、殊に狭い導体路を有するメタライズドレベルの場合に
有利である。その理由は、比較的高い実装密度を比較的容易に実現可能であるか
らである。
【００１４】 回路装置はまず、従来の方法によって生成することができる。これに、圧力コ
ンタクトの生成のための付加的なプロセスが続けられるだけである。従って、回
路装置を生成するための本発明の方法の、今日普及している半導体製造への組み
込みはいたって簡単である。
【００１５】 本発明の回路装置を製造するために、導電領域の上にマスクが被着される。マ
スクは、導電領域のコンタクト形成すべき領域を被覆していない。電流を用いた
電気メッキプロセス（電鋳加工＝electro−plating）によって金属がデポジット
され、これにより圧力コンタクトが生成される。圧力コンタクトの上面がフラッ
トになるように、圧力コンタクトの上面がマスクの上面の下方に来ると、デポジ
ットを終了する。そうしなければ圧力コンタクトの上面は外方向に反り、これに
よりフラットでなくなるからである。圧力コンタクトの側面はマスクの形状に整
合しており、それ故に実質的に垂直方向に生成することができる。
【００１６】 デポジットの際、電流を例えば繰り返し反転する。択一的に、直流電流が印加
される。
【００１７】 圧力コンタクトの金属として、銅の他に、電流を用いた電気メッキプロセスに
よってデポジットすることができるすべての金属が適している。これは例えば銀
、金およびニッケルである。
【００１８】 金属の従来のデポジットに比べて、電流を用いた電気メッキプロセスの場合デ
ポジットプロセスはより迅速である。このためにプロセスコストは著しく低減さ
れる。デポジット速度は例えば０．４μｍ／ｍｉｎと４μｍ／ｍｉｎとの間にあ
る。導電領域によって形成される凹凸も、金属の従来のデポジットによって保証
されないかまたは僅かにしか補償されず、それ故に従来技術によって生成される
、圧力コンタクトの上面に対するコンタクト形成は著しく不良である。厚い金属
層の全面のデポジットおよび引き続く構造化によって更に、垂直方向の側面が生
成されず、このために、上述したように、実装密度は僅かということになる。一
般に、厚い層を全面的にデポジットすることは不都合である。というのは、層に
かかる応力が回路装置を撓ませるまたは層を剥がすまたは裂く結果を招くおそれ
があるからである。更に、本発明の方法では、ガルバニックプロセスを室温にお
いて実施するようにすれば、圧力コンタクトにおける層応力を回避することがで
きる。
【００１９】 圧力コンタクトの一部が凹部を充填しているようにすることができ、その場合
凹部の垂直方向の寸法の、凹部の水平方向の寸法に対する比は４：１より大きく
、ここで水平方向の寸法は０．５μｍと８μｍとの間にある。従来のデポジット
プロセスによってこのことは可能ではない。というのは、このように大きなアス
ペクト比の場合、凹部の下側の領域に中空室が生じるかもしれないからである。
この比はもっと小さくても構わない。
【００２０】 導電領域に導電層を被着し、その上にマスクを生成することは、本発明の枠内
にある。電気メッキプロセスの場合、導電層と回路装置に供給される電解質との
間に電圧が印加される。マスクの除去後、圧力コンタクトの外側に配置されてい
る、導電層の部分は除去されて、不都合な短絡が回避されるようにする。導電層
は有利には特別薄いので、この部分の後からの除去が容易であるようにしている
。
【００２１】 導電層が同時に結晶化層（シードレイヤ）として、すなわち圧力コンタクトの
金属が特別容易に成長する層として用いられるようにすれば特別有利である。導
電層に対する材料として、金属が同様に銅であるとき、銅が特別適している。導
電層と導電領域との間の拡散を防止するために、導電層の生成の前に、拡散バリ
ヤとして作用する層を被着することができる。マスクの除去後、拡散バリヤとし
て作用する層は、導電層に相応して構造化される。拡散バリヤに対する材料とし
て、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮおよび／またはＴａＳｉが適している。拡散バ
リヤは例えば１０〜５０ｎｍの厚さである。拡散バリヤが導電性であれば。、そ
れは導電層に相応して構造化されて、短絡が回避されるようにする。
【００２２】 圧力コンタクトを腐食に対して保護するために、圧力コンタクトに１つの層を
被着すると有利である。腐食を妨げる層に対する材料として、例えばパラジウム
および／または金が適している。パラジウムおよび／または金は、無電流ガルバ
ニックによって約１０ｎｍ〜１μｍの厚さに被膜される。その際パラジウムおよ
び／または金は金属面にだけ成長するので、腐食を妨げる層が圧力コンタクトの
面においてだけ自動的に生じかつ構造化される必要はない。択一的に、例えばＴ
ａＮ，ＷＴｉ，ＴｉＮ，ＴａＳｉまたはＴａを含んでいる層がデポジットされる
かまたはスパッタリングにより形成されかつホトリソグラフィー法によって引き
続いて、この層が圧力コンタクトの露出している面だけを被覆するように構造化
される。
【００２３】 別の付加的な本発明の圧力コンタクトは、基板の裏面にも被着することができ
る。
【００２４】 圧力コンタクトの上に、従来技術において周知であるように、実質的にモリブ
デンを含んでるフィルムを被着することができる。このフィルムの上に銅ブロッ
クが配置される。引き続いて回路装置をセラミックケーシングに収容することが
でき、これにより銅ブロックおよびフィルムは圧力コンタクトに押圧されかつそ
の際に電気的および熱的なコンタクトが生成される。
【００２５】 回路装置は例えばＭＯＳＦＥＴ，ＩＧＢＴ，ダイオード，ＧＴＯ，高電圧サイ
リスタまたは別の電力半導体素子または高電圧ダイオードである。
【００２６】 回路装置は殊に、僅かな数の接続個所を有しかつ高電圧および／または高電流
による作動に適している。
【００２７】 次に、図示されている、本発明の実施例について詳細に説明する。
【００２８】 図１は、メタライズドレベルを備えたＩＧＢＴおよびパッシベーション層が生成
された後の、基板の断面を示し、 図２は、拡散バリヤとして作用する層、導電層、マスクおよび圧力コンタクトが
生成された後の、図１の断面を示す。その上には更に、電解質および電極が図示
されている。
【００２９】 図３は、マスクが除去され、拡散バリヤとして作用する層および導電層が構造化
されかつ腐食を妨げる層が生成された後の、図２の断面図を示す。
【００３０】 図４は、図３の拡大された部分を示す。
【００３１】 図５は、フィルムおよび銅ブロックが被膜され、かつ基板がセラミックケーシン
グにパッケージされた後の、基板の断面を示す。
【００３２】 各図は正確な尺度によるものではない。
【００３３】 実施例において、回路装置は、基板１から配置されているＩＧＢＴを有してい
る。ソース領域Ｇ（いわゆるＤＭＯＳセル）は、基板１に配置されているメタラ
イズドレベルに接続されている（図１参照）。
【００３４】 回路装置を保護するために、酸化物、窒化物およびポリイミドを含んでいる約
４μｍの厚さのパッシベーション層Ｓが被着されかつホトリソグラフィーにより
次のように構造化される：回路装置のコンタクト形成すべき領域、すなわちメタ
ライズドレベルＭの部分が露出される（図１参照）。
【００３５】 引き続いて、拡散バリヤとして用いられる約５０ｎｍの厚さの層Ｂが全面的に
デポジットされる（図２参照）。
【００３６】 その上に、スパッタリングによって、約５０ｎｍの厚さの導電層Ｌが全面的に
デポジットされる（図２参照）。
【００３７】 引き続いて、約１０μｍの厚さの、ホトラックから成るマスクＰが生成される
。このマスクは、拡散バリヤとして用いられる層Ｂ、および導電層Ｌによって被
覆される、メタライズドレベルＭの部分の少なくとも部分を被覆していない。
【００３８】 導電層Ｌは第１の電圧接続部に接続される。回路装置は電解質Ｙに浸漬される
。電解質は実質的に、ＣｕＳＯ４，Ｈ２ＳＯ４，ＣＬ￣および添加剤を含んでお
りかつ電極Ｅを介して第２の電圧接続部に接続されている。電極と導電層Ｌとの
間に、約２Ａ／ｄｍ２の電流が印加される。約１μｍ／ｍｉｎの成長速度によっ
て、銅が、結晶化層（シードレイヤ）として用いられる導電層Ｌ上に、およびマ
スクＰの側面の間に製膜される。約９ｍｉｎ後に、ガルバニックプロセスが終了
される。約９μｍの厚さの、銅から成る圧力コンタクトＤが生じる。それは実質
的にフラットな上面を有している。該上面はマスクＰの上面の下方に位置してい
る（図２参照）。
【００３９】 引き続いて、マスクＰが除去される。圧力コンタクトＤは実質的に垂直の側面
を有しておりかつパッシベーション層Ｓより突出している（図３参照）。
【００４０】 エッチング剤としてのＨ２Ｏ２，ＨＣｌおよびフッ素含有ガスを用いて、導電
層Ｌおよび拡散バリヤとして用いられる層Ｂの露出している部分が除去される（
図３参照）。
【００４１】 無電流ガルバニックプロセスによって、圧力コンタクトの露出している面に約
５００ｎｍの厚さのパラジウムが成長する。引き続いて、別の無電流ガルバニッ
クプロセスによって金が約５０ｎｍの厚さでパラジウムに成長される。圧力コン
タクトＤの面に、約５５０ｎｍの厚さの層Ｋが生じる。この層は、腐食を妨げか
つパラジウムおよび金を含んでいる（図３参照）。
【００４２】 図４には、図３の一部が拡大されて示されている。ここから、メタライズドレ
ベルＭがソース領域Ｇの領域において凹部を有していることが分かる。凹部の垂
直方向の寸法ｖは、凹部の水平方向の寸法ｈの約３倍の大きさである。
【００４３】 圧力コンタクトＤの上およびメタライズドレベルＭとは反対側の、基板１の側
の上に、実質的にモリブデンを含んでいるフィルムＦがそれぞれ被膜される。モ
リブデンから成るフィルムＦの上にはそれぞれ銅ブロックＣが配置される。回路
装置はセラミックケーシングＨにパッケージされる。
【００４４】 同様に本発明の枠内にある、実施例の数多くの変形が考えられる。層の寸法は
、それぞれの要求に整合させることができる。その際マスクＰの厚さは常に、圧
力コンタクトＤの上面がマスクＰの上面の下方にある程度の大きさである。
【００４５】 マスクＰは、拡散バリヤとして用いられる層Ｂの部分に配置されていてもよい
。それは本来、メタライズドレベルＭの一部を被覆しているものである。
【００４６】 腐食を妨げる層Ｋとして、例えば、材料としてＴａＮ，ＷＴｉ，ＴａまたはＴ
ｉＮを使用することもできる。この場合、層Ｋは全面的に被着される。腐食を妨
げる層Ｋが導電性である場合には、この層は引き続き構造化され、その結果これ
は実質的に圧力コンタクトＤの面だけを被覆している。
【００４７】 この回路装置は、ＩＧＢＴではなくてＭＯＳＦＥＴ，ダイオード，ＧＴＯ，高
電圧サイリスタまたはその他の電力半導体素子であってもよい。
【図面の簡単な説明】
【図１】 メタライズドレベルを備えたＩＧＢＴおよびパッシベーション層が生成された
後の、基板の断面図である。
【図２】 拡散バリヤとして作用する層、導電層、マスクおよび圧力コンタクトが生成さ
れた後の、図１の断面図である。
【図３】 マスクが除去され、拡散バリヤとして作用する層および導電層が構造化されか
つ腐食を妨げる層が生成された後の、図２の断面図である。
【図４】 図３の拡大された部分図である。
【図５】 フィルムおよび銅ブロックが被膜され、かつ基板がセラミックケーシングにパ
ッケージされた後の、基板の断面である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハンス−ヨアヒム シュルツェ ドイツ連邦共和国 オットーブルン オッ トーシュトラーセ 60 エフ (72)発明者 マルクス シュヴェルト ドイツ連邦共和国 ホルツキルヒェン カ ール−ヴァインベルガー−シュトラーセ 18 Ｆターム(参考） 4M104 BB14 BB17 BB27 BB30 BB32 DD52 DD53 FF16 FF22 GG01 GG02 GG09 GG18 5F033 HH07 HH11 HH13 HH18 HH21 HH30 HH32 HH33 JJ11 JJ18 JJ21 JJ30 JJ32 JJ33 MM08 MM11 MM13 NN06 NN07 PP15 PP27 PP28 QQ08 QQ10 QQ11 QQ37 RR02 RR05 RR22

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 圧力コンタクト（Ｄ）が回路装置の導電領域の上に配置され
    ておりかつ該導電領域とコンタクト形成されており、 圧力コンタクト（Ｄ）は金属を含んでおり、 圧力コンタクト（Ｄ）の上面は実質的にフラットであり、 圧力コンタクト（Ｄ）の上面は回路装置のパッシベーション層（Ｓ）の上方に存
    在している ことを特徴とする回路装置。
  2. 【請求項２】 圧力コンタクト（Ｄ）は実質的に垂直な側面を有している 請求項１記載の回路装置。
  3. 【請求項３】 圧力コンタクト（Ｄ）の少なくとも一部は凹部を充填してお
    り、 該凹部の垂直方向の寸法（ｖ）の、凹部の水平方向の寸法（ｈ）に対する比は４
    ：１より大きく、ここで水平方向の寸法（ｈ）は０．５μｍと８μｍとの間にあ
    る 請求項１または２記載の回路装置。
  4. 【請求項４】 導電領域は、メタライズドレベル（Ｍ）かまたは回路装置が
    配置されている基板（１）の部分である 請求項１から３までのいずれか１項記載の回路装置。
  5. 【請求項５】 金属は銅である 請求項１から４までのいずれか１項記載の回路装置。
  6. 【請求項６】 圧力コンタクト（Ｄ）は電力半導体素子とコンタクト形成さ
    れている 請求項１から５までのいずれか１項記載の回路装置。
  7. 【請求項７】 回路装置の導電領域の上にマスク（Ｐ）を被着し、該マスク
    は導電領域のコンタクト形成すべき領域を被覆しておらず、 金属を電流を用いた電気メッキプロセスによってデポジットさせて、圧力コンタ
    クト（Ｄ）が生成されるようにし、 圧力コンタクト（Ｄ）の上面がマスク（Ｐ）の上面の下方に来るようになったら
    、デポジットを終了する ことを特徴とする回路装置の製造方法。
  8. 【請求項８】 金属は銅である 請求項７記載の方法。
  9. 【請求項９】 導電領域に導電層（Ｌ）を被着し、該導電層の上にマスク（
    Ｐ）を生成し、 回路装置の上に、電気メッキプロセスに対する電解質を供給し、 金属のデポジットのために、導電層（Ｌ）と電解質（Ｙ）中の電極（Ｅ）との間
    に電圧を印加し、 マスク（Ｐ）を圧力コンタクト（Ｄ）の生成後除去し、 圧力コンタクト（Ｄ）の外側に配置されている、導電層（Ｌ）の部分を除去する
    請求項７または８記載の方法。
  10. 【請求項１０】 導電層（Ｌ）の生成の前に、拡散バリヤとして作用する層
    （Ｂ）を被着し、 導電層（Ｌ）を実質的に銅から生成し、 拡散バリヤとして作用する層（Ｂ）を導電層（Ｌ）と同様に構造化する 請求項９記載の方法。
  11. 【請求項１１】 圧力コンタクト（Ｄ）の上に、腐食を妨げかつ実質的にパ
    ラジウムおよび／または金を含んでいる層（Ｋ）を無電流ガルバニックプロセス
    によって被着する 請求項７から１０までのいずれか１項記載の方法。
  12. 【請求項１２】 圧力コンタクト（Ｄ）の生成後、腐食を妨げる層（Ｋ）を
    被着しかつ該層が実質的に圧力コンタクト（Ｄ）だけを被覆するように構造化す
    る 請求項７から１０までのいずれか１項記載の方法。
  13. 【請求項１３】 導電領域はメタライズドレベル（Ｍ）かまたは基板（１）
    の部分である 請求項７から１２までのいずれか１項記載の方法。
JP2000559597A 1998-07-08 1999-07-01 回路装置およびその製造方法 Pending JP2002520856A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19830537.0 1998-07-08
DE19830537 1998-07-08
PCT/DE1999/001973 WO2000003437A1 (de) 1998-07-08 1999-07-01 Schaltungsanordnung und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
JP2002520856A true JP2002520856A (ja) 2002-07-09

Family

ID=7873361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000559597A Pending JP2002520856A (ja) 1998-07-08 1999-07-01 回路装置およびその製造方法

Country Status (4)

Country Link
EP (1) EP1095404A1 (ja)
JP (1) JP2002520856A (ja)
KR (1) KR20010089134A (ja)
WO (1) WO2000003437A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518103A (ja) * 2003-02-17 2006-08-03 アルシメール・エス・アー 表面被覆方法、及び該方法を使用するマイクロエレクトロニクス相互接続の作製、並びに集積回路
US7902062B2 (en) 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
DE102007036566A1 (de) * 2007-08-03 2009-02-19 Siemens Ag Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
DE102011005743B3 (de) * 2011-03-17 2012-07-26 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Abscheidung einer Metallschicht auf einem Halbleiterbauelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5871656A (ja) * 1981-10-23 1983-04-28 Toshiba Corp 圧接型半導体装置
JPS58206157A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 圧接型半導体装置
CH670333A5 (ja) * 1986-04-30 1989-05-31 Bbc Brown Boveri & Cie
JP2594278B2 (ja) * 1986-07-30 1997-03-26 ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト 加圧接続型ｇｔｏサイリスタ
EP0374475B1 (en) * 1988-12-23 1993-06-09 International Business Machines Corporation Soldering and bonding of semiconductor device contacts
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902062B2 (en) 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
JP2006518103A (ja) * 2003-02-17 2006-08-03 アルシメール・エス・アー 表面被覆方法、及び該方法を使用するマイクロエレクトロニクス相互接続の作製、並びに集積回路

Also Published As

Publication number Publication date
WO2000003437A1 (de) 2000-01-20
EP1095404A1 (de) 2001-05-02
KR20010089134A (ko) 2001-09-29

Similar Documents

Publication Publication Date Title
JP3904484B2 (ja) シリコン基板のスルーホールプラギング方法
JP4629042B2 (ja) 導電性バンプの構造およびその製作方法
US4687552A (en) Rhodium capped gold IC metallization
US6355981B1 (en) Wafer fabrication of inside-wrapped contacts for electronic devices
US5047833A (en) Solderable front metal contact for MOS devices
TW200937590A (en) Wafer level chip scale package and process of manufacture
RU2597071C2 (ru) МЕТАЛЛИЧЕСКИЙ НАПОЛНИТЕЛЬ, РАЗДЕЛЯЮЩИЙ СЛОИ р- И n-ТИПА, ДЛЯ СВЕТОИЗЛУЧАЮЩИХ ДИОДОВ, МОНТИРУЕМЫХ МЕТОДОМ ПЕРЕВЕРНУТОГО КРИСТАЛЛА
JP2003031730A5 (ja)
US7163841B2 (en) Method of manufacturing circuit device
US20030080431A1 (en) Method and structure for thru-mask contact electrodeposition
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JP7483955B2 (ja) パワーモジュール用基板およびパワーモジュール
JP4094075B2 (ja) ワイヤボンドなしモジュールパッケージおよび製造方法
CN103632985A (zh) 制造裸片的金属垫片结构的方法、裸片配置和芯片配置
JP2008306196A (ja) 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ
JP3937993B2 (ja) 配線板の製造方法
JP2002520856A (ja) 回路装置およびその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2023174895A (ja) 半導体素子および半導体装置
JP4498652B2 (ja) 無電解メッキ方法
US20190259874A1 (en) Wafer based beol process for chip embedding
JPH0580822B2 (ja)
EP0547815B1 (en) Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections
JPH03278539A (ja) 半導体装置
JP3685645B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040512