JPS5871656A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPS5871656A JPS5871656A JP16988681A JP16988681A JPS5871656A JP S5871656 A JPS5871656 A JP S5871656A JP 16988681 A JP16988681 A JP 16988681A JP 16988681 A JP16988681 A JP 16988681A JP S5871656 A JPS5871656 A JP S5871656A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrodes
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000009719 polyimide resin Substances 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- -1 mercury imide Chemical class 0.000 description 1
- JVJQPDTXIALXOG-UHFFFAOYSA-N nitryl fluoride Chemical compound [O-][N+](F)=O JVJQPDTXIALXOG-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は加圧接触型の大容量半導体装置に係ｂ％特に−
主面の二ず、夕領域が鞠により複数に分割された構造を
有する。大容量トランジスタ、ｒ−トターンオフサイリ
スタ（ＧＴＯ） 、高周波サイリスタ尋の圧１ｉ！型半
導体装置に関するものである。
主面の二ず、夕領域が鞠により複数に分割された構造を
有する。大容量トランジスタ、ｒ−トターンオフサイリ
スタ（ＧＴＯ） 、高周波サイリスタ尋の圧１ｉ！型半
導体装置に関するものである。
（２−従来技術
一般にメを型のトランジスタ、ナイリスタ、ＧＴＯなど
の半導体装置紘大電流用として多く用いられている。こ
のうち％Ｋ ＧＴＯＦｉｆ −）信号によってターンオ
ン及びターンオフできる為、綴近多く用いられつつある
。ＧＴＯｉ通常、第１工き、ター（アノード）、第１ペ
ース層、第２ベース層（ｒ−））、第２工で、夕１１ｉ
ｉ（カソード）の４層から形成され、がっ、第２工（、
り層を鉾により複数個に分割した多数のエレメントによ
多構成している。そして、外部への電極の取如出し方法
としては、加圧接触による接続方法が用いられている。
の半導体装置紘大電流用として多く用いられている。こ
のうち％Ｋ ＧＴＯＦｉｆ −）信号によってターンオ
ン及びターンオフできる為、綴近多く用いられつつある
。ＧＴＯｉ通常、第１工き、ター（アノード）、第１ペ
ース層、第２ベース層（ｒ−））、第２工で、夕１１ｉ
ｉ（カソード）の４層から形成され、がっ、第２工（、
り層を鉾により複数個に分割した多数のエレメントによ
多構成している。そして、外部への電極の取如出し方法
としては、加圧接触による接続方法が用いられている。
このように加圧接触によシ多数のエレメントを外部に接
続させようとする場合、半導体基板の反シ等によシ多数
のカソード電極との加圧接触が均一に行なわれず、接触
不良が発生することを防止しなければならない、この問
題は二層配線構造を利用することによシ、一応解決する
ことができる。その−例のＧＴＯを第１図に示す、 Ｇ
ＴＯ基板Ｊ１はＰＭ＠１エイ、り層、Ｎ型第１ベースＮ
ＩＩＪｓ、Ｐ型＠２ぺ−ＸＩ７７１ ％ Ｎｍ！第２エ
イ、ターＪＪ４からなシ、第２工ず、夕＠Ｊ １４はメ
を工、チンダによる溝で複数個に分割さｊｌている・基
板裏面はアノード電極１４を介して支持板Ｊ５に固定さ
れる。基板表面には、第１１金属によりカソード電極１
１とその周辺を取シ囲むダート電極１１を形成し、その
表面を−例えば−リイイド樹脂ｌ１１１６でおおった後
、これにコンタクトホールをあけてカソード電極Ｊ２を
共通接続する共通電極１１を第２＃金属によシ形成して
おシ、その表面を金属スタンｆＪｔｔで圧接するようＫ
なっている。
続させようとする場合、半導体基板の反シ等によシ多数
のカソード電極との加圧接触が均一に行なわれず、接触
不良が発生することを防止しなければならない、この問
題は二層配線構造を利用することによシ、一応解決する
ことができる。その−例のＧＴＯを第１図に示す、 Ｇ
ＴＯ基板Ｊ１はＰＭ＠１エイ、り層、Ｎ型第１ベースＮ
ＩＩＪｓ、Ｐ型＠２ぺ−ＸＩ７７１ ％ Ｎｍ！第２エ
イ、ターＪＪ４からなシ、第２工ず、夕＠Ｊ １４はメ
を工、チンダによる溝で複数個に分割さｊｌている・基
板裏面はアノード電極１４を介して支持板Ｊ５に固定さ
れる。基板表面には、第１１金属によりカソード電極１
１とその周辺を取シ囲むダート電極１１を形成し、その
表面を−例えば−リイイド樹脂ｌ１１１６でおおった後
、これにコンタクトホールをあけてカソード電極Ｊ２を
共通接続する共通電極１１を第２＃金属によシ形成して
おシ、その表面を金属スタンｆＪｔｔで圧接するようＫ
なっている。
（３）従来技術の問題点
上記のような二層配線構造を用いた場合でも、加圧接触
による接続を行った場合、ＧＴＯ基板に製造途中で発生
する反シ岬紘吸収しきれず、部分的圧力の増大による、
Ｐ−）−カソード関の特性の劣化やｒ−）・カソード関
の電気的短絡という間亀を生じる。ｔた、カソード電極
１１の頂部がポリイζド樹脂層Ｊ１の面よシ低いため、
金属スタンｆｚｚは主電流が流れるカソード電極Ｊ２上
でなく ｒ −）電極ＪＪ上で共通電極１１を圧接する
ことになり、熱放散の点で問題がある。これらの問題［
ＧＴＯに限らず、分割工（４）発明の目的 本発明は、分割工電、タ構造を有し、かつ、加圧接触に
よる電気的接続を行う構造の半導体装置において、上記
Ｏ如き問題を解決し、１！頼性の向上を図ることを目的
とする。
による接続を行った場合、ＧＴＯ基板に製造途中で発生
する反シ岬紘吸収しきれず、部分的圧力の増大による、
Ｐ−）−カソード関の特性の劣化やｒ−）・カソード関
の電気的短絡という間亀を生じる。ｔた、カソード電極
１１の頂部がポリイζド樹脂層Ｊ１の面よシ低いため、
金属スタンｆｚｚは主電流が流れるカソード電極Ｊ２上
でなく ｒ −）電極ＪＪ上で共通電極１１を圧接する
ことになり、熱放散の点で問題がある。これらの問題［
ＧＴＯに限らず、分割工（４）発明の目的 本発明は、分割工電、タ構造を有し、かつ、加圧接触に
よる電気的接続を行う構造の半導体装置において、上記
Ｏ如き問題を解決し、１！頼性の向上を図ることを目的
とする。
（５）発明の概要
本発明は、溝によｐ分割された複数の工（。
り領域に第１の電極、溝底部に第２の電極を設け、これ
らの電極が設けられた素子基板表面に絶縁体層を介して
＠１の電極を共通接続する導電体層を設けて金属スタン
プで圧接する構造において、第１の電極ＯＩ１部を＃Ｉ
ｓの絶縁体層頂部よシ低くし、第１の電極部で導電体層
が凸となるように構成することで上記目的を達成する。
らの電極が設けられた素子基板表面に絶縁体層を介して
＠１の電極を共通接続する導電体層を設けて金属スタン
プで圧接する構造において、第１の電極ＯＩ１部を＃Ｉ
ｓの絶縁体層頂部よシ低くし、第１の電極部で導電体層
が凸となるように構成することで上記目的を達成する。
（６）発明の実施例
本発明の一実施例であるＧＴＯｆ、第２図に示す。
ＧＴＯ基板２ノは第に叱り一層２１１、第１ペース層１
１ｍ、９２ベースｌｋ ７１ ｓ ％ｔｊＡ ２ ”ミ
ッタ層２１４からな）、第２エミ、り１ｍ ｊ Ｊ ａ
が弗硝酸勢による工、テンダで形成した溝によシ複数に
分割さねていることは従来と同様である。このように複
数に分離された第２エミ、り＃２Ｊ４と第２ペース層１
１３の接合部祉熱酸化ｍ Ｊ ｘ Ｋ ヨｈ保ｓされる
。ＧＴＯｉ板２１（０１１面にはＭなどの金属の真空蒸
着によシアノード電極１Ｊが形成され、この状態で陽極
支持板Ｊ４に合金化させる。その抜熱酸化膜２２は化学
蝕刻によシミ極数シ出し用；ンタクトホールが形成され
、Ｍなどの第１層金属を蒸着した彼化学触刻によシ複数
個のカソード電極２５とその周ｉ８を収シ曲むｒ−）電
極２６が形成される・しかる後、カソード電極Ｊ５及び
ｆ−）電極２６上に絶縁体−としてＩリイイ゛ド樹脂＠
ｓｒを形成する。この時Ｉリイイド樹脂層１１の厚さは
ｒ−）電極２６上においてｗｃ２工（、ター２ＪｓＯ潰
部と同勢又はそれよｃｉ１６くするが、第２エイ、一層
２１４上に設けられたカソード電極２ｊの頂−よシも低
いことが重要である。
１ｍ、９２ベースｌｋ ７１ ｓ ％ｔｊＡ ２ ”ミ
ッタ層２１４からな）、第２エミ、り１ｍ ｊ Ｊ ａ
が弗硝酸勢による工、テンダで形成した溝によシ複数に
分割さねていることは従来と同様である。このように複
数に分離された第２エミ、り＃２Ｊ４と第２ペース層１
１３の接合部祉熱酸化ｍ Ｊ ｘ Ｋ ヨｈ保ｓされる
。ＧＴＯｉ板２１（０１１面にはＭなどの金属の真空蒸
着によシアノード電極１Ｊが形成され、この状態で陽極
支持板Ｊ４に合金化させる。その抜熱酸化膜２２は化学
蝕刻によシミ極数シ出し用；ンタクトホールが形成され
、Ｍなどの第１層金属を蒸着した彼化学触刻によシ複数
個のカソード電極２５とその周ｉ８を収シ曲むｒ−）電
極２６が形成される・しかる後、カソード電極Ｊ５及び
ｆ−）電極２６上に絶縁体−としてＩリイイ゛ド樹脂＠
ｓｒを形成する。この時Ｉリイイド樹脂層１１の厚さは
ｒ−）電極２６上においてｗｃ２工（、ター２ＪｓＯ潰
部と同勢又はそれよｃｉ１６くするが、第２エイ、一層
２１４上に設けられたカソード電極２ｊの頂−よシも低
いことが重要である。
次にンメリイミド樹脂層２１を選択的に化学蝕刻してコ
ンタクトホー・、ルを形成する。この時コンタクトホー
ルはカソード電極２５よ〕も大きくすることが必要であ
る。そしてカソード共通電極１１を真空蒸着等により形
成する。ＪＪｌは金属スタンプである。
ンタクトホー・、ルを形成する。この時コンタクトホー
ルはカソード電極２５よ〕も大きくすることが必要であ
る。そしてカソード共通電極１１を真空蒸着等により形
成する。ＪＪｌは金属スタンプである。
このように形成され九〇ＴＯにおいては、カソード電極
２Ｊ部分が共通電極１８を形成した後も凸になっている
。このため、金属スタンプ２９による加圧接続時におい
て、ＧＴＯ基板２Ｊに反如等が有る場合でもカソード電
極２５上部の共通電極に最初に接触するため、部分的な
圧力の増大を吸収することができる。従ってｒ −ト・
カソード間の叫性劣化及び電気的短絡を袖実に防止する
ことができる。また金属スタンプ２９はカソード電極２
５ｓ分を圧接するため、熱放散も良好である。
２Ｊ部分が共通電極１８を形成した後も凸になっている
。このため、金属スタンプ２９による加圧接続時におい
て、ＧＴＯ基板２Ｊに反如等が有る場合でもカソード電
極２５上部の共通電極に最初に接触するため、部分的な
圧力の増大を吸収することができる。従ってｒ −ト・
カソード間の叫性劣化及び電気的短絡を袖実に防止する
ことができる。また金属スタンプ２９はカソード電極２
５ｓ分を圧接するため、熱放散も良好である。
尚、本実施例においては絶縁体層としてポリイ（ドを使
用したが例えばシリコーンゴム、酸化物系ガラス、エポ
キ７樹脂などの絶縁物でも良い、又夫々の電極はＭに限
定されず他の金属であっても良く、ニー以上の金属の組
合せも可能である。さらに上記実施例ではＧＴＯについ
て説明したが、本発明社ト２ンジスタやテイリスタなど
、同様の基本構造をもつものに広く適用されることは首
う壕でもない。
用したが例えばシリコーンゴム、酸化物系ガラス、エポ
キ７樹脂などの絶縁物でも良い、又夫々の電極はＭに限
定されず他の金属であっても良く、ニー以上の金属の組
合せも可能である。さらに上記実施例ではＧＴＯについ
て説明したが、本発明社ト２ンジスタやテイリスタなど
、同様の基本構造をもつものに広く適用されることは首
う壕でもない。
（７）発明の効果
分割工ｉ、タ構造を有する圧接型半導体装置において、
素子基板の反ｐ等による物性劣化が防止され、またカソ
ード電極部を凸にして金属スタンプに接触させることに
より熱放散が良好となり、信頼性向上が図られる。
素子基板の反ｐ等による物性劣化が防止され、またカソ
ード電極部を凸にして金属スタンプに接触させることに
より熱放散が良好となり、信頼性向上が図られる。
１１１図は従来の二重配線を用い九〇ＴＯの断面図、第
２図は本発明の一実施例のＧＴＯの断面図である。 ２１・・・ＧＴＯ基板、２２．・・・第２工電、夕響（
分割工（ツタ領域）、２２・・・熱酸化膜、２３・・・
アノード電極、２４・・・支持板、２５・・・カソード
電極（第１の電極）、２６・・・ｒ−）電極（第２の電
極）、２ｒ・・・４リイ（ド樹脂１．２ａ・・・共通電
極、２９・・・金属スタンプ。
２図は本発明の一実施例のＧＴＯの断面図である。 ２１・・・ＧＴＯ基板、２２．・・・第２工電、夕響（
分割工（ツタ領域）、２２・・・熱酸化膜、２３・・・
アノード電極、２４・・・支持板、２５・・・カソード
電極（第１の電極）、２６・・・ｒ−）電極（第２の電
極）、２ｒ・・・４リイ（ド樹脂１．２ａ・・・共通電
極、２９・・・金属スタンプ。
Claims (1)
- 領域が設けられた半導体素子基板の各エミッタ領域に第
１の電極、溝底部に第２のＩＩ！極が設けが設けられ、
この絶縁体層上Ｋ１１ｆｒ記第１の電植を共通接続する
導電体層が設けられ、この導電体層上に圧接する金属ス
タフグが設けられる圧接型半導体装置において、前記第
１の電極の頂部を前記溝部の絶縁体層の頂部よシも高く
したことを特徴とする圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988681A JPS5871656A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988681A JPS5871656A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871656A true JPS5871656A (ja) | 1983-04-28 |
Family
ID=15894774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16988681A Pending JPS5871656A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871656A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0146928A2 (en) * | 1983-12-21 | 1985-07-03 | Kabushiki Kaisha Toshiba | Power semiconductor device with mesa type structure |
| JPS61174771A (ja) * | 1985-01-30 | 1986-08-06 | Hitachi Ltd | 半導体装置 |
| JPH03218643A (ja) * | 1989-11-17 | 1991-09-26 | Toshiba Corp | 大電力用半導体装置 |
| WO2000003437A1 (de) * | 1998-07-08 | 2000-01-20 | Siemens Aktiengesellschaft | Schaltungsanordnung und verfahren zu deren herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056880A (ja) * | 1973-09-17 | 1975-05-17 | ||
| JPS5346290A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Semiconductor device |
| JPS5515203A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Contact type semiconductor device |
-
1981
- 1981-10-23 JP JP16988681A patent/JPS5871656A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056880A (ja) * | 1973-09-17 | 1975-05-17 | ||
| JPS5346290A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Semiconductor device |
| JPS5515203A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Contact type semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0146928A2 (en) * | 1983-12-21 | 1985-07-03 | Kabushiki Kaisha Toshiba | Power semiconductor device with mesa type structure |
| JPS61174771A (ja) * | 1985-01-30 | 1986-08-06 | Hitachi Ltd | 半導体装置 |
| JPH03218643A (ja) * | 1989-11-17 | 1991-09-26 | Toshiba Corp | 大電力用半導体装置 |
| WO2000003437A1 (de) * | 1998-07-08 | 2000-01-20 | Siemens Aktiengesellschaft | Schaltungsanordnung und verfahren zu deren herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505029A (en) | Semiconductor device with built-up low resistance contact | |
| IT1251290B (it) | Struttura di interconnessione di un dispositivo a circuito integrato a semiconduttore e procedimento per la fabbricazione di essa | |
| US3525910A (en) | Contact system for intricate geometry devices | |
| EP0146928B1 (en) | Power semiconductor device with mesa type structure | |
| JP5271562B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5871656A (ja) | 圧接型半導体装置 | |
| US4797723A (en) | Stacked semiconductor device | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| GB2095904A (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
| KR20220007878A (ko) | 양면 냉각을 갖는 전자 디바이스 | |
| JP2000150918A (ja) | ダイオード装置 | |
| US3836446A (en) | Semiconductor devices manufacture | |
| BE1007589A3 (nl) | Halfgeleiderinrichting met in mesa-structuur aangebracht halfgeleiderelement. | |
| JPS5871653A (ja) | 圧接型半導体装置 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006100481A (ja) | 半導体装置 | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPS5923115B2 (ja) | メサ型半導体装置 | |
| US3869703A (en) | Semiconductor device having an improved supply lead support | |
| JPS5858785A (ja) | 半導体レ−ザ−装置 |