WO2000003437A1 - Schaltungsanordnung und verfahren zu deren herstellung - Google Patents

Schaltungsanordnung und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2000003437A1
WO2000003437A1 PCT/DE1999/001973 DE9901973W WO0003437A1 WO 2000003437 A1 WO2000003437 A1 WO 2000003437A1 DE 9901973 W DE9901973 W DE 9901973W WO 0003437 A1 WO0003437 A1 WO 0003437A1
Authority
WO
WIPO (PCT)
Prior art keywords
pressure contact
circuit arrangement
layer
mask
conductive
Prior art date
Application number
PCT/DE1999/001973
Other languages
English (en)
French (fr)
Inventor
Thomas Scherg
Josef-Georg Bauer
Hans-Joachim Schulze
Markus Schwerd
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to JP2000559597A priority Critical patent/JP2002520856A/ja
Priority to EP99945844A priority patent/EP1095404A1/de
Priority to KR1020017000272A priority patent/KR20010089134A/ko
Publication of WO2000003437A1 publication Critical patent/WO2000003437A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the invention relates to a circuit arrangement and method for its production.
  • Power semiconductor components such as the IGBT and high-voltage diodes
  • IGBT and high-voltage diodes are currently used in industrial drives and in local transportation, such as metro or light rail. In the future, they will also be used in long-distance railways, large drives, energy transfers and AC switches.
  • Chips i.e. Substrates in which the power semiconductor components or high-voltage diodes are arranged are soldered to a carrier, which in turn is soldered to a base plate. Connections of the chip are connected to the carrier via lines.
  • the carrier is placed in a housing that is hermetically sealed with a soft potting compound.
  • the other pressure housing is used as the structure. Foils made of molybdenum are applied over the connections of the chip, which are located on a front side and a back side of the chip, over which copper blocks are arranged in each case.
  • the chip is placed together with the copper blocks in a housing which exerts pressure on the copper blocks, as a result of which thermal and electrical contact is established between the connections and the copper blocks.
  • Pressure housings are currently used for high-voltage thyristors, diodes and GTOs. Pressure housings appear less suitable for IGBTs or diodes, since the pressure exerted can destroy the connections and the passivation of the chips, which comprise the IGBTs or the diodes, and thus the chips themselves.
  • the invention is based on the problem of specifying a further circuit arrangement which can be arranged in a pressure housing, wherein the circuit arrangement can also be an IGBT or a diode. Furthermore, a method for producing such a circuit arrangement is to be specified.
  • connections of the circuit arrangement are modified compared to the prior art in such a way that the circuit arrangement can be arranged in a pressure housing without a required pressure being able to destroy the connections or the passivation.
  • a pressure contact is arranged on a conductive region of the circuit arrangement to be connected.
  • the pressure contact protrudes over a passivation layer, so that no pressure that could destroy it is exerted on the passivation layer. Since the passivation layer does not absorb the pressure, the pressure leads to an efficient contacting of the pressure contact to the outside.
  • the conductive region can be a metallization level of the circuit arrangement.
  • the connections are reinforced by the pressure contact. The stability of the connections increases because the pressure contact increases the thickness of the connections.
  • the pressure contact can replace the metallization level.
  • the conductive region is part of a substrate in which the circuit arrangement is arranged, such as, for example, se a source region, a drain region or a weakly doped region.
  • the pressure contact forms the connections and is thicker and therefore more stable than the metallization level in the prior art.
  • the pressure contact contains metal.
  • the metal is preferably copper, since copper has a high electrical conductivity, which is greater than aluminum, which is used in the prior art for the metallization level.
  • the thermal conductivity and heat capacity of copper is also great. This is particularly advantageous with power semiconductor components since they generate a lot of heat that has to be dissipated.
  • a lower surface of the pressure contact is adjacent to the conductive area.
  • An upper surface of the pressure contact opposite the lower surface is essentially flat even if the conductive region is highly structured. Any unevenness that may occur is very small and in particular does not correspond to the shape of the conductive area.
  • the thickness of the unevenness corresponds to a grain size of the metal of the pressure contact, which is dependent on the process parameters.
  • the bumps can e.g. range from less than 50nm to 200nm. Due to the flat upper surface, the pressure contact can be contacted particularly effectively. If a film, e.g.
  • the entire upper surface can adjoin the film and a contact resistance between the pressure contact and the film is compared to an uneven surface in which the film only increased Places of the surface touched, lowered.
  • the pressure contact can have essentially vertical flanks. Starting from a limitation of the dimensions of the upper surface of the pressure contact due to the minimal, photolithographically producible structure size, this is in contrast to pressure contacts whose cross section increases towards the bottom. ßert, especially advantageous at a metallization level with narrow conductor tracks, since a higher packing density is easier to implement.
  • the circuit arrangement can initially be generated by a conventional method, which is followed only by an additional process for generating the pressure contact.
  • An integration of a method according to the invention for generating the circuit arrangement into the currently widespread semiconductor production is consequently particularly simple.
  • a mask is applied over the conductive region, which mask does not cover a region of the conductive region to be contacted.
  • the metal is deposited by a galvanic process with electricity (electro-plating), which creates the pressure contact.
  • electro-plating electricity
  • the deposition is ended as long as the upper surface of the pressure contact lies below an upper surface of the mask, since the upper surface of the pressure contact would otherwise bulge outwards and thus become uneven.
  • the flanks of the pressure contact adapt to the shape of the mask and can therefore be generated essentially vertically.
  • all metals that can be deposited with electricity through the galvanic process are suitable as the metal of the pressure contact. These are, for example, silver, gold and nickel.
  • the deposition process in the galvanic process with electricity is orders of magnitude faster, which significantly reduces process costs.
  • the separation speed is between 0.4 ⁇ m / min and 4 ⁇ m / in, for example. which are formed by the conductive region are not or only slightly compensated for by conventional deposition of metal, which is why an upper surface of a pressure contact produced by conventional deposition is much more difficult to contact.
  • by depositing the entire surface and then structuring a thick metal layer no vertical flanks can be produced, which, as explained above, leads to a low packing density. In general, it is unfavorable to deposit thick layers over the entire surface, since layer stresses can lead to bending of the circuit arrangement or to peeling or tearing of the layers.
  • layer stresses in the pressure contact can be avoided in the method according to the invention if the galvanic process is carried out at room temperature.
  • Part of the pressure contact can fill a depression in which the ratio of a vertical dimension of the depression to a horizontal dimension of the depression is greater than 4: 1, the horizontal dimension being between 0.5 ⁇ m and 8 ⁇ m. This is not possible with conventional deposition processes, since with such large aspect ratios cavities would arise in the lower areas of the depression. The ratio can also be smaller.
  • a conductive layer is applied to the conductive area, over which the mask is produced.
  • a voltage is applied between the conductive layer and an electrolyte applied to the circuit arrangement.
  • parts of the conductive layer located outside the pressure contact are removed in order to avoid undesired short circuits.
  • the conductive layer is preferably particularly thin in order to facilitate the later removal of its parts.
  • the conductive layer also serves as a crystallization layer (seed layer) ie as a layer on which the metal of the pressure contact grows particularly easily.
  • Copper is particularly suitable as the material for the conductive layer if the metal is also copper.
  • a layer which acts as a diffusion barrier can be applied before the conductive layer is produced. After removing the mask, the layer, which acts as a diffusion barrier, is structured analogously to the conductive layer.
  • Ti, TiN, Ta, TaN and / or TaSi is suitable as the material for the diffusion barrier.
  • the diffusion barrier is, for example, 10-50 nm thick. If the diffusion barrier is conductive, it is structured analogously to the conductive layer in order to avoid short circuits.
  • a layer on the pressure contact is suitable as the material for the layer that prevents corrosion.
  • the palladium and / or gold is applied in a thickness of approx. 10 nm - 1 ⁇ m by electroless plating. Since the palladium and / or gold only grows on metallic surfaces, the layer that prevents corrosion is automatically formed only on surfaces of the pressure contact and does not have to be structured.
  • a layer which contains, for example, TaN, WTi, TiN, TaSi or Ta is deposited or sputtered on and then structured by a photolithographic process in such a way that it only covers the exposed areas of the pressure contact.
  • Another additional pressure contact according to the invention can also be attached to a back of the substrate.
  • a film which essentially contains molybdenum, can be applied over the pressure contact, over which a copper block is arranged.
  • the circuit arrangement can then be encased in a ceramic housing. be built, whereby the copper block and the foil is pressed onto the pressure contact and thereby an electrical and thermal contact is produced.
  • the circuit arrangement is, for example, a MOSFET, an IGBT, a diode, a GTO, a high-voltage thyristor or another power semiconductor component or high-voltage diode.
  • the circuit arrangement has in particular few connections and is suitable for operation with high voltages and / or high currents.
  • FIG. 1 shows a cross section through a substrate after an IGBT with a metallization level and a passivation layer has been produced.
  • Figure 2 shows the cross section of Figure 1 after a
  • FIG. 3 shows the cross section from FIG. 2 after the mask has been removed, the layer which acts as a diffusion barrier and the conductive layer has been structured and a layer which prevents corrosion has been produced.
  • FIG. 4 shows an enlarged section from FIG. 3.
  • FIG. 5 shows a cross section through the substrate after foils and copper blocks have been applied and the substrate has been packed in a ceramic housing.
  • the figures are not to scale.
  • a circuit arrangement comprises an IGBT which is arranged in a substrate 1.
  • Source regions G are connected to a metallization level M arranged from the substrate 1 (see FIG. 1).
  • Passivation layer S which contains oxide, nitride and polymide, applied and structured photolithographically in such a way that a region of the circuit arrangement to be contacted, i.e. part of the metallization level M is exposed (see FIG. 1).
  • an approximately 50 nm thick layer B which serves as a diffusion barrier, is deposited over the entire surface (see FIG. 2).
  • An approximately 50 nm thick conductive layer L is deposited over the entire surface by sputtering (see FIG. 2).
  • An approximately 10 ⁇ m thick mask P is then produced from photoresist and does not cover at least a part of the part of the metallization level M covered by the layer B, which serves as a diffusion barrier, and the conductive layer L.
  • the conductive layer L is connected to a first voltage connection.
  • the circuit arrangement is immersed in an electrolyte Y, which essentially contains CUSO4, H2SO, CL ⁇ and additives and is connected via an electrode E to a second voltage connection.
  • a current of approximately 2 A / dm2 is impressed between the electrode E and the conductive layer L.
  • copper is applied to the conductive layer L, which serves as a crystallization layer (seed layer), and between flanks of the mass ke P applied.
  • the galvanic process is ended after approx. 9 minutes.
  • An approximately 9 ⁇ m thick pressure contact D made of copper is produced, which has an essentially flat upper surface which lies below an upper surface of the mask P (see FIG. 2).
  • the pressure contact D has essentially vertical flanks and extends beyond the passivation layer S (see FIG. 3).
  • palladium grows to a thickness of approx. 500nm on exposed surfaces of the pressure contact.
  • Gold is then grown on the palladium by a further currentless galvanic process in a thickness of approximately 50 nm.
  • An approximately 550 nm thick layer K is formed on the surfaces of the pressure contact D, which prevents corrosion and contains palladium and gold (see FIG. 3).
  • FIG. 4 shows an enlarged section from FIG. 3, from which it becomes clear that the metallization plane M has depressions in the region of the source regions G.
  • a vertical dimension v of the depressions is approximately 3 times as large as a horizontal dimension h of the depressions.
  • a film F which essentially contains molybdenum, is applied over the pressure contact D and over one side of the substrate 1 facing away from the metallization plane M.
  • a copper block C is arranged above the foils M made of molybdenum.
  • the circuit arrangement is packed in a ceramic housing H.
  • Many variations of the exemplary embodiment are conceivable, which are also within the scope of the invention. So dimensions of the layers can be adapted to the respective requirements.
  • the thickness of the mask P is always so great that the upper surface of the pressure contact D lies below the upper surface of the mask P.
  • the mask P can also be arranged on parts of the layer B, which serves as a diffusion barrier, which originally cover parts of the metallization level M.
  • layer K which prevents corrosion
  • z. B. TaN, WTi, TaSi, Ta or TiN can be used as the material.
  • the layer K is applied over the entire surface.
  • the layer K, which prevents corrosion, is electrically conductive, it is then structured so that it essentially covers only areas of the pressure contact D.
  • the circuit arrangement can also be a MOSFET, a diode, a GTO, a high-voltage thyristor or another power semiconductor component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Zur Verstärkung von Anschlüssen der Schaltungsanordnung ist ein Druckkontakt (D) auf einem leitenden Gebiet der Schaltungsanordnung angeordnet, der Metall, z.B. Kupfer, enthält und eine im wesentlichen ebene obere Fläche, die oberhalb einer Passivierungsschicht (S) liegt, und vorzugsweise im wesentlichen senkrechte Flanken besitzt. Mit Hilfe einer Maske (P), die einen zu kontaktierenden Bereich des leitenden Gebiets nicht bedeckt, wird das Metall durch einen galvanischen Prozess mit Strom aufgebracht, wodurch der Druckkontakt (D) erzeugt wird. Der Prozess wird beendet, solange die obere Fläche des Druckkontaktes (D) unterhalb einer oberen Fläche der Maske (P) liegt. Zum Anlegen einer Spannung für den galvanischen Prozess sowie als Kristallisationsgrundlage kann auf dem leitenden Gebiet eine leitende Schicht (L) aufgebracht werden, die z.B. Kupfer enthält.

Description

Beschreibung
Schaltungsanordnung und Verfahren zu deren Herstellung
Die Erfindung betrifft eine Schaltungsanordnung und Verfahren zu deren Herstellung.
Leistungshalbleiter-Bauelemente, wie der IGBT und Hochvoltdioden, werden derzeit in Industrieantrieben und in Nahver- kehrsmittel, wie Metro oder Stadtbahn, eingesetzt. Zukünftig sollen sie auch in Fernbahnen, Großantrieben, Energieübertragungen und AC-Schaltern verwendet werden.
Als Aufbau verwendet man zum einen den sogenannten Modulauf- bau. Dabei werden Chips, d.h. Substrate, in denen die Leistungshalbleiter-Bauelemente oder Hochvoltdioden angeordnet sind, auf einen Träger gelötet, der wiederum auf eine Bodenplatte gelötet wird. Über Leitungen werden Anschlüsse des Chips mit dem Träger verbunden. Der Träger wird in ein Gehäu- se angeordnet, das mit einem Weichverguß hermetisch verschlossen wird.
Als Aufbau verwendet man zum anderen Druckgehäuse. Über die Anschlüsse des Chips, die sich auf einer Vorderseite und ei- ner Rückseite des Chips befinden, werden Folien aus Molybdän aufgebracht, über die jeweils Kupferblöcke angeordnet werden. Der Chip wird zusammen mit den Kupferblöcken in einem Gehäuse angeordnet, das Druck auf die Kupferblöcke ausübt, wodurch ein thermischer und elektrischer Kontakt zwischen den An- Schlüssen und den Kupferblöcken entsteht. Druckgehäuse werden derzeit für Hochvoltthyristoren, Dioden und GTOs verwendet. Für IGBTs bzw. Dioden erscheinen Druckgehäuse weniger geeignet, da der ausgeübte Druck die Anschlüsse und die Passivie- rung der Chips, die die IGBTs bzw. die Dioden umfassen, und damit die Chips selber zerstören können. Der Erfindung liegt das Problem zugrunde, eine weitere Schaltungsanordnung anzugeben, die in einem Druckgehäuse angeordnet werden kann, wobei die Schaltungsanordnung auch ein IGBT oder eine Diode sein kann. Ferner soll ein Verfahren zur Her- Stellung einer solchen Schaltungsanordnung angegeben werden.
Das Problem wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1 sowie ein Verfahren zu deren Herstellung gemäß Anspruch 4. Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
Die herkömmlichen Anschlüsse werden durch eine Metallisierungsebene der Schaltungsanordnung gebildet. In einer erfindungsgemäßen Schaltungsanordnung werden Anschlüsse der Schal- tungsanordnung gegenüber dem Stand der Technik derart modifiziert, daß die Schaltungsanordnung in einem Druckgehäuse angeordnet werden kann, ohne daß ein erforderlicher Druck die Anschlüsse oder die Passivierung zerstören kann.
In der erfindungsgemäßen Schaltungsanordnung ist ein Druckkontakt auf einem anzuschließenden leitenden Gebiet der Schaltungsanordnung angeordnet. Der Druckkontakt ragt über einer Passivierungsschicht heraus, so daß auf die Passivierungsschicht kein Druck, der diese zerstören könnte, ausgeübt wird. Da die Passivierungsschicht den Druck nicht abfängt, führt der Druck zu einer effizienten Kontaktierung des Druckkontakts nach außen.
Das leitende Gebiet kann eine Metallisierungsebene der Schal- tungsanordnung sein. Im Vergleich zum Stand der Technik werden die Anschlüsse durch den Druckkontakt verstärkt. Die Stabilität der Anschlüsse vergrößert sich, da der Druckkontakt die Dicke der Anschlüsse vergrößert.
Der Druckkontakt kann die Metallisierungsebene ersetzen. In diesem Fall ist das leitende Gebiet Teil eines Substrats, in dem die Schaltungsanordnung angeordnet ist, wie beispielswei- se ein Source-Gebiet, ein Drain-Gebiet oder ein schwach dotiertes Gebiet. Der Druckkontakt bildet die Anschlüsse und ist dicker und damit stabiler als die Metallisierungsebene im Stand der Technik.
Der Druckkontakt enthält Metall. Das Metall ist vorzugsweise Kupfer, da Kupfer eine hohe elektrische Leitfähigkeit besitzt, die größer als Aluminium ist, welches im Stand der Technik für die Metallisierungsebene verwendet wird. Auch die Wärmeleitfähigkeit und die Wärmekapazität von Kupfer ist groß. Gerade bei Leistungshalbleiter-Bauelementen ist dies von Vorteil, da sie viel Wärme erzeugen, die abgeführt werden muß .
Eine untere Fläche des Druckkontakts grenzt an das leitende Gebiet an. Eine der unteren Fläche gegenüberliegende obere Fläche des Druckkontakts ist auch dann im wesentlichen eben, wenn das leitende Gebiet stark strukturiert ist. Eventuell auftretende Unebenheiten sind sehr klein und entsprechen ins- besondere nicht den Formen des leitenden Gebiets. Die Dicke der Unebenheiten entspricht einer Korngröße des Metalls des Druckkontakts, die abhängig von Verfahrensparameter ist. Die Unebenheiten können z.B. von unter 50nm bis 200nm reichen. Durch die ebene obere Fläche kann der Druckkontakt besonders effektiv kontaktiert werden. Wird eine Folie, die z.B. Molybdän, Silber, Gold und/oder Ruthenium enthält, auf den Druckkontakt angeordnet, kann die gesamte obere Fläche an die Folie angrenzen und ein Kontaktwiderstand zwischen dem Druckkontakt und der Folie ist im Vergleich zu einer unebenen Flä- ehe, bei der die Folie nur erhöhte Stellen der Fläche berührt, erniedrigt.
Der Druckkontakt kann im wesentlichen senkrechte Flanken aufweisen. Ausgehend von einer Begrenzung von Abmessungen der oberen Fläche des Druckkontakts durch die minimale, photolithographisch herstellbare Strukturgröße ist dies gegenüber Druckkontakten, deren Querschnitt sich nach unten hin vergrö- ßert, insbesondere bei einer Metallisierungsebene mit schmalen Leiterbahnen vorteilhaft, da eine höhere Packungsdichte leichter realisierbar ist.
Die Schaltungsanordnung kann zunächst durch ein herkömmliches Verfahren erzeugt werden, dem sich lediglich ein zusätzlicher Prozeß zur Erzeugung des Druckkontakts anschließt. Eine Integration eines erfindungsgemäßen Verfahrens zur Erzeugung der Schaltungsanordnung in die derzeit verbreitete Halbleiterfer- tigung ist folglich besonders einfach.
Zur Herstellung der erfindungsgemäßen Schaltungsanordnung wird über dem leitenden Gebiet eine Maske aufgebracht, die einen zu kontaktierenden Bereich des leitenden Gebiets nicht bedeckt. Durch einen galvanischen Prozeß mit Strom (Elektro- Plating) wird das Metall abgeschieden, wodurch der Druckkontakt erzeugt wird. Damit die obere Fläche des Druckkontakts eben wird, wird das Abscheiden beendet, solange die obere Fläche des Druckkontakts unterhalb einer oberen Fläche der Maske liegt, da sich die obere Fläche des Druckkontakts sonst nach außen hin wölbt und damit uneben wird. Die Flanken des Druckkontaktes passen sich der Form der Maske an und können deshalb im wesentlichen senkrecht erzeugt werden.
Beim Abscheiden wird der Stromfluß z.B. wiederholt umgekehrt Alternativ wird ein Gleichstrom eingeprägt.
Als Metall des Druckkontakts eignen sich neben Kupfer alle Metalle, die durch den galvanischen Prozeß mit Strom abge- schieden werden können. Dies sind beispielsweise Silber, Gold und Nickel.
Im Vergleich zu einer herkömmlichen Abscheidung von Metall ist der Abscheideprozeß beim galvanischen Prozeß mit Strom um Größenordnungen schneller, was die Prozeßkosten erheblich senkt. Die Abscheidegeschwindigkeit beträgt beispielsweise zwischen 0,4 μm/min und 4 μm/ in. Auch werden Unebenheiten, die durch das leitende Gebiet gebildet werden, durch herkömmliches Abscheiden von Metall nicht oder wenig ausgeglichen, weshalb eine durch herkömmliche Abscheidung erzeugte obere Fläche eines Druckkontaktes sich wesentlich schlechter kon- taktieren läßt. Durch ganzflächiges Abscheiden und anschließendem Strukturieren einer dicken Metallschicht lassen sich darüber hinaus keine senkrechten Flanken erzeugen, was, wie oben erläutert, zu einer geringen Packungsdichte führt. Generell ist es ungünstig, dicke Schichten ganzflächig abzuschei- den, da Schichtspannungen zur Verbiegung der Schaltungsanordnung oder zum Abblättern oder Reißen der Schichten führen kann. Darüber hinaus können beim erfindungsgemäßen Verfahren Schichtspannungen im Druckkontakt vermieden werden, wenn der galvanische Prozeß bei Raumtemperatur durchgeführt wird.
Ein Teil des Druckkontakts kann eine Vertiefung füllen, bei der das Verhältnis einer vertikalen Abmessung der Vertiefung zu einer horizontalen Abmessung der Vertiefung größer als 4:1 beträgt, wobei die horizontale Abmessung zwischen 0,5μm und 8μm beträgt. Mit herkömmlichen Abscheideprozessen ist dies nicht möglich, da bei derart großen Aspektverhältnissen Hohlräume in unteren Bereichen der Vertiefung entstehen würden. Das Verhältnis kann auch kleiner sein.
Es liegt im Rahmen der Erfindung, wenn auf das leitende Gebiet eine leitende Schicht aufgebracht wird, über der die Maske erzeugt wird. Beim galvanischen Prozeß wird zwischen der leitenden Schicht und einem auf die Schaltungsanordnung aufgebrachten Elektrolyt eine Spannung angelegt. Nach Entfer- nung der Maske werden außerhalb des Druckkontaktes angeordnete Teile der leitenden Schicht entfernt, um unerwünschte Kurzschlüsse zu vermeiden. Die leitende Schicht ist vorzugsweise besonders dünn, um die spätere Entfernung seiner Teile zu erleichtern.
Besonders vorteilhaft ist es, wenn die leitende Schicht gleichzeitig als Kristallisationsschicht (Seedlayer) dient, d.h. als Schicht, auf der das Metall des Druckkontakts besonders leicht aufwächst. Als Material für die leitende Schicht eignet sich Kupfer besonders gut, wenn das Metall ebenfalls Kupfer ist. Um Diffusion zwischen der leitenden Schicht und dem leitenden Gebiet zu verhindern, kann vor Erzeugung der leitenden Schicht eine Schicht, die als Diffusionsbarriere wirkt, aufgebracht werden. Nach Entfernung der Maske wird die Schicht, die als Diffusionsbarriere wirkt, analog zur leitenden Schicht strukturiert. Als Material für die Diffusionsbar- riere ist beispielsweise Ti, TiN, Ta, TaN und/oder TaSi geeignet. Die Diffusionsbarriere ist beispielsweise 10-50 nm dick. Ist die Diffusionsbarriere leitend, so wird sie analog zur leitenden Schicht strukturiert, um Kurzschlüsse zu vermeiden.
Zum Schutz des Druckkontaktes gegen Korrosion ist es vorteilhaft, eine Schicht auf dem Druckkontakt aufzubringen. Als Material für die Schicht, die die Korrosion verhindert, ist beispielsweise Palladium und/oder Gold geeignet. Das Palladi- um und/oder Gold wird in einer Dicke von ca. 10 nm - 1 um durch stromlose Galvanik aufgebracht. Da dabei das Palladium und/oder Gold nur auf metallische Flächen aufwächst, entsteht die Schicht, die die Korrosion verhindert, automatisch nur an Flächen des Druckkontaktes und muß nicht strukturiert werden. Alternativ wird eine Schicht, die beispielsweise TaN, WTi, TiN, TaSi oder Ta enthält, abgeschieden oder aufgesputtert und durch ein photolithographisches Verfahren anschließend so strukturiert, daß sie lediglich die freiliegenden Flächen des Druckkontaktes bedeckt.
Ein weiterer zusätzlicher erfindungsgemäßer Druckkontakt kann auch auf einer Rückseite des Substrats angebracht werden.
Über dem Druckkontakt kann, wie im Stand der Technik bekannt, eine Folie, die im wesentlichen Molybdän enthält, aufgebracht werden, über die ein Kupferblock angeordnet wird. Die Schaltungsanordnung kann anschließend in ein Keramikgehäuse einge- baut werden, wodurch der Kupferblock und die Folie auf den Druckkontakt gedrückt wird und dabei ein elektrischer und thermischer Kontakt erzeugt wird.
Die Schaltungsanordnung ist beispielsweise ein MOSFET, ein IGBT, eine Diode, ein GTO, ein Hochvoltthyristor oder ein anderes Leistungshalbleiter-Bauelement oder Hochvoltdiode.
Die Schaltungsanordnung weist insbesondere wenig Anschlüsse auf und ist für einen Betrieb mit hohen Spannungen und/oder hohen Strömen geeignet.
Im folgenden wird ein Ausführungsbeispiel der Erfindung, das in den Figuren dargestellt ist, näher erläutert.
Figur 1 zeigt einen Querschnitt durch ein Substrat, nachdem ein IGBT mit einer Metallisierungsebene und eine Passivierungsschicht erzeugt wurde.
Figur 2 zeigt den Querschnitt aus Figur 1, nachdem eine
Schicht, die als Diffusionsbarriere wirkt, eine leitende Schicht, eine Maske und ein Druckkontakt erzeugt wurden. Darüber hinaus sind ein Elektrolyt und eine Elektrode schematisch dargestellt
Figur 3 zeigt den Querschnitt aus Figur 2, nachdem die Maske entfernt wurde, die Schicht, die als Diffusionsbarriere wirkt und die leitende Schicht strukturiert wurden und eine Schicht, die Korrosion verhindert, erzeugt wurde.
Figur 4 zeigt einen vergrößerten Ausschnitt aus Figur 3.
Figur 5 zeigt einen Querschnitt durch das Substrat, nachdem Folien und Kupferblöcke aufgebracht wurden, und das Substrat in ein Keramikgehäuse gepackt wurde. Die Figuren sind nicht maßstabsgetreu.
In einem Ausführungsbeispiel umfaßt eine Schaltungsanordnung einen IGBT, der in einem Substrat 1 angeordnet ist. Source- Gebiete G (sogenannte DMOS-Zellen) sind mit einer aus dem Substrat 1 angeordneten Metallisierungsebene M verbunden (s. Figur 1) .
Zum Schutz der Schaltungsanordnung wird eine ca. 4μm dicke
Passivierungsschicht S, die Oxid, Nitrid und Polymid enthält, aufgebracht und photolithographisch so strukturiert, daß ein zu kontaktierender Bereich der Schaltungsanordnung, d.h. ein Teil der Metallisierungsebene M, freigelegt wird (s. Figur 1) .
Anschließend wird eine ca. 50 nm dicke Schicht B, die als Diffusionsbarriere dient, ganzflächig abgeschieden (s. Figur 2) .
Darüber wird durch Sputtern eine ca. 50 nm dicke leitende Schicht L ganzflächig abgeschieden (s. Figur 2).
Anschließend wird eine ca. 10 um dicke Maske P aus Photolack erzeugt, die mindestens einen Teil des durch die Schicht B, die als Diffusionsbarriere dient, und die leitende Schicht L bedeckten Teils der Metallisierungsebene M nicht bedeckt.
Die leitende Schicht L wird mit einem ersten Spannungsan- schluß verbunden. Die Schaltungsanordnung wird in einen Elektrolyten Y getaucht, der im wesentlichen CUSO4, H2SO , CL~ und Additive enthält und über eine Elektrode E mit einem zweiten Spannungsanschluß verbunden wird. Zwischen der Elektrode E und der leitenden Schicht L wird ein Strom von ca. 2 A/dm2 eingeprägt. Mit einer Aufwachsrate von ca. 1 μm/min wird Kupfer auf die leitende Schicht L, die als Kristallisationsschicht (Seedlayer) dient, und zwischen Flanken der Mas- ke P aufgebracht. Nach ca. 9 Minuten wird der galvanische Prozeß beendet. Es entsteht ein ca. 9 μm dicker Druckkontakt D aus Kupfer, der eine im wesentlichen ebene obere Fläche besitzt, die unterhalb einer oberen Fläche der Maske P liegt (s. Figur 2) .
Anschließend wird die Maske P entfernt. Der Druckkontakt D weist im wesentlichen senkrechte Flanken auf und ragt über die Passivierungsschicht S hinaus (s. Figur 3).
Mit Hilfe von H2O2, HC1 und fluorhaltigen Gasen als Ätzmittel werden freiliegende Teile der leitenden Schicht L und der Schicht B, die als Diffusionsbarriere dient, entfernt (s. Figur 3) .
Durch einen stromlosen galvanischen Prozeß wächst Palladium in einer Dicke von ca. 500nm auf freiliegende Flächen des Druckkontakt auf. Anschließend wird durch einen weiteren stromlosen galvanischen Prozeß Gold in einer Dicke von ca. 50nrα auf das Palladium aufgewachsen. Es entsteht an den Flächen des Druckkontaktes D eine ca. 550nm dicke Schicht K, die die Korrosion verhindert und Palladium und Gold enthält (s. Figur 3) .
Figur 4 zeigt einen vergrößerten Ausschnitt aus Figur 3, aus dem deutlich wird, daß die Metallisierungsebene M im Bereich der Source-Gebiete G Vertiefungen aufweist. Eine vertikale Abmessung v der Vertiefungen ist ca. 3 mal so groß wie eine horizontale Abmessung h der Vertiefungen.
Über dem Druckkontakt D und über eine der Metallisierungsebene M abgewandten Seite des Substrats 1 wird jeweils eine Folie F, die im wesentlichen Molybdän enthält, aufgebracht. Über den Folien F aus Molybdän wird jeweils ein Kupferblock C angeordnet. Die Schaltungsanordnung wird in ein Keramikgehäuse H gepackt. Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können Abmessungen der Schichten an die jeweiligen Erfordernisse angepaßt werden. Eine Dicke der Maske P ist dabei immer so groß, daß die obere Fläche des Druckkontaktes D unterhalb der oberen Fläche der Maske P liegt.
Die Maske P kann auch auf Teilen der Schicht B, die als Diffusionsbarriere dient, angeordnet sein, die ursprünglich Tei- le der Metallisierungsebene M bedecken.
Als Schicht K, die die Korrosion verhindert, können auch z. B. TaN, WTi, TaSi, Ta oder TiN als Material verwendet werden. In diesem Fall wird die Schicht K ganzflächig aufgebracht. Für den Fall, daß die Schicht K, die die Korrosion verhindert, elektrisch leitet, wird sie anschließend strukturiert, so daß sie im wesentlichen nur Flächen des Druckkontaktes D bedeckt.
Die Schaltungsanordnung kann statt ein IGBT auch ein MOSFET, eine Diode, ein GTO, ein Hochvoltthyristor oder ein anderes Leistungshalbleiter-Bauelement sein.

Claims

Patentansprüche
1 . Schaltungsanordnung,
- bei der ein Druckkontakt (D) über einem leitenden Gebiet der Schaltungsanordnung angeordnet ist und das leitende Gebiet kontaktiert,
- bei der der Druckkontakt (D) Metall enthält,
- bei der eine obere Fläche des Druckkontakts (D) im wesentlichen eben ist, - bei der die obere Fläche des Druckkontakts (D) oberhalb einer Passivierungsschicht (S) der Schaltungsanordnung liegt.
2. Schaltungsanordnung nach Anspruch 1,
- bei der der Druckkontakt (D) im wesentlichen senkrechte Flanken aufweist.
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2,
- bei der mindestens ein Teil des Druckkontakts (D) eine Vertiefung füllt, - bei der das Verhältnis einer vertikalen Abmessung (v) der Vertiefung zu einer horizontalen Abmessung (h) der Vertiefung größer als 4:1 beträgt, wobei die horizontale Abmessung (h) zwischen 0.5μm und 8μm beträgt.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,
- bei der das leitende Gebiet eine Metallisierungsebene (M) oder Teil eines Substrats (1), in dem die Schaltungsanordnung angeordnet ist, ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
- bei der das Metall Kupfer ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5,
- bei der der Druckkontakt (D) ein Leistungshalbleiterbauele- ment kontaktiert.
7. Verfahren zur Herstellung einer Schaltungsanordnung, - bei dem über einem leitenden Gebiet der Schaltungsanordnung eine Maske (P) aufgebracht wird, die einen zu kontaktierenden Bereich des leitenden Gebiets nicht bedeckt,
- bei dem Metall durch einen galvanischen Prozeß mit Strom abgeschieden wird, wodurch der Druckkontakt (D) erzeugt wird,
- bei dem das Abscheiden beendet wird, solange eine obere Fläche des Druckkontakts (D) unterhalb einer oberen Fläche der Maske (P) liegt.
8. Verfahren nach Anspruch 7,
- bei dem das Metall Kupfer ist.
9. Verfahren nach Anspruch 7 oder 8, - bei dem auf das leitende Gebiet eine leitende Schicht (L) aufgebracht wird, über die die Maske (P) erzeugt wird,
- bei dem auf die Schaltungsanordnung ein Elektrolyt für den galvanischen Prozeß aufgebracht wird,
- bei dem zur Abscheidung des Metalls eine Spannung zwischen der leitenden Schicht (L) und einer Elektrode (E) im Elektrolyt (Y) angelegt wird,
- bei dem die Maske (P) nach Erzeugung des Druckkontakts (D) entfernt wird,
- bei dem außerhalb des Druckkontakts (D) angeordnete Teile der leitenden Schicht (L) entfernt werden.
10. Verfahren nach Anspruch 9,
- bei dem vor Erzeugung der leitenden Schicht (L) eine Schicht (B) , die als Diffusionsbarriere wirkt, aufgebracht wird,
- bei dem die leitende Schicht (L) im wesentlichen aus Kupfer erzeugt wird,
- bei dem die Schicht (B) , die als Diffusionsbarriere wirkt, wie die leitende Schicht (L) strukturiert wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, - bei dem über dem Druckkontakt (D) eine Schicht (K) , die Korrosion verhindert und im wesentlichen Palladium und/oder Gold enthält, durch einen stromlosen galvanischen Prozeß aufgebracht wird.
12. Verfahren nach einem der Ansprüche 7 bis 10,
- bei dem nach Erzeugung des Druckkontakts (D) eine Schicht, die Korrosion (K) verhindert, aufgebracht wird und so strukturiert wird, daß sie im wesentlichen nur den Druck- kontakt (D) bedeckt.
13. Verfahren nach einem der Ansprüche 7 bis 12,
- bei dem das leitende Gebiet eine Metallisierungsebene (M) oder Teil des Substrats (1) ist.
PCT/DE1999/001973 1998-07-08 1999-07-01 Schaltungsanordnung und verfahren zu deren herstellung WO2000003437A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000559597A JP2002520856A (ja) 1998-07-08 1999-07-01 回路装置およびその製造方法
EP99945844A EP1095404A1 (de) 1998-07-08 1999-07-01 Schaltungsanordnung mit einem druckkontakt und verfahren zu deren herstellung
KR1020017000272A KR20010089134A (ko) 1998-07-08 1999-07-01 회로 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19830537.0 1998-07-08
DE19830537 1998-07-08

Publications (1)

Publication Number Publication Date
WO2000003437A1 true WO2000003437A1 (de) 2000-01-20

Family

ID=7873361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001973 WO2000003437A1 (de) 1998-07-08 1999-07-01 Schaltungsanordnung und verfahren zu deren herstellung

Country Status (4)

Country Link
EP (1) EP1095404A1 (de)
JP (1) JP2002520856A (de)
KR (1) KR20010089134A (de)
WO (1) WO2000003437A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
WO2009019190A1 (de) * 2007-08-03 2009-02-12 Siemens Aktiengesellschaft Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
EP2500927A3 (de) * 2011-03-17 2014-07-30 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Abscheidung einer Metallschicht auf einem Halbleiterbauelement und Halbleiterbauelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902062B2 (en) 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
FR2851258B1 (fr) * 2003-02-17 2007-03-30 Commissariat Energie Atomique Procede de revetement d'une surface, fabrication d'interconnexion en microelectronique utilisant ce procede, et circuits integres

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5871656A (ja) * 1981-10-23 1983-04-28 Toshiba Corp 圧接型半導体装置
JPS58206157A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 圧接型半導体装置
EP0254910A1 (de) * 1986-07-30 1988-02-03 BBC Brown Boveri AG Druckkontaktierter GTO-Thyristor
EP0374475A1 (de) * 1988-12-23 1990-06-27 International Business Machines Corporation Löten und Verbinden von Halbleiterkontakten
US5153695A (en) * 1986-04-30 1992-10-06 Bbc Brown, Boveri Ag Semiconductor gate-controlled high-power capability bipolar device
EP0768712A2 (de) * 1995-10-13 1997-04-16 Meiko Electronics Co., Ltd. Höckerkontakt für eine Leiterplatte und Halbleitermodul mit derselben
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5871656A (ja) * 1981-10-23 1983-04-28 Toshiba Corp 圧接型半導体装置
JPS58206157A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 圧接型半導体装置
US5153695A (en) * 1986-04-30 1992-10-06 Bbc Brown, Boveri Ag Semiconductor gate-controlled high-power capability bipolar device
EP0254910A1 (de) * 1986-07-30 1988-02-03 BBC Brown Boveri AG Druckkontaktierter GTO-Thyristor
EP0374475A1 (de) * 1988-12-23 1990-06-27 International Business Machines Corporation Löten und Verbinden von Halbleiterkontakten
EP0768712A2 (de) * 1995-10-13 1997-04-16 Meiko Electronics Co., Ltd. Höckerkontakt für eine Leiterplatte und Halbleitermodul mit derselben
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 007, no. 162 (E - 187) 15 July 1983 (1983-07-15) *
PATENT ABSTRACTS OF JAPAN vol. 008, no. 053 (E - 231) 9 March 1984 (1984-03-09) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
WO2009019190A1 (de) * 2007-08-03 2009-02-12 Siemens Aktiengesellschaft Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
EP2500927A3 (de) * 2011-03-17 2014-07-30 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Abscheidung einer Metallschicht auf einem Halbleiterbauelement und Halbleiterbauelement

Also Published As

Publication number Publication date
KR20010089134A (ko) 2001-09-29
JP2002520856A (ja) 2002-07-09
EP1095404A1 (de) 2001-05-02

Similar Documents

Publication Publication Date Title
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
EP3008753A1 (de) Leistungsmodul
DE112015004424B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102007046021A1 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102009012524A1 (de) Halbleitermodul
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE60113337T2 (de) Elektronisches Leistungsmodul mit elektronischen Hochleistungsbauteilen und zugehöriges Herstellungsverfahren
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
WO2000003437A1 (de) Schaltungsanordnung und verfahren zu deren herstellung
DE102009000541B4 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche sowie Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999945844

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020017000272

Country of ref document: KR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 559597

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09743180

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999945844

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017000272

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1999945844

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999945844

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020017000272

Country of ref document: KR