DE102011083218B4 - Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz - Google Patents

Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz Download PDF

Info

Publication number
DE102011083218B4
DE102011083218B4 DE102011083218.1A DE102011083218A DE102011083218B4 DE 102011083218 B4 DE102011083218 B4 DE 102011083218B4 DE 102011083218 A DE102011083218 A DE 102011083218A DE 102011083218 B4 DE102011083218 B4 DE 102011083218B4
Authority
DE
Germany
Prior art keywords
metallization layer
base plate
solder
insert
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011083218.1A
Other languages
English (en)
Other versions
DE102011083218A1 (de
Inventor
Olaf Hohlfeld
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011083218A1 publication Critical patent/DE102011083218A1/de
Application granted granted Critical
Publication of DE102011083218B4 publication Critical patent/DE102011083218B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitermodul umfassend: eine feste Grundplatte (1); ein isolierendes Substrat (2) mit einem Isolationsträger (20), der eine Oberseite (20t) aufweist, auf die eine oberseitige Metallisierungsschicht (22) aufgebracht ist, sowie eine Unterseite (20b), auf die eine unterseitige Metallisierungsschicht (21) aufgebracht ist; einen Leistungshalbleiterchip (8), der auf der oberseitigen Metallisierungsschicht (22) angeordnet ist; einen Einsatz (3), der zwischen der Grundplatte (1) und der unterseitigen Metallisierungsschicht (21) angeordnet ist und der eine wellige Form mit einer Vielzahl von Wellenbergen (31) und einer Vielzahl von Wellentälern (32) aufweist, wobei die Wellenberge (31) der unterseitigen Metallisierungsschicht (21) und die Wellentäler (32) der Grundplatte (1) zugewandt sind; ein Lot (4), das zwischen der unterseitigen Metallisierungsschicht (21) und der Grundplatte (1) angeordnet ist, wobei das Lot (4) sämtliche Zwischenräume zwischen der unterseitigen Metallisierungsschicht (21), der Grundplatte (1) und dem Einsatz (3) vollständig verfüllt; wobei das Lot (4) – erste Bereiche (41) aufweist, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der Grundplatte (1) und einem der Wellentäler (32) erstreckt; und – weitere erste Bereiche (41) aufweist, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der unterseitigen Metallisierungsschicht (21) und einem der Wellenberge (31) erstreckt; und wobei der wellige Einsatz (3) als eine der folgenden Ausgestaltungen ausgebildet ist: als gebogene und/oder gepresste und/oder geprägte Metallfolie; als Vlies aus Metalldrähten.

Description

  • Die Erfindung betrifft ein Halbleitermodul, insbesondere ein Halbleitermodul mit einem Einsatz. Bei Leistungselektronikmodulen handelt es sich um Halbleitermodule, die in Leistungselektronikschaltkreisen verwendet werden. Leistungselektronikmodule werden typischerweise in Fahrzeug-, Schienen- und Industrieanwendungen wie beispielsweise in Umrichtern oder in Gleichrichtern eingesetzt. Desgleichen finden sie Anwendung bei der Erzeugung und Übertragung von Energie. Bei den in den Leistungselektronikmodulen enthaltenen Halbleiterbauelementen kann es sich beispielsweise um Halbleiterchips wie z. B. Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metalloxid-Feldeffekttransistoren (MOSFETs), Sperrschicht-Feldeffekttransistoren (JFETs), Thyristoren oder Dioden handeln. Die Halbleiterchips können hinsichtlich ihrer Spannungs- und Strombelastbarkeit variieren.
  • Bei vielen Halbleitermodulen sind die Halbleiterchips auf einem flachen, metallisierten, keramikbasierten isolierenden Substrat angeordnet, da der Unterschied zwischen den thermischen Ausdehnungskoeffizienten typischer Halbleitermaterialien und den thermischen Ausdehnungskoeffizienten von Keramik geringer ist als die Differenz zwischen den thermischen Ausdehnungskoeffizienten typischer Halbleitermaterialien und den thermischen Ausdehnungskoeffizienten von Metall. Weitere Vorteile von Keramik bestehen in ihrer Durchschlagfestigkeit und ihrer guten thermischen Leitfähigkeit.
  • Um die von den Halbleiterchips erzeugte Abwärme abzuführen, werden die isolierenden Substrate bei vielen Modulen an eine metallische Grundplatte gelötet. Allerdings entstehen aufgrund thermomechanischer Beanspruchung, die durch Temperaturwechselbelastung der Halbleiterchips verursacht wird, Risse zwischen dem Lot und dem Substrat.
  • Die DE 10 2009 028 360 B3 beschreibt ein Verfahren, bei dem eine Verankerungsstruktur, die einer Vielzahl länglicher Säulen aufweist, in ein Lot eingebettet wird, das eine untere Metallisierungsschicht eines Keramiksubstrats mit einer Bodenplatte eines Halbleitermoduls verbindet.
  • Aus JP H05-136 286 A ist es bekannt, ein mit einem Siliziumchip bestücktes AlN-Substrat mittels eines Lots mit einer metallischen Trägerplatte zu verbinden. In das Lot ist ein Maschennetz aus verwobenen Nickelfasern eingebettet.
  • In US 4 529 836 A ist eine Kupferplatte beschrieben, die mit einem Aluminiumnitridsubstrat verlötet ist. In das Lot ist ein Maschennetz aus verwobenen Kupferfasern eingebettet.
  • Es besteht ein Erfordernis für ein verbessertes Halbleitermodul sowie für ein Verfahren zur Herstellung eines verbesserten Halbleitermoduls. Die Erfindung stellt hierzu ein Halbleitermodul gemäß Patentanspruch 1 bzw. ein Verfahren zur Herstellung eines Halbleitermoduls gemäß Patentanspruch 14 bereit.
  • Gemäß einer Ausgestaltung eines Halbleitermoduls umfasst das Modul eine steife Grundplatte, ein isolierendes Substrat, einen Leistungshalbleiterchip, einen Einsatz und ein Lot. Das isolierende Substrat umfasst einen Isolationsträger, der eine mit einer oberseitigen Metallisierungsschicht versehene Oberseite aufweist, sowie eine mit einer unterseitigen Metallisierungsschicht versehene Unterseite. Der Leistungshalbleiterchip ist auf der oberseitigen Metallisierungsschicht angeordnet. Der Einsatz, der eine wellige Form mit einer Vielzahl von Wellenbergen und einer Vielzahl von Wellentälern aufweist, ist so zwischen der Grundplatte und der unterseitigen Metallisierungsschicht angeordnet, dass die Wellenberge der unterseitigen Metallisierungsschicht zugewandt sind und dass die Wellentäler der Grundplatte zugewandt sind. Das Lot ist zwischen der Grundplatte und der unterseitigen Metallisierungsschicht angeordnet. Es weist erste Bereiche auf, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der Grundplatte und einem der Wellentäler erstreckt, sowie weitere erste Bereiche, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der unterseitigen Metallisierungsschicht und einem der Wellenberge erstreckt. Der der wellige Einsatz ist gemäß einer der folgenden Ausgestaltungen ausgebildet: als gebogene und/oder gepresste und/oder geprägte Metallfolie; als Vlies aus Metalldrähten.
  • Wenn das Lot geschmolzen wird, wird der Einsatz in das Lot eingebettet, so dass das Lot alle Zwischenräume zwischen der unterseitigen Metallisierungsschicht, der Grundplatte und dem Einsatz vollständig füllt. Danach wird das Lot bis zu seiner Verfestigung abgekühlt.
  • Dem Fachmann erschließen sich weitere Merkmale und Vorteile beim Studium der nachfolgenden ausführlichen Beschreibung und der begleitenden Figuren.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren näher erläutert. Die in den Figuren dargestellten Komponenten sind nicht notwendigerweise maßstäblich, vielmehr wurde darauf Wert gelegt, die Prinzipien der Erfindung zu veranschaulichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder einander entsprechende Elemente.
  • 1 zeigt einen Vertikalschnitt durch ein Keramiksubstrat, das mittels einer Lotschicht, in die ein die Form einer Dreieckswelle aufweisender Einsatz eingebettet ist, an eine Grundplatte gelötet ist.
  • 2 zeigt einen Vertikalschnitt durch ein Keramiksubstrat, das mittels einer Lotschicht, in die ein die Form einer Sinuswelle aufweisender Einsatz eingebettet ist, an eine Grundplatte gelötet ist.
  • 3 zeigt einen Vertikalschnitt durch ein Keramiksubstrat, das mittels einer Lotschicht, in die ein die Form einer Rechteckwelle aufweisender Einsatz eingebettet ist, an eine Grundplatte gelötet ist.
  • 4 zeigt eine perspektivische Ansicht eines Einsatzes, der die Form einer Dreieckswelle aufweist.
  • 5 zeigt eine perspektivische Ansicht eines Einsatzes, der die Form einer Sinuswelle aufweist.
  • 6 zeigt eine perspektivische Ansicht eines Einsatzes, der die Form einer Rechteckwelle aufweist.
  • 7 zeigt eine perspektivische Ansicht eines Einsatzes, der gegeneinander versetzte Wellenzüge aufweist, wobei jeder Wellenzug die Form einer Rechteckwelle besitzt.
  • 8A zeigt eine Draufsicht auf einen durch Prägen und Pressen eines flachen Metallbleches hergestellten Einsatzes.
  • 8B zeigt eine Seitenansicht des in 8A dargestellten Einsatzes.
  • 9A ist eine Draufsicht auf einen Einsatz, der durch Prägen eines flachen Metallblechs zur Erzeugung im Wesentlichen rechteckiger Laschen hergestellt wurde, sowie durch Biegen verschiedener Laschen in Richtung entgegengesetzter Seiten des Metallblechs.
  • 9B zeigt eine Seitenansicht des in 9A dargestellten Einsatzes.
  • 10A zeigt eine Draufsicht auf einen Einsatz, der durch Prägen eines flachen Metallblechs zur Erzeugung vieleckiger Laschen hergestellt wurde, sowie durch Biegen verschiedener Laschen in Richtung entgegengesetzter Seiten des Metallblechs.
  • 10B zeigt eine Seitenansicht des in 10A dargestellten Einsatzes.
  • 11 zeigt einen Vertikalschnitt durch einen Einsatz, der als flaches Vlies aus miteinander verhakten Fasern gebildet ist.
  • 12A zeigt einen Vertikalschnitt durch ein Keramiksubstrat, bevor dieses an eine metallische Grundplatte gelötet wird, wobei zwischen dem Substrat und der metallischen Grundplatte ein Einsatz und ein Lot angeordnet wird.
  • 12B zeigt einen Vertikalschnitt der in 12A dargestellten Komponenten nach dem Verlöten des Keramiksubstrats mit der metallischen Grundplatte.
  • 12C zeigt einen vergrößerten Ausschnitt der in 12B dargestellten Anordnung.
  • 12D zeigt eine Schnittansicht der in 12C gezeigten Anordnung in einer Schnittebene E3.
  • 12E zeigt eine Draufsicht auf die Anordnung gemäß 12D, wobei das Substrat und das Lot nicht dargestellt sind.
  • 13 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul.
  • 14 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul mit einer Grundplatte, die als Kühlkörper ausgebildet ist.
  • 15 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, bei dem sich der Einsatz über das Substrat hinaus erstreckt.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, in denen zur Veranschaulichung spezielle Ausgestaltungen gezeigt werden, mit denen sich die Erfindung realisieren lässt. In diesem Zusammenhang verwendete richtungsgebundene Terminologie wie beispielsweise "oben", "unten", "vorne", "hinten", "vorderes", "hinteres" usw. wird in Bezug auf die Ausrichtung der jeweiligen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl unterschiedlicher Ausrichtungen positioniert werden können, dient die richtungsgebundene Terminologie lediglich zur Veranschaulichung und ist in keinerlei Weise einschränkend zu verstehen. Es versteht sich, dass die Erfindung auch anhand anderer Ausgestaltungen realisiert werden kann, die sich strukturell oder logisch von den gezeigten Ausführungsformen unterscheiden. Die folgende ausführliche Beschreibung ist deshalb nicht in einem einschränkenden Sinn aufzufassen, der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Patentansprüche festgelegt. Es versteht sich, dass die Merkmale der verschiedenen beschriebenen beispielhaften Ausführungsformen beliebig miteinander kombiniert werden können, soweit nichts anderes angegeben ist oder sofern die Kombination bestimmter Merkmale technisch nicht ausgeschlossen ist.
  • Bezugnehmend auf 1 wird ein Vertikalschnitt durch eine Anordnung gezeigt, die ein isolierendes Substrat 2 umfasst, welches unter Verwendung eines Einsatzes 3 und eines Lotes 4 an die Oberseite 1t einer Grundplatte 1 gelötet ist, die beispielsweise als ebene Platte oder als Kühlkörper ausgebildet sein kann. Die Grundplatte 1 kann beispielsweise aus Metall oder aus einem Metall-Matrix-Kompositmaterial (MMC) gebildet sein. Wenn die Grundplatte 1 als Kühlkörper ausgebildet ist, kann sie Kühlrippen und/oder Durchgangsöffnungen zur Aufnahme eines flüssigen Kühlmittels aufweisen. Mögliche Kühlverfahren sind Fluidkühlung, beispielsweise mit Luft oder einem flüssigen Kühlmittel, oder Verdampfungskühlung. Die Grundplatte 1 kann außerdem aus einem Material mit einer guten thermischen Leitfähigkeit wie z. B. Kupfer oder Aluminium hergestellt sein, oder aus einer Legierung mit zumindest einem dieser Metalle.
  • Das isolierende Substrat 2 umfasst einen Isolationsträger 20, der als flaches Plättchen ausgebildet ist, das auf einer Oberseite 20t mit einer oberseitigen Metallisierungsschicht 22 versehen ist, und das auf seiner entgegengesetzten Unterseite 20b mit einer unterseitigen Metallisierungsschicht 21 versehen ist. Die oberseitige Metallisierungsschicht 22 ist zu Leiterbahnen und/oder Leiterflächen strukturiert, an denen ein oder mehrere elektronische Bauelemente wie beispielsweise Leistungshalbleiterchips an dem isolierenden Substrat 2 befestigt und gegebenenfalls elektrisch leitend miteinander verbunden werden können. Die unterseitige Metallisierungsschicht 21 ist als unstrukturierte Metallisierungsschicht ausgebildet, allerdings kann sie gegebenenfalls auch strukturiert sein.
  • Die Metallisierungsschichten 21 und 22 sind fest verbunden mit der Unterseite 20b bzw. mit der Oberseite 20t des Isolationsträgers 20, der beispielsweise aus einem geeigneten keramischen Material wie z. B. Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Berylliumoxid (BeO) bestehen kann. Die Metallisierungen 21 und 22 können beispielsweise aus Kupfer bestehen. Bei dem isolierenden Substrat 2 kann es sich z. B. um ein DCB-Substrat (DCB = direct copper bonded), um eine DAB-Substrat (DAB = direct aluminum brazed) oder um ein AMB-Substrat (AMB = active metal brazed) handeln. Optional können die Metallisierungen 21 und/oder der Einsatz 3, unabhängig voneinander, zusätzlich mit einer oder mehreren der Materialien Silber, beschichte sein, um eine lötbare Oberfläche zu erhalten oder um die Herstellung einer Niedertemperaturverbindung (NTV; engl.: LTJT = low temperature joining technique) zwischen einem Halbleiterchip und der oberen Metallisierungsschicht 22 zu erleichtern. Ebenfalls optional kann die Metallisierung 22 mit Silber, NiAu, NiPd, NiPdAu beschichtet sein.
  • Die Kontaktoberfläche 1t der Grundplatte 1 kann weiterhin mit einer Beschichtung mit Silber oder Kupfer oder Kombinationen dieser Materialien beschichtet werden, um eine lötbare Oberfläche zu erhalten. Diese Beschichtung kann z. B. durch Galvanisieren, durch Sputtern oder durch Gasphasenabscheidung erzeugt werden.
  • Der Einsatz 3 besitzt eine wellige Struktur mit einer Anzahl von Wellenbergen 31 und Wellentälern 32. Die Wellenberge 31 und die Wellentäler 32 können über den gesamten Einsatz 3 verteilt sein.
  • Um das isolierende Substrat 2 und den Einsatz 3 an die Grundplatte 1 zu löten, wird ein Lot 4 verwendet, welches während des Lötprozesses aufgeschmolzen wird, so dass es in sämtliche zwischen dem isolierenden Substrat 2, der Grundplatte 1 und dem Einsatz 3 verbleibende Zwischenräume eindringt und diese vollständig verfüllt. Um die Ausbildung von Schrumpfungslunkern zu vermeiden, kann der Lötprozess optional im Vakuum durchgeführt werden. Die Löttemperatur, bis zu der das Lot 4 während des Lötprozesses erhitzt wird, kann beispielsweise 240°C bis 400°C betragen.
  • Die Menge des verwendeten Lotes kann dabei geringfügig größer gewählt werden als nötig ist, um das Volumen aller Zwischenräume vollständig auszufüllen. Dadurch wird einerseits vermieden, dass der Abstand zwischen dem Einsatz 3 und der Oberseite 1t der Grundplatte 1 unnötig groß wird, andererseits aber ausreichend groß ist, um die Toleranzen auszugleichen, die auf unterschiedlichen Dicken und Unregelmäßigkeiten der zu lötenden Bauelement beruhen. Unter Verwendung des bezugnehmend auf die 12A bis 12D erläuterten Verfahrens dringt das Lot durch Kapillarwirkung in den Spalt zwischen der dem Einsatz 3 zugewandten Unterseite der unterseitigen Metallisierungsschicht 21 und der dem Einsatz 3 zugewandten Oberseite der Grundplatte 1 ein und wird im Spaltbereich in eine dünne Legierungsschicht umgewandelt.
  • Der Einsatz 3 dient unter Anderem dazu, die in dem Lot 4 auftretenden thermomechanischen Spannungen durch eine vertikale Verteilung in dem Lot 4 abzubauen und dadurch zu verhindern, dass sich das Lot insbesondere an der Grenze zwischen der Unterseite der unterseitigen Metallisierungsschicht 21 und dem Lot 4 ablöst, indem sich die an der Grenze auftretenden Kräfte nicht in dem Maße auf die Eckbereiche der Lotschicht konzentrieren, wie dies bei einer herkömmlichen Lötverbindung der Fall ist.
  • Wie nachfolgend ausführlich erläutert wird, erleichtern die sehr geringen Abstände zwischen den Wellenbergen 31 und der unterseitigen Metallisierungsschicht 21 bzw. zwischen den Wellentälern 32 und der Grundplatte 1 die Ausbildung erster Bereiche, die sich kontinuierlich zwischen den Wellenbergen 31 und der unterseitigen Metallisierungsschicht 21 bzw. zwischen den Wellentälern 32 und der Grundplatte 1 erstrecken und die eine fest Verbindung zwischen der unterseitigen Metallisierungsschicht 21, dem Einsatz 3 und der Grundplatte 1 bewirken.
  • Die 2 und 3 zeigen Anordnungen, wie sie bereits bezugnehmend auf 1 erläutert wurden, jedoch mit dem Unterschied, dass die Einsätze 3 jeweils eine andere Gestalt aufweisen. Wie beispielsweise in 2 gezeigt ist, können die Wellenberge 31 und die Wellentäler 32 des Einsatzes 3 gekrümmt sein. Gemäß einer anderen, in 3 gezeigten Ausgestaltung kann der Einsatz 3 Rechteckwellen aufweisen.
  • Die 4, 5 und 6 zeigen perspektivische Ansichten der in den Anordnungen gemäß den 1, 2 bzw. 3 verwendeten Einsätze 3. Auch wenn die dargestellten Einsätze 3 nicht unterbrochen sind, kann jeder Einsatz 3 gemäß der vorliegenden Erfindung auch mit Öffnungen versehen sein, um die Einbettung des Einsatzes 3 in dem Lot 4 während des Lötprozesses zu erleichtern.
  • Gemäß einem weiteren, in 7 gezeigten Beispiel kann ein Einsatz 3 mehrere Wellenzüge aufweisen. Bei dem gezeigten Beispiel sind die Wellenzüge in Richtung der Wellenzüge gegeneinander versetzt. Auch wenn es sich bei den Wellen der gezeigten Wellenzüge um Rechteckwellen handelt, kann jede andere Wellenform ebenso verwendet werden.
  • Noch ein weiteres Beispiel für einen Einsatz ist in 8A gezeigt, die eine Draufsicht auf einen Einsatz 3 darstellt. Der Einsatz 3 wurde durch Stanzen sowie Pressen und/oder Prägen eines flachen ebenen Metallbleches hergestellt. Während des Stanzprozesses wurde eine Anzahl von Trennlinien 51, 52 erzeugt, die paarweise parallel zueinander verlaufen. In einem nachfolgenden Press- und/oder Prägeverfahren wurden Abschnitte 5 des Metallbleches, die zwischen den Trennlinien 51, 52 eines jeden Paares angeordnet sind, umgebogen, so dass die Abschnitte 5 aus der Schicht des ursprünglich flachen Metallbleches herausgebogen werden, wobei Wellenberge 31, Wellentäler 32 und Öffnungen 33 entstehen. Eine Seitenansicht dieses Einsatzes 3 zeigt 8B.
  • Abweichend von den in den 8A und 8B gezeigten Beispielen, können unterschiedliche Abschnitte 5 ebenso auch in Richtung entgegengesetzter Seiten des ursprünglich flachen ebenen Metallbleches gebogen werden.
  • Weiterhin können Einsätze, wie sie beispielsweise in den 9A und 10A und den entsprechenden Seitenansichten in den 9B bzw. 10B gezeigt sind, auch durch Stanzen und Biegen des ursprünglich flachen Metallbleches hergestellt werden. Hierzu wird das flache Metallblech gestanzt, so dass nichtlineare Trennlinien 53 entstehen. Eine jede dieser Trennlinien 53 begrenzt einen Abschnitt 5 des Metallbleches. In einem nachfolgenden Schritt werden die Abschnitte 5 gebogen, so dass sie aus der Schicht des ursprünglich flachen Metallbleches herausragen. Das Biegen eines Abschnittes 5 kann entlang einer Linie G erfolgen, die durch beide Enden der betreffenden Trennlinie 53 verläuft. Wie insbesondere in den 9B und 10B zu sehen ist, können verschiedene Abschnitte 5 in Richtung entgegengesetzter Seiten des ursprünglich flachen Metallbleches gebogen werden. Die Biegewinkel können beispielsweise, wie in den 9B und 10B gezeigt ist, 90° betragen. Allerdings sind Biegewinkel im Bereich von mehr als 0° und von weniger als 90° ebenfalls möglich. In diesem Fall wirken die Abschnitte 5 als Federn, die die unterseitige Metallisierungsschicht 21 oder die Grundplatte 1 kontaktieren, wenn der Einsatz 3 zwischen der Grundplatte 1 und dem Substrat 2 angeordnet wird und die Grundplatte 1 und das Substrat 2 während des Lötprozesses gegeneinander gepresst werden.
  • Im Sinne der vorliegenden Erfindung wird als Blech auch eine Folie angesehen. In jedem Fall, in dem der Einsatz 3 als Folie ausgebildet ist, kann dessen Dicke d3 beispielsweise im Bereich von 20 µm bis 200 µm liegen, oder im Bereich von 20 µm bis 100 µm.
  • Ein weiteres Beispiel für einen Einsatz 3, der als flaches Vlies aus miteinander verhakten Fasern gebildet ist, ist in 11 gezeigt. Der Einsatz 3 umfasst eine Anzahl von Fasern oder ist aus einer Anzahl von Fasern gebildet, die relativ zueinander irregulär angeordnet sind.
  • Unter Bezugnahme auf die 12A bis 12D wird nun ein Verfahren zur Herstellung einer Lötverbindung zwischen einem isolierenden Substrat 2 und einer beispielsweise als ebene metallische Grundplatte für ein Leistungshalbleitermodul ausgebildeten Grundplatte 1 veranschaulicht, wobei ein Einsatz 3 verwendet wird, der anfänglich unabhängig ist von dem isolierenden Substrat 2. Bei dieser Anordnung wird der Einsatz 3 zwischen der unterseitigen Metallisierungsschicht 21 des isolierenden Substrates 2 und der metallischen Oberfläche 1t der Grundplatte 1 platziert, nachdem ein Lot 4 zwischen dem Einsatz 3 und der metallischen Oberfläche 1t angeordnet wurde. Das Lot 4 kann beispielsweise als vorgeformtes Lotplättchen (preform lot) mit einer Gesamtdicke D4 im Bereich von 50 µm bis 500 µm oder von 50 µm bis 300 µm auf die metallische Oberfläche 1t und/oder auf die der metallischen Oberfläche 1t zugewandte Unterseite des Einsatzes 3 aufgebracht werden, oder es kann auf die metallische Oberfläche 1t als vorgefertigten Lotplättchen aufgelegt werden.
  • Anstelle eines vorgeformten Lotes 4 kann ebenso eine Lotpaste verwendet werden. Eine derartige Lotpaste kann beispielsweise auf die Oberseite 1t der Grundplatte 1 aufgetragen werden.
  • Grundsätzlich hängt die Gesamtdicke D4 des verwendeten Lotes 4 von dem erforderlichen Lotvolumen ab, das erforderlich ist, um die Zwischenräume in dem Einsatz 3 zu verfüllen. Beim Verlöten des isolierenden Substrates 2 und des Einsatzes 3 mit der metallischen Oberfläche 1t der Grundplatte 1 bettet das Lot 4 den Einsatz 3 ein und füllt sämtliche Zwischenräume zwischen der unterseitigen Metallisierungsschicht 21, der metallischen Oberfläche 1t und dem Einsatz 3 vollständig aus. Das bedeutet, dass im Idealfall nach der Vervollständigung des Lötprozesses keine unverfüllten oder mit Gas gefüllten Zwischenräume verbleiben. Wie bereits oben erläutert wurde, erleichtern es Öffnungen 33, dass das flüssige Lot 4 an beide Seiten des Einsatzes 3 gelangen kann. Falls ein Einsatz 3 ohne Öffnungen verwendet wird, muss das Lot 4 entweder um die seitlichen Kanten des Einsatzes 3 fließen, oder es wird Lot 4 auf beiden Seiten des Einsatzes 3 bereitgestellt, d. h. sowohl zwischen dem Einsatz 3 und der unterseitigen Metallisierungsschicht 21 als auch zwischen dem Einsatz 3 und der Grundplatte 1.
  • Grundsätzlich ist die Menge des verwendeten Lotes 4, beispielsweise durch die Wahl einer geeigneten Dicke eines Lotplättchens, so bemessen, dass nach dem Lötprozess sämtliche Zwischenräume durch das Lot 4 verfüllt sind. Während des Lötens werden, wenn das Lot 4 aufgeschmolzen ist, das isolierende Substrat 2, der Einsatz 3, das Lot 4 und die Grundplatte 1 gegeneinander gepresst. Das geschmolzene Lot 4 dringt in die dünnen Spalte zwischen den Wellenbergen 31 und der unterseitigen Metallisierungsschicht 21 und in die dünnen Spalte zwischen den Wellentälern 32 und der Grundplatte 1 ein, soweit solche Spalte überhaupt existieren. Nachfolgend wird das Lot 4 unter seinen Schmelzpunkt abgekühlt. Sobald sich das Lot 4 verfestigt hat, bildet es zusammen mit dem isolierenden Substrat 2, dem Einsatz 3 und der Grundplatte 1 einen festen Verbund, wie er in 12B gezeigt ist, der gegenüber Temperaturwechseln beständig ist. Wie in 12B zu sehen ist, gibt es Abschnitte des Lotes 4, die sich durchgehend von der unterseitigen Metallisierungsschicht 21 durch eine Öffnung 33 hindurch (siehe 12A) bis zur Grundplatte 1 erstrecken. Durch den Einsatz 3 wird das Wachstum von Rissen, die während des Betriebs einer solchen Anordnung in dem Lot 4 entstehen, gehemmt.
  • Um mechanische Spannungen abzubauen, kann der Einsatz 3 vor dem Lötprozess außerdem getempert werden, beispielsweise bei Temperaturen von mehr als 350°C.
  • Aus der folgenden, in 12C gezeigten Ansicht, die einen vergrößerten Ausschnitt des in 12B dargestellten Verbundes zeigt, umfasst das Lot 4 erste Bereiche 41 und zweite Bereiche 42. Jeder erste Bereich 41 erstreckt sich durchgehend entweder zwischen einem Wellenberg 31 und der Unterseite der Metallisierungsschicht 21, oder zwischen einem Wellental 32 und der Grundplatte 1. In den ersten Bereichen 41 besteht das Lot 4 im Idealfall ausschließlich aus einem oder mehreren intermetallischen Phasen. Wenn das Lot 4 beispielsweise Zinn aufweist, und wenn weiterhin von den Elementen "unterseitige Metallisierungsschicht 21" und "Einsatz 3" zumindest eines Kupfer aufweist, können sich während des Lötprozesses intermetallische Kupfer-Zinn-Phasen (z.B. Cu3Sn, Cu6Sn5) ausbilden, sofern ausreichend Kupfer, das in der unterseitigen Metallisierungsschicht 21 und/oder in dem Einsatz 3 enthalten ist, in das flüssige Lot 4 eindiffundiert. Um ausreichend Kupfer bereitzustellen, muss das in einem Einsatz 3 enthaltene Kupfer nicht notwendigerweise gleichmäßig über den Einsatz 3 verteilt sein. Stattdessen ist es ebenso möglich, einen Einsatz 3 dadurch herzustellen, dass Kupfer oder eine Kupfer enthaltende Beschichtung auf einen Körper aufgebracht wird, der kein oder nur wenig Kupfer enthält. Die Dicke einer solchen Beschichtung kann beispielsweise im Bereich von 2 µm bis 10 µm liegen.
  • Die intermetallischen Phasen weisen eine mechanische Festigkeit auf, die höher ist als die mechanische Festigkeit, die das Lot vor dem Lötprozess aufweist, und die höher ist als die mechanische Festigkeit, die das Lot 4 nach Abschluss des Lötprozesses in den zweiten Bereichen 42 aufweist. Die Ausbildung der Bereiche 42 erfolgt, wenn nicht ausreichend Kupfer in das flüssige Lot 4 eindiffundieren konnte. Der Verlauf der Diffusion hängt ab von der Löttemperatur und der Lötzeit.
  • Daher ist es gemäß der Nebenbedingung, dass die Löttemperatur gering und die Lötzeit kurz gehalten werden sollen, vorteilhaft, wenn der Abstand d23 zwischen der unterseitigen Metallisierungsschicht 21 und dem Einsatz 3 (d. h. zwischen der unterseitigen Metallisierungsschicht und den Wellenbergen 31) und der Abstand d13 zwischen der Grundplatte 1 und dem Einsatz 3 (d. h. zwischen der Grundplatte 1 und den Wellentälern 32) gering ist. Beispielsweise kann ein jeder der Abstände d13 und d23 weniger als 20 µm betragen.
  • Im Sinne der vorliegenden Erfindung wird ein Bereich eines Lotes 4 als erster Bereich 41 angesehen, wenn er zu wenigstens 90 Vol% aus einer oder mehreren intermetallischen Phasen besteht. Beispielsweise kann der Abstand d23 zwischen einem jeden Wellenberg 31 und der unterseitigen Metallisierungsschicht 21 kleiner oder gleich 30 µm betragen, beispielsweise im Bereich von 2 µm bis 30 µm liegen, und der Abstand d13 zwischen einem jeden Wellental 32 und der Grundplatte 1 kann kleiner oder gleich 30 µm betragen, beispielsweise im Bereich von 2 µm bis 30 µm liegen. Es wird betont, dass intermetallische Phasen ebenso nahe der Oberflächen der unterseitigen Metallisierungsschicht 21, der Grundplatte 1 und des Einsatzes 3 auftreten können, soweit diese Kupfer enthalten und sich in Kontakt mit dem flüssigen Lot 4 befinden. Grundsätzlich kann die Ausbildung zweiter Bereiche 42 vermieden werden, wenn die Lötzeit ausreichend lang gewählt wird.
  • Die Löttemperatur kann beispielsweise im Bereich von 240°C bis 400°C liegen, und/oder beispielsweise größer oder gleich 330°C gewählt werden, um die Ausbildung intermetallischer Phasen zu erleichtern.
  • Als weiterer Vorteil ist der Schmelzpunkt der intermetallischen Phasen, d. h. der Schmelzpunkt des verfestigten Lotes 4 in den ersten Bereichen 41, höher als der Schmelzpunkt, den das Lot 4 vor dem Lötprozess aufweist, und höher als der Schmelzpunkt, den das verfestigte Lot 4 in den zweiten Bereichen 42 aufweist. Wenn beispielsweise die ersten Bereiche 41 ausschließlich aus intermetallischen Kupfer-Zinn-Phasen gebildet sind, beträgt der Schmelzpunkt des Lotes 4 wenigstens 415°C, was dem Schmelzpunkt von Cu6Sn5 entspricht. Daher ermöglicht das Vorhandensein erster Bereiche 41 den Betrieb eines Halbleitermoduls bei vergleichsweise hohen Temperaturen. Im Vergleich dazu ist der Schmelzpunkt in dem/den zweiten Bereich(en) 42 des Lotes 4 signifikant geringer als der Schmelzpunkt des Lotes 4 in den ersten Bereichen 41. Beispielsweise kann der Schmelzpunkt in den zweiten Bereichen 42 kleiner sein als 300°C. 12D zeigt eine Schnittansicht der in 12C dargestellten Anordnung in einer Schnittebene E3, 12E eine Draufsicht auf die Anordnung gemäß 12B, wobei das Substrat 2 und das Lot 4 entfernt bzw. nicht dargestellt sind.
  • Weiterhin kann das Lot nahe der Grundplatte 1 ein Lötdepot aufweisen, das zum Ausgleich von Toleranzen dient. Das Lötdepot, das beispielsweise galvanisch aufgebracht werden kann, kann eine Dicke im Bereich von 5 µm bis 30 µm aufweisen.
  • 13 zeigt eine vertikale Schnittansicht eines Leistungshalbleitermoduls 100, das, wie vorangehend beschrieben, ein isolierendes Substrat 2 aufweist, dessen unterseitige Metallisierungsschicht 21 unter Verwendung eines Lotes 4 und eines Einsatzes 3 an eine Grundplatte 1 gelötet ist. Das Modul 100 weist weiterhin ein Gehäuse 6 mit einem seitlich umlaufenden isolierenden Rahmen 61 auf, sowie einen optionalen Gehäusedeckel 62. Die Grundplatte 1 ist als metallische Grundplatte ausgebildet, die die untere Gehäusewand des Moduls 100 darstellt. Die Grundplatte 1 kann eine Dicke im Bereich von 0,1 mm bis 20 mm besitzen.
  • Auf der oberseitigen Metallisierungsschicht 22 des isolierenden Substrats 2 sind einige Leistungshalbleiterchips 8 montiert und mit dem isolierenden Substrat 2 mittels einer Verbindungsschicht 81, beispielsweise einem Lot, einem elektrisch leitenden Kleber oder einer druckgesinterten silberhaltigen Verbindungsschicht, verbunden. Bei den Leistungshalbleiterchips 8 kann es sich beispielsweise um steuerbare Leistungshalbleiterchips wie z.B. Transistoren, MOSFETs, IGBTs, Thyristoren oder JFETs handeln, oder um Leistungsdioden. Die Leistungshalbleiterchips 8 sind Halbleiterchips, die hohe Nominalströme von mehr als 50 A oder mehr als 75 A aufweisen und/oder die hohe Nennsperrspannungen von beispielsweise mehr als 400 V besitzen. Zusätzlich kann die Grundfläche der Leistungshalbleiterchips größer sein als 5,5 mm × 5,5 mm, oder größer als 7 mm × 7 mm.
  • Zur Verschaltung der Halbleiterchips 8 sind Bonddrähte 82 vorgesehen, die an Abschnitte der oberseitigen Metallisierungsschicht 22 gebondet sind. Anstelle von Bonddrähten 83 können ebenso metallische Clips verwendet werden, die beispielsweise an die Oberseiten der Halbleiterchips und/oder an die oberseitige Metallisierungsschicht 22 mittels Löten, elektrisch leitendem Kleben oder Silberdrucksintern verbunden sind.
  • Um das Leistungshalbleitermodul extern anzuschließen, beispielsweise an eine Spannungsversorgung, eine Last, eine Steuereinrichtung oder dergleichen, sind elektrische Anschlüsse 91, 92, 93, 94 vorgesehen, von denen die Anschlüsse 91, 92 beispielsweise dazu ausgebildet sein können, die Verbindung zu einer Versorgungsspannung herzustellen, und die elektrisch und/oder mechanisch mit Abschnitten 221, 222, 223, 224, 225, 226 der oberseitigen Metallisierungsschicht 22 verbunden sein können. Anschlüsse zur Spannungsversorgung können auch in dem Rahmen 61 des Gehäuses 6 angeordnet und durch Drahtbonden an die oberseitige Metallisierungsschicht 22 angeschlossen sein. Bei den Anschlüssen 93, 94 kann es sich um Steueranschlüsse handeln, beispielsweise um Steueranschlüsse für einen oder mehrere der Leistungshalbleiterchips 8, oder um Ausgangsanschlüsse zur Ausgabe von Signalen, die eine Information betreffend den Status des Leistungshalbleitermoduls 100 repräsentieren.
  • Der Leistungshalbleiterchip 8 wird von einer optionalen Leiterplatte (PCB) 95 überdeckt, die zur Verschaltung interner Treiberanschlüsse dient. Die Leiterplatte 95 kann außerdem mit elektronischen Bauelementen bestückt sein, die dazu dienen, die steuerbaren der Leistungshalbleiterchips 8 zu steuern. Leistungshalbleitermodule, die mit Steuerelektronik ausgestattet sind, werden auch als "intelligente" Leistungshalbleitermodule (IPMs = Intelligent Power Modules) bezeichnet.
  • Um die dielektrische Durchbruchsfestigkeit zu erhöhen, ist der Gehäuserahmen 61 mit einer optionalen Vergussmasse 51, beispielsweise einem Silikongel, vergossen, das sich in einer vertikalen Richtung v von dem isolierenden Substrat 2 zumindest bis über den Leistungshalbleiterchip 8 oder die Bonddrähte 82 oder beispielsweise bis zu der optionalen Leiterplatte 95 erstreckt. Oberhalb der Vergussmasse 51 befindet sich eine optionale, harte Vergussmasse 52, beispielsweise ein Epoxidharz, um die elektrischen Anschlüsse 91, 92, 93, 94 elektrisch zu isolieren und die mechanische Stabilität des Moduls zu erhöhen. Dabei verläuft die vertikale Richtung v senkrecht zum Isolationsträger 20, d.h., die vertikale Richtung v ist durch die Flächennormale auf die Oberseite des Isolationsträgers 20 gegeben, d. h. durch dessen Seite, die dem wenigstens einen Leistungshalbleiterchip 8 zugewandt ist.
  • Weiterhin ist in 13 dargestellt, dass sich der gesamte Einsatz 3 entlang der unterseitigen Metallisierungsschicht 21 des isolierenden Substrates 2 erstrecken kann. Grundsätzlich kann jede Anordnung, beispielsweise jede der unter Bezugnahme auf die 1 bis 12 erläuterten Ausgestaltungen, für die Wahl der Geometrie des Einsatzes 3 in Betracht kommen.
  • Zur Herstellung des Leistungshalbleitermoduls 100 können die Leistungshalbleiterchips 8 fest mit der oberseitigen Metallisierungsschicht 22 verbunden werden, bevor die metallische Oberfläche 1g an die unterseitige Metallisierungsschicht 21 und den Einsatz 3 gelötet wird. Der durch das Verlöten der metallischen Oberfläche 1t mit der unterseitigen Metallisierungsschicht 21 und dem Einsatz 3 hergestellte Verbund kann dann mit elektrischen Anschlüssen 91, 92, 93, 94 bestückt und die korrekte elektrische Funktion des hergestellten Moduls getestet werden. Bei positivem Test kann das Modul in seiner Gesamtheit in den Gehäuserahmen 61 oder in das Modulgehäuse 6 eingesetzt und dann mit den optionalen Vergussmassen 51 und 52 vergossen werden. Es ist vorteilhaft, wenn das Modul mit elektrischen Anschlüssen 91, 92, 93, 94 versehen wird, bevor es in einen Rahmen 61 oder in ein Modulgehäuse 6 eingesetzt wird, wenn die ordnungsgemäße elektrische Funktion des hergestellten Moduls getestet werden soll. Falls der Modultest negativ ausfallen sollte, kann das Modul durch ein funktionierendes Modul ersetzt werden, bevor es in dem Modulgehäuse 6 oder dem Gehäuserahmen 61 installiert wird.
  • Die Betriebstemperatur der Grundplatte 1 und des Substrates 2 in einem Leistungshalbleitermodul 100 kann zwischen 60°C und 100°C betragen, während die Lagerungstemperatur im Bereich zwischen –40°C und +125°C oder zwischen –40°C und 150°C liegen kann.
  • Bezugnehmend auf 14 wird ein weiteres Beispiel für ein mögliches Leistungshalbleitermodul 100 gezeigt. Dieses Modul 100 weist dieselben Merkmale auf wie das in 13 gezeigte Modul mit dem einzigen Unterschied, dass die Grundplatte 1 als Kühlkörper ausgebildet ist, der auf seiner dem Substrat 2 abgewandten Seite mit Kühlrippen versehen ist.
  • Auch wenn in den Beispielen gemäß den 13 und 14 nur ein Substrat 2 gezeigt ist, das mittels eines Lotes 4 zusammen mit einem Einsatz 3 mit einer Grundplatte 1 verlötet ist, können bei alternativen Modulen 100 ebenso zwei oder mehr Substrate 2 auf dieselbe Weise an eine gemeinsame Grundplatte 1 gelötet werden, wie es unter Bezugnahme auf die vorangehenden Figuren erläutert wurde.
  • In 15 ist beispielhaft dargestellt, dass sich ein Einsatz 3 in lateraler Richtung über das Substrat 2 hinaus erstrecken kann. Insbesondere kann sich ein Einsatz 3 in jeder zur vertikalen Richtung v senkrechten lateralen Richtung über das Substrat 2 hinaus erstrecken. Im Fall von mehr als einem an dieselbe Grundplatte 1 gelöteten Substrat 2 kann sich ein Einsatz 3 in einer oder jeder lateralen Richtung über ein jedes dieser Substrate 2 hinaus erstrecken, oder, alternativ dazu, über einige dieser Substrate 2 hinaus.
  • Bei einem Halbleitermodul 100 kann ein Einsatz 3 selektiv an einer Kante eines Substrates 2 oder unterhalb aktiver Chipbereiche platziert werden. Eine selektive Anordnung unterhalb eines aktiven Chipbereichs verbessert die Wärmeableitung aus dem aktiven Bereich.
  • Grundsätzlich kann jeder im Sinne der vorliegenden Erfindung verwendete Einsatz 3, insbesondere die unter Bezugnahme auf die 1 bis 15 beispielhaft beschriebenen Einsätze 3, folgende Merkmale aufweisen:
    Die Wellen eines Einsatzes 3 können periodisch oder aperiodisch sein. Im Falle einer periodischen Struktur kann die Periode der Wellen beispielsweise im Bereich von 100 µm bis 2 mm liegen, oder im Bereich von 300 µm bis 1 mm (siehe 4 bis 7, 8A, 8B, 9B und 10B).
  • Ein Einsatz 3 kann eines oder mehrere der folgenden Materialien umfassen oder aus einem oder mehreren der folgenden Materialen bestehen: Kupfer (Cu), Eisen (Fe), Nickel (Ni), Bronze, Messing.
  • Die Höhe h3 des Einsatzes 3 kann beispielsweise wenigstens 100 µm betragen, sie kann beispielsweise im Bereich von 100 µm bis 1 mm liegen (siehe die 4, 5, 6, 7, 8B, 9B, 10B und 11).
  • Der Abstand d31 zwischen zwei benachbarten Wellenbergen 31 kann größer oder gleich 100 µm sein, oder größer oder gleich 300 µm.
  • Weiterhin kann der Abstand d31 kleiner oder gleich 2 mm sein, oder kleiner oder gleich 1 mm.
  • Ein Einsatz 3 kann Kupfer aufweisen oder aus Kupfer bestehen, oder eine Legierung mit Kupfer oder Zinn aufweisen oder aus einer Legierung aus Kupfer und Zinn bestehen.
  • Bei dem Material der Grundplatte 1 kann es sich u.a. um Kupfer oder Aluminium oder ein Metall-Matrix-Kompositmaterial (MMC), wie beispielsweise AlSiC oder CuMo oder MoAlNi, oder AlC handeln. Außerdem kann die Grundplatte 1 mit einem Metall wie beispielsweise Kupfer beschichtet sein, das zusammen mit einem oder mehreren Bestandteilen des verwendeten Lots die Ausbildung intermetallischer Phasen unterstützt.
  • Die Oberflächen der unterseitigen Metallisierungsschicht 21 und/oder der oberseitigen Metallisierungsschicht 22 und/oder der Grundplatte 1 und/oder des Einsatzes 3 können, unabhängig voneinander, beschichtet sein, beispielsweise durch Galvanisieren, Sputtern, oder durch Gasphasenabscheidung, und zwar mit Metallen wie z.B. Silber (Ag) oder Kupfer (Cu), im Fall der oberseitigen Metallisierungsschicht 22 auch mit Metallen wie z.B. Nickel (Ni) oder Gold (Au), um das Löten oder die Ausbildung intermetallischer Phasen zu erleichtern. Die Dicke derartiger Beschichtungen kann beispielsweise im Bereich von 100 nm bis 20 µm liegen.
  • Lote 4, wie beispielsweise SnSb5, SnAg3,5, SnAg3,5Cu0,5, SnAg3,5Cu0,7, SnAg20, J, K, L-Legierungen, oder SnxAgy, SnxCuy mit x + y = 1, oder SnxAgyCuz mit x + y + z = 1 können einen signifikanten Anteil von Zinn aufweisen, um die Ausbildung intermetallischer Kupfer-Zinn-Phasen während des Lötprozesses zu ermöglichen.

Claims (17)

  1. Halbleitermodul umfassend: eine feste Grundplatte (1); ein isolierendes Substrat (2) mit einem Isolationsträger (20), der eine Oberseite (20t) aufweist, auf die eine oberseitige Metallisierungsschicht (22) aufgebracht ist, sowie eine Unterseite (20b), auf die eine unterseitige Metallisierungsschicht (21) aufgebracht ist; einen Leistungshalbleiterchip (8), der auf der oberseitigen Metallisierungsschicht (22) angeordnet ist; einen Einsatz (3), der zwischen der Grundplatte (1) und der unterseitigen Metallisierungsschicht (21) angeordnet ist und der eine wellige Form mit einer Vielzahl von Wellenbergen (31) und einer Vielzahl von Wellentälern (32) aufweist, wobei die Wellenberge (31) der unterseitigen Metallisierungsschicht (21) und die Wellentäler (32) der Grundplatte (1) zugewandt sind; ein Lot (4), das zwischen der unterseitigen Metallisierungsschicht (21) und der Grundplatte (1) angeordnet ist, wobei das Lot (4) sämtliche Zwischenräume zwischen der unterseitigen Metallisierungsschicht (21), der Grundplatte (1) und dem Einsatz (3) vollständig verfüllt; wobei das Lot (4) – erste Bereiche (41) aufweist, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der Grundplatte (1) und einem der Wellentäler (32) erstreckt; und – weitere erste Bereiche (41) aufweist, von denen jeder wenigstens 90 Vol.% von einer oder mehreren intermetallischen Kupfer-Zinn-Phasen aufweist und sich durchgehend zwischen der unterseitigen Metallisierungsschicht (21) und einem der Wellenberge (31) erstreckt; und wobei der wellige Einsatz (3) als eine der folgenden Ausgestaltungen ausgebildet ist: als gebogene und/oder gepresste und/oder geprägte Metallfolie; als Vlies aus Metalldrähten.
  2. Halbleitermodul nach Anspruch 1, bei dem das Lot (4) zweite Bereiche (42) aufweist, die außerhalb der ersten Bereiche (41) angeordnet sind und die einen Schmelzpunkt aufweisen, der geringer ist als der Schmelzpunkt der intermetallischen Kupfer-Zinn-Phase Cu6Sn5.
  3. Halbleitermodul gemäß Anspruch 2, bei dem das Lot (4) in dem zweiten Bereich (42) einen Schmelzpunkt von weniger als 300°C aufweist.
  4. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der Abstand zwischen einem jeden der Wellenberge und der unterseitigen Metallisierungsschicht (21) kleiner ist als 20 µm.
  5. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der Abstand zwischen einem jeden der Wellentäler (32) und der Grundplatte (1) geringer ist als 20 µm.
  6. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der Abstand zwischen zwei benachbarten Wellenbergen (31) größer oder gleich 100 µm ist, oder größer oder gleich 300 µm.
  7. Halbleitermodul gemäß Anspruch 1, bei dem der Abstand zwischen zwei benachbarten der Wellenberge (31) kleiner oder gleich 2 mm ist, oder kleiner oder gleich 1 mm.
  8. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der wellige Einsatz (3) Kupfer aufweist oder aus Kupfer besteht, oder eine Legierung mit Kupfer und Zinn aufweist, oder aus einer Legierung von Kupfer und Zinn besteht.
  9. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die Dicke der Metallfolie oder die Dicke der Metalldrähte oder der Durchmesser der Metalldrähte im Bereich von 20 µm bis 200 µm liegt, oder im Bereich von 20 µm bis 100 µm.
  10. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem der wellige Einsatz (3) eine Vielzahl von Öffnungen (33) aufweist, und bei dem sich das Lot (4) durchgehend von der unterseitigen Metallisierungsschicht (21) durch eine jede der Öffnungen (33) hindurch bis zur Grundplatte (1) erstreckt.
  11. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die Grundplatte (1) als ebene Platte mit einer Dicke im Bereich von 0,1 mm bis 20 mm ausgebildet ist, oder als Kühlkörper.
  12. Halbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem sich der Einsatz (3) in einer Richtung senkrecht zur Oberflächennormalen der Oberseite (20t) des Isolationsträgers (20) über den Isolationsträger (20) hinaus erstreckt.
  13. Verfahren, mit dem ein Halbleitermodul hergestellt wird, das die Merkmale gemäß einem der Ansprüche 1 bis 12 aufweist, wobei das Verfahren folgende Schritte umfasst: Bereitstellen einer festen Grundplatte (1); Bereitstellen eines isolierten Substrates (2), das einen Isolationsträger (20) aufweist, der eine Oberseite (20t) aufweist, auf die eine oberseitige Metallisierungsschicht (22) aufgebracht ist, und eine Unterseite (20b), auf die eine unterseitige Metallisierungsschicht (21) aufgebracht ist; Bereitstellen eines Leistungshalbleiterchips (8); Bereitstellen eines Einsatzes (3), der eine wellige Form mit einer Vielzahl von Wellenbergen (31) und einer Vielzahl von Wellentälern (32) aufweist; Bereitstellen eines Lotes (4); Anordnen des Leistungshalbleiterchips (8) auf der oberseitigen Metallisierungsschicht (22); Anordnen des Einsatzes (3) zwischen der Grundplatte (1) und der unterseitigen Metallisierungsschicht (21), so dass die Wellenberge (31) der unterseitigen Metallisierungsschicht (21) und die Wellentäler (32) der Grundplatte (1) zugewandt sind; Anordnen des Lotes zwischen der Grundplatte (1) und der unterseitigen Metallisierungsschicht (21); Aufschmelzen des Lotes (4), so dass der Einsatz (3) darin eingebettet wird und das Lot (4) alle Zwischenräume zwischen der unterseitigen Metallisierungsschicht (21), der Grundplatte (1) und dem Einsatz (3) vollständig verfüllt; und Abkühlen des Lotes (4) bis zu seiner Verfestigung.
  14. Verfahren gemäß Anspruch 13, bei dem der Einsatz (3) vor dem Aufschmelzen des Lotes (4) noch nicht mit der unterseitigen Metallisierungsschicht (21) verbunden ist.
  15. Verfahren gemäß Anspruch 13 oder 14, bei dem während des Schrittes des Abkühlens des Lotes (4) bis zu seiner Verfestigung der Abstand zwischen einem jeden der Wellenberge (31) und der unterseitigen Metallisierungsschicht (21) kleiner als 20 µm gehalten wird und/oder der Abstand zwischen einem jeden der Wellentäler (32) und der Grundplatte (1) kleiner als 20 µm gehalten wird.
  16. Verfahren gemäß einem der Ansprüche 13 bis 15, bei dem der wellige Einsatz (3) eine Vielzahl von Öffnungen (33) aufweist, die während des Aufschmelzens des Lotes (3) vollständig mit dem flüssigen Lot (4) verfüllt werden.
  17. Verfahren gemäß einem der Ansprüche 13 bis 16, bei dem der wellige Einsatz (3) vor dem Aufschmelzen des Lotes (4) bei Temperaturen von mehr als 350°C getempert wird.
DE102011083218.1A 2010-09-30 2011-09-22 Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz Active DE102011083218B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/894,645 2010-09-30
US12/894,645 US8587116B2 (en) 2010-09-30 2010-09-30 Semiconductor module comprising an insert

Publications (2)

Publication Number Publication Date
DE102011083218A1 DE102011083218A1 (de) 2012-04-05
DE102011083218B4 true DE102011083218B4 (de) 2016-07-07

Family

ID=45832695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083218.1A Active DE102011083218B4 (de) 2010-09-30 2011-09-22 Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz

Country Status (3)

Country Link
US (1) US8587116B2 (de)
CN (1) CN102446880B (de)
DE (1) DE102011083218B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963323B2 (en) * 2008-06-20 2015-02-24 Alcatel Lucent Heat-transfer structure
JP6139331B2 (ja) * 2013-08-26 2017-05-31 三菱電機株式会社 パワーモジュール
EP2854170B1 (de) * 2013-09-27 2022-01-26 Alcatel Lucent Struktur für eine Wärmeübertragungsschnittstelle und Verfahren zur Herstellung davon
CN104716128B (zh) 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
SG10201401622RA (en) 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
DE102015202300A1 (de) 2015-02-10 2016-08-11 Robert Bosch Gmbh Wärmetransferblech
DE102016202231A1 (de) * 2016-02-15 2017-08-17 Robert Bosch Gmbh Verfahren zum Ausbilden einer Lötverbindung
JP6487122B2 (ja) * 2016-06-14 2019-03-20 三菱電機株式会社 電力用半導体装置
WO2019024047A1 (en) * 2017-08-03 2019-02-07 Telefonaktiebolaget Lm Ericsson (Publ) SOLDER TABLE AND METHOD FOR MANUFACTURING SAME, WELDING APPARATUS, AND ELECTRONIC DEVICE
DE102018204887B3 (de) * 2018-03-29 2019-09-05 Danfoss Silicon Power Gmbh Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
DE102018217457A1 (de) * 2018-10-11 2020-03-19 Conti Temic Microelectronic Gmbh Elektronikmodul eines Kraftfahrzeugs
EP4140635A1 (de) * 2021-08-31 2023-03-01 Infineon Technologies AG Halbleiterbauelement mit einer ni-haltigen schicht und verfahren zur herstellung davon
DE102022113641A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529836A (en) * 1983-07-15 1985-07-16 Sperry Corporation Stress absorption matrix
JPH05136286A (ja) * 1991-11-08 1993-06-01 Hitachi Ltd 半導体装置
DE19647590A1 (de) * 1996-11-18 1998-05-20 Abb Research Ltd Hochleistungs-Halbleitermodul
DE102004048529A1 (de) * 2003-10-23 2005-05-25 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Elektronisches Gerät
DE102007019885A1 (de) * 2007-04-27 2008-11-06 Wieland-Werke Ag Kühlkörper
US20090200065A1 (en) * 2005-07-07 2009-08-13 Kabushiki Kaisha Toyota Jidoshokki Heat dissipation device and power module
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1389542A (en) 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
JPS5593230A (en) * 1979-01-10 1980-07-15 Toshiba Corp Soldering method for semiconductor device
GB2137131B (en) 1983-03-15 1986-06-25 Standard Telephones Cables Ltd Bonding semiconductive bodies
IN168174B (de) 1986-04-22 1991-02-16 Siemens Ag
DE58908749D1 (de) 1988-03-03 1995-01-26 Siemens Ag Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben.
DE59611448D1 (de) 1995-09-11 2007-12-06 Infineon Technologies Ag Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
DE19606101A1 (de) 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
JPH11343594A (ja) 1998-06-01 1999-12-14 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JP3757881B2 (ja) 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP2004031771A (ja) 2002-06-27 2004-01-29 Hitachi Metals Ltd はんだ接合体
JP2004179362A (ja) 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US20050275096A1 (en) 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
US7755185B2 (en) * 2006-09-29 2010-07-13 Infineon Technologies Ag Arrangement for cooling a power semiconductor module
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
DE102008002065B4 (de) 2008-05-29 2017-03-09 Zf Friedrichshafen Ag Anordnung zum berührungslosen Erfassen eines Drehmomentes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529836A (en) * 1983-07-15 1985-07-16 Sperry Corporation Stress absorption matrix
JPH05136286A (ja) * 1991-11-08 1993-06-01 Hitachi Ltd 半導体装置
DE19647590A1 (de) * 1996-11-18 1998-05-20 Abb Research Ltd Hochleistungs-Halbleitermodul
DE102004048529A1 (de) * 2003-10-23 2005-05-25 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Elektronisches Gerät
US20090200065A1 (en) * 2005-07-07 2009-08-13 Kabushiki Kaisha Toyota Jidoshokki Heat dissipation device and power module
DE102007019885A1 (de) * 2007-04-27 2008-11-06 Wieland-Werke Ag Kühlkörper
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Also Published As

Publication number Publication date
US20120080799A1 (en) 2012-04-05
US8587116B2 (en) 2013-11-19
CN102446880B (zh) 2016-06-29
CN102446880A (zh) 2012-05-09
DE102011083218A1 (de) 2012-04-05

Similar Documents

Publication Publication Date Title
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102009045181B4 (de) Leistungshalbleitermodul
EP3008753B1 (de) Leistungsmodul
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
EP0221399A2 (de) Leistungshalbleitermodul
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE10393437T5 (de) Halbleiterbauelementbaugruppe
EP0552475B1 (de) Halbleitermodul mit hoher Isolations- und Wärmefähigkeit
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative