JP2008270718A - 半導体パッケージ用プリント基板の製造方法 - Google Patents
半導体パッケージ用プリント基板の製造方法 Download PDFInfo
- Publication number
- JP2008270718A JP2008270718A JP2007337444A JP2007337444A JP2008270718A JP 2008270718 A JP2008270718 A JP 2008270718A JP 2007337444 A JP2007337444 A JP 2007337444A JP 2007337444 A JP2007337444 A JP 2007337444A JP 2008270718 A JP2008270718 A JP 2008270718A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- pad
- wire bonding
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 238000007747 plating Methods 0.000 claims abstract description 128
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 40
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052737 gold Inorganic materials 0.000 claims abstract description 39
- 239000010931 gold Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 abstract description 18
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000004381 surface treatment Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】半導体パッケージ用プリント基板の表面処理作業において、各パッドの鍍金の際、マスキング作業をすべて省略するか最小化することで、工程を簡素化するとともに実装信頼性を向上させる、半導体パッケージ用プリント基板の製造方法を提供する。
【解決手段】ワイヤーボンディング用パッドとＳＭＤ実装用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供し、前記プリント基板のワイヤーボンディング用パッド及びＳＭＤ実装用パッドを除いた部分にソルダレジスト層を形成し、無電解ニケル鍍金及び無電解金鍍金によって、前記ワイヤーボンディング用パッド及びＳＭＤ実装用パッドに無電解ニッケル／金鍍金層を形成し、電解金鍍金によって、前記ＳＭＤ実装用パッドのＥＮＩＧ層のうち、鍍金引入線が連結された一部ＥＮＩＧ層とワイヤーボンディング用パッドのＥＮＩＧ層に電解金鍍金層を形成する。
【選択図】図１Ｃ
【解決手段】ワイヤーボンディング用パッドとＳＭＤ実装用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供し、前記プリント基板のワイヤーボンディング用パッド及びＳＭＤ実装用パッドを除いた部分にソルダレジスト層を形成し、無電解ニケル鍍金及び無電解金鍍金によって、前記ワイヤーボンディング用パッド及びＳＭＤ実装用パッドに無電解ニッケル／金鍍金層を形成し、電解金鍍金によって、前記ＳＭＤ実装用パッドのＥＮＩＧ層のうち、鍍金引入線が連結された一部ＥＮＩＧ層とワイヤーボンディング用パッドのＥＮＩＧ層に電解金鍍金層を形成する。
【選択図】図１Ｃ
Description
本発明は半導体パッケージ用プリント基板の製造方法に関し、より詳しくは、本発明は半導体パッケージ用プリント基板の表面処理作業において、各パッドの鍍金の際、マスキング作業を最小化する半導体パッケージ用プリント基板の製造方法に関するものである。
半導体パッケージング技術は、能動素子（例えば、半導体チップ）と受動素子（例えば、抵抗、コンデンサー）などでなる電子ハードウェアシステムに関連し、波及性が重要な技術であり、パッケージング技術の機能は、電力供給、信号連結、放熱、外部からの保護などである。
周辺環境に露出して作動し、電力供給、信号連結、放熱などの多様な目的を満足させることができる技術で開発されるため、製品の単価を高めて商用化に障害要素と作用することもある。
世界的な半導体パッケージの需要は電子製品の発達につれて続いて増加しており、特に、ノートブックＰＣ、携帯用電話機、携帯用資料送受信器機、ディスクドライバーなどに使用されるＣＳＰのようなパッケージが成長している。
半導体パッケージ用プリント基板において、ワイヤーボンディング用パッドとＢＧＡのような表面実装部品（Surface Mount Device：ＳＭＤ）実装用パッドが１基板内にある場合、ワイヤーボンディング用パッドには、ワイヤーボンディングのための電解ソフト金鍍金を適用し、ＢＧＡ実装用パッドには、電解リード線の引出しが難しい場合、無電解方式のＯＳＰ又は無電解ニッケル・金鍍金層（Electroless Nickel Immersion Gold：ＥＮＩＧ）を適用することが一般的である。
特に、半導体パッケージ用基板の高密度化にしたがい、ワイヤーボンディング及びＳＭＤ実装などの２種以上の目的が必要な場合、例えばワイヤーボンディングと表面実装技術（電解ソフト金鍍金のためのリード線引き出しが不可能な場合）が要求されるか、又は表面実装技術と無挿入力（zero insertion force：ＺＩＦ）コネクター仕様などが要求されるため、電解と無電解方式の異種鍍金によって表面処理を実施することになる。
前述した異種鍍金を行うためには、ドライフィルム又は剥離性インクマスキング作業が必要であるが、このような鍍金レジストマスキングの際、デザインでの制限事項を含み、マスキング作業に関連して多くの不良が発生する。
以下、図３Ａ〜図３Ｇに基づいて、従来技術の一実施形態による半導体パッケージ用プリント基板の製造方法を説明する。
まず、当業界で広く知られた方法によって、樹脂基板４０１上にワイヤーボンディング用パッド４０２、４０５とＳＭＤ実装用パッド４０３、４０４を含む、一定回路パターンが形成されたプリント基板４００を準備し、前記ワイヤーボンディング用パッド４０２、４０５とＳＭＤ実装用パッド４０３、４０４を除いた部分にソルダレジスト層４０６を形成する（図３Ａ参照）。
ついで、ＳＭＤ実装用パッド４０３、４０４を除いた部分に、ドライフィルムのような第１鍍金レジスト４０７を塗布してマスキングした後（図３Ｂ参照）、通常の無電解ニッケル及び無電解金鍍金によってＳＭＤ実装用パッド４０３、４０４に無電解ニッケル・金鍍金（ＥＮＩＧ）層４０８、４０９を形成する（図３Ｃ参照）。ＥＮＩＧ層は、図３ＣにＥＮＩＧ層４０８を例示したように、無電解ニケル鍍金層４０８ａと無電解金鍍金層４０８ｂの２重層で構成される。
第１鍍金レジスト４０７を除去し（図３Ｄ参照）、ワイヤーボンディング用パッド４０２、４０５を除いた部分に第２鍍金レジスト４１０を塗布してマスキングした後（図３Ｅ参照）、通常の電解ソフト金鍍金によってワイヤーボンディング用パッド４０２、４０５に、例えば電解ニケル鍍金層４１２ａと電解金鍍金層４１２ｂの２重層でなる電解ニッケル／金鍍金層４１１、４１２を形成する（図３Ｆ参照）。最後に、第２鍍金レジスト４１０を除去して、表面処理を完成する（図３Ｇ参照）。
従来技術の他の実施形態による半導体パッケージ用プリント基板の製造方法を図４Ａ〜図４Ｊに基づいて説明すれば次のようである。
まず、当業界で広く知られた方法によって、ワイヤーボンディング用パッド５０３、５０６とＳＭＤ実装用パッド５０４、５０５及びＺＩＦコネクター用パッド５０７を含む、一定の回路パターンが形成されたプリント基板５００を準備する。ワイヤーボンディング用パッド５０３、５０６とＳＭＤ実装用パッド５０４、５０５は硬性（rigid）樹脂基板５０１上に形成され、ＺＩＦコネクター用パッド５０７はポリイミドカバーレイ５０２を介装して硬性樹脂基板５０１の内層に形成され、ＺＩＦコネクター用パッド５０７の間にはカバーレイ接着剤５０８が充填されて形成されることが一般的である。一方、ワイヤーボンディング用パッド５０３、５０６とＳＭＤ実装用パッド５０４、５０５及びＺＩＦコネクター用パッド５０７を除いた部分にソルダレジスト層５０９を形成する（図４Ａ参照）。
ついで、ＳＭＤ実装用パッド５０４、５０５を除いた部分に第１鍍金レジスト５１０を塗布してマスキングした後（図４Ｂ参照）、通常の無電解ニッケル及び無電解金鍍金によってＳＭＤ実装用パッド５０４、５０５にＥＮＩＧ層５１１、５１２を形成する（図４Ｃ参照）。ＥＮＩＧ層は、図４ＣにＥＮＩＧ層５１１を例示したように、無電解ニケル鍍金層５１１ａと無電解金鍍金層５１１ｂの２重層で構成される。
第１鍍金レジスト５１０を除去し（図４Ｄ参照）、ワイヤーボンディング用パッド５０３、５０６を除いた部分に第２鍍金レジスト５１３を塗布してマスキングした後（図４Ｅ参照）、通常の電解ソフト金鍍金によって、ワイヤーボンディング用パッド５０３、５０６に、例えば電解ニケル鍍金層５１５ａと電解金鍍金層５１５ｂの２重層でなる電解ニッケル／金鍍金層５１４、５１５を形成する（図４Ｆ参照）。
第２鍍金レジスト５１３を除去し（図４Ｇ参照）、ＺＩＦコネクター用パッド５０７を除いた部分に第３鍍金レジスト５１６を塗布してマスキングした後（図４Ｈ参照）、通常のダイレクト電解金鍍金によって、ＺＩＦコネクター用パッド５０７に電解金鍍金層５１７を形成する（図４Ｉ参照）。第３鍍金レジスト５１６を除去して表面処理を完成する（図４Ｊ参照）。
前述したように、従来技術による半導体パッケージ用プリント基板の製造方法は２種又は３種金属の鍍金の際、少なくとも２回ないし３回のマスキング作業が要求され、マスキング液浸透による部分的な金鍍金不良が現れやすく、鍍金レジストの残渣による不良をもたらしやすい問題点がある。
一方、ワイヤーボンディング用パッドに無電解ソフト金鍍金を行って鍍金層を形成する場合には、リード線の問題は解決することができるが、ワイヤーボンディング特性が相対的に落ちる問題点がある。また、無電解ソフト金鍍金の特性上、ＳＭＤ実装の信頼性が不足であり、薬品維持費が２倍以上かかる問題点がある。
そこで、本発明者は前記のような問題点を解決するために広範囲な研究を繰り返えし行った結果、半導体パッケージ用プリント基板の表面処理作業の際、ワイヤーボンディング用パッドとＳＭＤ実装用パッドの両者にＥＮＩＧ鍍金を実施した後、電解金鍍金によって、ワイヤーボンディング用パッド及び／又はＺＩＦコネクター用パッドを含む、鍍金引入線が連結された一部分にだけ電解金鍍金層を形成することにより、マスキング作業を最小化すると同時に、各パッドに要求される諸般特性を満たすことができることを見つけ、本発明はこれに基礎して完成された。
したがって、本発明の目的は、半導体パッケージ用プリント基板の表面処理作業の際、マスキング作業を省略するか最小化した半導体パッケージ用プリント基板の製造方法を提供することである。
本発明の他の目的は、半導体パッケージ用プリント基板の最外層パッドにそれぞれ要求される特性を経済的で効率的な工程によって満たすことができる半導体パッケージ用プリント基板の製造方法を提供することである。
本発明の好ましい一実施形態による半導体パッケージ用プリント基板の製造方法は、（ａ）ワイヤーボンディング用パッドと表面実装部品（Surface Mount Device：ＳＭＤ）実装用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供するステップと、（ｂ）プリント基板のワイヤーボンディング用パッド及びＳＭＤ実装用パッドを除いた部分にソルダレジスト層を形成するステップと、（ｃ）無電解ニケル鍍金及び無電解金鍍金によって、ワイヤーボンディング用パッド及びＳＭＤ実装用パッドに無電解ニッケル・金鍍金（Electroless Nickel Immersion Gold：ＥＮＩＧ）層を形成するステップと、（ｄ）電解金鍍金によって、ＳＭＤ実装用パッドのＥＮＩＧ層のうち、鍍金引入線が連結された一部ＥＮＩＧ層とワイヤーボンディング用パッドのＥＮＩＧ層に電解金鍍金層を形成するステップとを含むことを特徴とする。
この方法において、ＥＮＩＧ層のうち、無電解金鍍金層と無電解ニケル鍍金層の厚さはそれぞれ０．０１〜０．１μｍ及び０．３〜１５μｍであることが好ましい。電解金鍍金層の厚さは、望ましくは０．１〜１．０μｍである。
本発明の他の好ましい実施形態による半導体パッケージ用プリント基板の製造方法は、（ａ）ワイヤーボンディング用パッド、ＳＭＤ実装用パッド及び無挿入力（zero insertion force：ＺＩＦ）コネクター用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供するステップと、（ｂ）プリント基板のワイヤーボンディング用パッド、ＳＭＤ実装用パッド及びＺＩＦコネクター用パッドを除いた部分にソルダレジスト層を形成するステップと、（ｃ）ワイヤーボンディング用パッドとＳＭＤ実装用パッドを除いた部分に鍍金レジストを塗布するステップと、（ｄ）無電解ニケル鍍金及び無電解金鍍金によって、ワイヤーボンディング用パッドとＳＭＤ実装用パッドにＥＮＩＧ層を形成するステップと、（ｅ）鍍金レジストを除去するステップと、（ｆ）電解金鍍金によって、ＳＭＤ実装用パッドのＥＮＩＧ層のうち、鍍金引入線が連結された一部ＥＮＩＧ層とワイヤーボンディング用パッドのＥＮＩＧ層及びＺＩＦコネクター用パッドに電解金鍍金層を形成するステップとを含むことを特徴とする。
本発明の半導体パッケージ用プリント基板の製造方法によれば、数回のマスキング作業による不良を最小化し、工程時間を短縮することができる。
また、表面処理過程で、通常２回又は３回実施されるマスキング作業をすべて省略するか１回に短縮させることで、工程を簡素化すると同時に実装信頼性を向上させることができる。
さらに、半導体パッケージ用プリント基板の最外層パッドにそれぞれ要求される諸般特性を経済的で効率的な工程によって満たすことができる。
以下、本発明を添付図面に基づいてより具体的に説明する。図１Ａ〜図１Ｃに本発明の好ましい第１実施形態による半導体パッケージ用プリント基板の製造方法を説明するための図面を概略的に示す。以下、図１を参考して説明する。
まず、当業界で広く知られた方法によって、樹脂基板１０１上にワイヤーボンディング用パッド１０２、１０５とＳＭＤ実装用パッド１０３、１０４を含む、一定の回路パターンが形成されたプリント基板１００を準備する。これら図面においては、説明の簡素化のために、基板の内層構造を省略して片面のみを例示したが、両面、片面、又は多層ＢＧＡ又はＭＬＢ基板など、特別に限定されず、いずれにも適用可能である。前記樹脂基板１０１としては、エポキシ系樹脂、フッ素系樹脂基板など、当業界に公知されたものであれば、特別に限定されず、いずれも使用可能である。回路パターンの材質としては、当業界で通常的に使用される伝導性金属であれば特別に限定されないが、銅を使用するのが典型的である。
このように準備したプリント基板１００において、当業界に公知された通常のソルダレジスト塗布、硬化及びオープニング方法によって、ワイヤーボンディング用パッド１０２、１０５とＳＭＤ実装用パッド１０３、１０４を除いた部分にソルダレジスト層１０６を形成する（図１Ａ参照）。ソルダレジストとしては、感光性材料を使用することが典型的である。
ついで、無電解ニケル鍍金及び無電解金鍍金によって、ワイヤーボンディング用パッド１０２、１０５とＳＭＤ実装用パッド１０３、１０４の両者に無電解ニッケル・金鍍金（ＥＮＩＧ：Electroless Nickel Immersion Gold）層１０７、１０８、１０９、１１０を形成する（図１Ｂ参照）。ＥＮＩＧ層は、図１ＢにＥＮＩＧ層１０９を拡大して例示したように、無電解ニケル鍍金層１０９ａと無電解金鍍金層１０９ｂの２重層で構成される。ＥＮＩＧ層のうち、無電解金鍍金層の厚さは約０．０１〜約０．１μｍであることが経済性対比効率性の面で適合する。また、ＥＮＩＧ層のうち、無電解ニケル鍍金層の厚さは経済性対比効率性の面で約０．３〜約１５μｍであることが好ましい。
ついで、電解金鍍金によって、ワイヤーボンディング用パッド１０２、１０５のＥＮＩＧ層１０７、１１０を含む、鍍金引入線が連結された一部パッド部分１０４のＥＮＩＧ層１０９に電解金鍍金層１１１、１１３、１１２を形成する（図１Ｃ参照）。すなわち、すべてのワイヤーボンディング用パッド１０２、１０５には電解鍍金のための鍍金引入線を連結し、ＳＭＤ実装用パッドには、場合に応じて、一部１０４にだけ鍍金引入線を連結して、この鍍金引入線を介して電解金鍍金を実施する。電解金鍍金は、通常、電解ソフト金鍍金と呼ばれる鍍金過程を行うことが好ましいが、ただし、Ｃｕ溶出がないから、ニケル鍍金過程は省略する。このように形成される電解金鍍金層１１１、１１２、１１３の厚さは約０．１〜約１．０μｍであることが経済性対比効率性の面で好ましい。
このように、ワイヤーボンディング用パッド１０２、１０５にはＥＮＩＧ層１０７、１１０と電解金鍍金層１１１、１１３を順次に形成し、ＳＭＤ実装用パッド１０３にはＥＮＩＧ層１０８のみ形成するか、又は一部の鍍金引入線が連結されたパッド１０４に限ってＥＮＩＧ層１０９と電解金鍍金層１１２を共に形成することにより、鍍金引入線を制限的に設計してＣＡＤ自由度を向上させることができる。また、従来、２回実施されるマスキング作業を省略することにより、工程時間を短縮させ、デザイン自由度を向上させるのみならず、マスキング作業の際に発生した各種不良現象を無くすことができる。さらに、ワイヤーボンディング用パッド単独で整列マーク（Align Mark）を形成することができる利点がある。
図２Ａ〜図２Ｅに本発明の好ましい第２実施形態による半導体パッケージ用プリント基板の製造方法を説明するための図面を概略的に示す。以下、図２を参考して説明する。
まず、当業界で広く知られた方法によって、ワイヤーボンディング用パッド３０３、３０６とＳＭＤ実装用パッド３０４、３０５及びＺＩＦコネクター用パッド３０７を含む、一定の回路パターンが形成されたプリント基板３００を準備する。ワイヤーボンディング用パッド３０３、３０６とＳＭＤ実装用パッド３０４、３０５は一般的に硬性（rigid）樹脂基板３０１上に形成され、ＺＩＦコネクター用パッド３０７はポリイミド（ＰＩ）系軟性（flexible）基板又はポリイミドカバーレイ３０２を介装して硬性樹脂基板３０１の内層に形成され、前記ＺＩＦコネクター用パッド３０７の間にはカバーレイ接着剤３０８が充填されて形成されることが一般的であるが、特にこれに限定されるものではない。
特に、これら図では、説明の簡素化のために、基板の内層構造を省略して断面のみを例示したが、両面、片面、又は多層ＢＧＡ又はＭＬＢ基板など、特別に限定されず、いずれにも適用可能である。樹脂基板３０１としては、エポキシ系樹脂、フッ素系樹脂基板など、当業界に公知されたものであれば、特別に限定されず、いずれも使用可能である。回路パターンの材質としては、当業界で通常的に使用される伝導性金属であれば、特別に限定されないが、銅を使用することが典型的である。
このように準備したプリント基板３００において、当業界に公知された通常のソルダレジスト塗布、硬化及びオープニング方法によって、ワイヤーボンディング用パッド３０３、３０６とＳＭＤ実装用パッド３０４、３０５及びＺＩＦコネクター用パッド３０７を除いた部分にソルダレジスト層３０９を形成する（図２Ａ参照）。ソルダレジストとしては感光性材料を使用することが典型的である。
ついで、ワイヤーボンディング用パッド３０３、３０６とＳＭＤ実装用パッド３０４、３０５を除いた部分に鍍金レジスト３１０を塗布してマスキングする（図２Ｂ参照）。鍍金レジスト３１０としては、ドライフィルム又は剥離性インクなどを一例として挙げることができるが、特にこれに限定されるものではない。
鍍金レジスト３１０を通じて露出したワイヤーボンディング用パッド３０３、３０６とＳＭＤ実装用パッド３０４、３０５に、通常の無電解ニッケル及び無電解金鍍金によって、ＥＮＩＧ層３１１、３１２、３１３、３１４を形成する（図２Ｃ参照）。ＥＮＩＧ層は、図２ＣにＥＮＩＧ層３１２を例示的に拡大して示したように、無電解ニケル鍍金層３１２ａと無電解金鍍金層３１２ｂの２重層で構成される。ＥＮＩＧ層のうち、無電解金鍍金層の厚さは約０．０１〜約０．１μｍであることが経済性対比効率性の面で適合する。また、ＥＮＩＧ層のうち、無電解ニケル鍍金層の厚さは経済性対比効率性の面で約０．３〜約１５μｍであることが好ましい。
ついで、鍍金レジスト３１０を除去し（図２Ｄ参照）、ダイレクト電解金鍍金によって、ワイヤーボンディング用パッド３０３、３０６のＥＮＩＧ層３１１、３１４とＺＩＦコネクター用パッド３０７を含む、鍍金引入線が連結された一部パッド３０５のＥＮＩＧ層３１３部分に電解金鍍金層３１５、３１７、３１８、３１６を形成する（図２Ｅ参照）。すなわち、すべてのワイヤーボンディング用パッド３０３、３０６とＺＩＦコネクター用パッド３０７には電解鍍金のための鍍金引入線を連結し、ＳＭＤ実装用パッドには、場合に応じて、一部３０５にだけ鍍金引入線を連結し、この鍍金引入線を通じて電解金鍍金を実施する。電解金鍍金は、通常、ダイレクト電解金鍍金と呼ばれる鍍金過程が行うことが好ましい。このように形成される電解金鍍金層３１５、３１６、３１７、３１８の厚さは約０．１〜約１．０μｍであることが経済性対比効率性の面で好ましい。
このように、１回のマスキング作業によって、ワイヤーボンディング用パッド３０３、３０６にはＥＮＩＧ層３１１、３１４及び電解金鍍金層３１５、３１７を形成し、ＳＭＤ実装用パッド３０４にはＥＮＩＧ層３１２のみ形成するか、あるいは一部鍍金引入線が連結されたパッド３０５に限ってＥＮＩＧ層３１３と電解金鍍金層３１６を共に形成し、ＺＩＦコネクター用パッド３０７には電解金鍍金層３１８のみを形成することにより、鍍金引入線を制限的に設計してＣＡＤ自由度を向上させることができる。また、従来、３回のマスキング作業を１回に短縮することにより、工程時間を短縮させ、デザイン自由度を向上させるのみならず、マスキング作業の際に発生した各種不良現象を最小化することができる。さらに、ワイヤーボンディング用パッド単独で整列マーク（Align Mark）を形成することができる利点がある。
前述したような本発明の半導体パッケージ用プリント基板の製造方法は、例えばカメラモジュール用イメージセンサーパッケージの一種であるＣＯＢ（Chip ON Board）及びＳＩＰ（System IN Package）基板などのＢＧＡ基板などに適用できるが、特にこれに限定されるものではない。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明による半導体パッケージ用プリント基板の製造方法はこれに限定されず、本発明の技術的思想内で当該技術分野の通常の知識を持った者によってその変形や改良が可能であるのは自明である。
本発明は、半導体パッケージ用プリント基板の表面処理作業において、各パッドの鍍金の際、マスキング作業を最小化する半導体パッケージ用プリント基板の製造方法に適用可能である。
１００、３００：プリント基板
１０１、３０１：樹脂基板
３０２：ポリイミド
１０２、１０５、３０３、３０６：ワイヤーボンディング用パッド
１０３、１０４、３０４、３０５：ＳＭＤ実装用パッド
３０７：ＺＩＦコネクター用パッド
３０８：カバーレイ接着剤
１０６、３０９：ソルダレジスト層
３１０：鍍金レジスト
１０７、１０８、１０９、１１０、３１１、３１２、３１３、３１４：ＥＮＩＧ層
１１１、１１２、１１３、３１５、３１６、３１７、３１８：電解金鍍金層
１０１、３０１：樹脂基板
３０２：ポリイミド
１０２、１０５、３０３、３０６：ワイヤーボンディング用パッド
１０３、１０４、３０４、３０５：ＳＭＤ実装用パッド
３０７：ＺＩＦコネクター用パッド
３０８：カバーレイ接着剤
１０６、３０９：ソルダレジスト層
３１０：鍍金レジスト
１０７、１０８、１０９、１１０、３１１、３１２、３１３、３１４：ＥＮＩＧ層
１１１、１１２、１１３、３１５、３１６、３１７、３１８：電解金鍍金層
Claims (8)
- （ａ）ワイヤーボンディング用パッドと表面実装部品実装用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供するステップと、
（ｂ）前記プリント基板のワイヤーボンディング用パッド及び表面実装部品実装用パッドを除いた部分にソルダレジスト層を形成するステップと、
（ｃ）無電解ニッケル鍍金及び無電解金鍍金によって、前記ワイヤーボンディング用パッド及び表面実装部品実装用パッドに無電解ニッケル・金鍍金層を形成するステップと、
（ｄ）電解金鍍金によって、前記表面実装部品実装用パッドの無電解ニッケル・金鍍金層のうち、鍍金引入線が連結された一部無電解ニッケル・金鍍金層とワイヤーボンディング用パッドの一部無電解ニッケル・金鍍金層に電解金鍍金層を形成するステップと
を含むことを特徴とする、半導体パッケージ用プリント基板の製造方法。 - 前記無電解ニッケル・金鍍金層のうち、無電解金鍍金層の厚さは０．０１〜０．１μｍであることを特徴とする、請求項１に記載の半導体パッケージ用プリント基板の製造方法。
- 前記無電解ニッケル・金鍍金層のうち、無電解ニケル鍍金層の厚さは０．３〜１５μｍであることを特徴とする、請求項１に記載の半導体パッケージ用プリント基板の製造方法。
- 前記電解金鍍金層の厚さは０．１〜１．０μｍであることを特徴とする、請求項１に記載の半導体パッケージ用プリント基板の製造方法。
- （ａ）ワイヤーボンディング用パッド、表面実装部品実装用パッド及び無挿入力コネクター用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供するステップと、
（ｂ）前記プリント基板のワイヤーボンディング用パッド、表面実装部品実装用パッド及び無挿入力コネクター用パッドを除いた部分にソルダレジスト層を形成するステップと、
（ｃ）前記ワイヤーボンディング用パッドと表面実装部品実装用パッドを除いた部分に鍍金レジストを塗布するステップと、
（ｄ）無電解ニケル鍍金及び無電解金鍍金によって、前記ワイヤーボンディング用パッドと表面実装部品実装用パッドに無電解ニッケル・金鍍金層を形成するステップと、
（ｅ）前記鍍金レジストを除去するステップと、
（ｆ）電解金鍍金によって、前記表面実装部品実装用パッドの無電解ニッケル・金鍍金層のうち、鍍金引入線が連結された一部無電解ニッケル・金鍍金層と前記ワイヤーボンディング用パッドの無電解ニッケル・金鍍金層及び無挿入力コネクター用パッドに電解金鍍金層を形成するステップと
を含むことを特徴とする、半導体パッケージ用プリント基板の製造方法。 - 前記無電解ニッケル・金鍍金層のうち、無電解金鍍金層の厚さは０．０１〜０．１μｍであることを特徴とする、請求項５に記載の半導体パッケージ用プリント基板の製造方法。
- 前記無電解ニッケル・金鍍金層のうち、無電解ニケル鍍金層の厚さは０．３〜１５μｍであることを特徴とする、請求項５に記載の半導体パッケージ用プリント基板の製造方法。
- 前記電解金鍍金層の厚さは０．１〜１．０μｍであることを特徴とする、請求項５に記載の半導体パッケージ用プリント基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070037892A KR100826360B1 (ko) | 2007-04-18 | 2007-04-18 | 반도체 패키지용 인쇄회로기판의 제조방법 |
| KR10-2007-0037892 | 2007-04-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270718A true JP2008270718A (ja) | 2008-11-06 |
| JP4791444B2 JP4791444B2 (ja) | 2011-10-12 |
Family
ID=39649389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007337444A Expired - Fee Related JP4791444B2 (ja) | 2007-04-18 | 2007-12-27 | 半導体パッケージ用プリント基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080257742A1 (ja) |
| JP (1) | JP4791444B2 (ja) |
| KR (1) | KR100826360B1 (ja) |
| CN (1) | CN101290888B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101039329B1 (ko) | 2009-06-24 | 2011-06-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295958A (ja) * | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置 |
| KR101032704B1 (ko) | 2009-04-14 | 2011-05-06 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| KR101114260B1 (ko) * | 2009-11-25 | 2012-02-27 | 주식회사 심텍 | 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법 |
| CN101845625B (zh) * | 2010-06-01 | 2012-03-21 | 无锡阿尔法电子科技有限公司 | 一种在电容式触摸屏表面进行化学镀金的方法 |
| KR101980666B1 (ko) * | 2011-12-19 | 2019-08-29 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| KR101552196B1 (ko) | 2014-11-07 | 2015-09-11 | 제이앤디써키트주식회사 | 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법 |
| KR102531762B1 (ko) | 2017-09-29 | 2023-05-12 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| US10347507B2 (en) | 2017-09-29 | 2019-07-09 | Lg Innotek Co., Ltd. | Printed circuit board |
| CN114883252B (zh) * | 2022-05-26 | 2024-02-23 | 业成光电（深圳）有限公司 | 基板电镀方法、基板、显示面板、显示装置及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185094A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Chem Co Ltd | ピングリツド・アレイパツケージ用配線板の製造法 |
| JPH04221881A (ja) * | 1990-12-21 | 1992-08-12 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH1079568A (ja) * | 1996-09-05 | 1998-03-24 | Toshiba Corp | プリント配線板の製造方法 |
| JP2002261186A (ja) * | 2001-03-02 | 2002-09-13 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
| JP2005277124A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 回路基板及びそれを備える表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472765A (en) * | 1982-09-13 | 1984-09-18 | Hughes Electronic Devices Corporation | Circuit structure |
| KR0145768B1 (ko) * | 1994-08-16 | 1998-08-01 | 김광호 | 리드 프레임과 그를 이용한 반도체 패키지 제조방법 |
| US6360434B1 (en) * | 2000-02-23 | 2002-03-26 | Telaxis Communications Corporation | Circuit fabrication |
| US20030070931A1 (en) * | 2001-10-17 | 2003-04-17 | Honeywell Advanced Circuits, Inc. | Selective plating of printed circuit boards |
| US6661098B2 (en) * | 2002-01-18 | 2003-12-09 | International Business Machines Corporation | High density area array solder microjoining interconnect structure and fabrication method |
| KR100499006B1 (ko) * | 2002-12-30 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선이 없는 패키지 기판의 제조 방법 |
| KR100584965B1 (ko) * | 2003-02-24 | 2006-05-29 | 삼성전기주식회사 | 패키지 기판 및 그 제조 방법 |
| CN100405881C (zh) * | 2003-03-18 | 2008-07-23 | 日本特殊陶业株式会社 | 接线板 |
| JP2004349414A (ja) | 2003-05-21 | 2004-12-09 | Nagase & Co Ltd | 回路基板とその製造方法 |
| KR100548612B1 (ko) * | 2003-09-29 | 2006-01-31 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 |
-
2007
- 2007-04-18 KR KR1020070037892A patent/KR100826360B1/ko not_active IP Right Cessation
- 2007-12-27 JP JP2007337444A patent/JP4791444B2/ja not_active Expired - Fee Related
- 2007-12-28 CN CN2007103060907A patent/CN101290888B/zh not_active Expired - Fee Related
-
2008
- 2008-01-08 US US12/007,243 patent/US20080257742A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185094A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Chem Co Ltd | ピングリツド・アレイパツケージ用配線板の製造法 |
| JPH04221881A (ja) * | 1990-12-21 | 1992-08-12 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH1079568A (ja) * | 1996-09-05 | 1998-03-24 | Toshiba Corp | プリント配線板の製造方法 |
| JP2002261186A (ja) * | 2001-03-02 | 2002-09-13 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
| JP2005277124A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 回路基板及びそれを備える表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101039329B1 (ko) | 2009-06-24 | 2011-06-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4791444B2 (ja) | 2011-10-12 |
| KR100826360B1 (ko) | 2008-05-02 |
| CN101290888A (zh) | 2008-10-22 |
| CN101290888B (zh) | 2012-05-23 |
| US20080257742A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4791444B2 (ja) | 半導体パッケージ用プリント基板の製造方法 | |
| US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
| JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
| US8745860B2 (en) | Method for manufacturing printed wiring board | |
| JP4523949B2 (ja) | ボードオンチップパッケージ及びその製造方法 | |
| KR100697980B1 (ko) | 전자부품을 내장하는 인쇄회로기판의 제조방법 | |
| JP2007158341A (ja) | メタルコア、パッケージ基板およびその製造方法 | |
| JP2002329802A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US9613893B2 (en) | Wiring substrate and method for manufacturing the same | |
| JP4976840B2 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
| JP2007281301A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP2003318327A (ja) | プリント配線板および積層パッケージ | |
| US9854669B2 (en) | Package substrate | |
| JP2007088477A (ja) | キャビティを備えた基板の製造方法 | |
| JP4384157B2 (ja) | キャビティを備えた基板の製造方法 | |
| US20160113110A1 (en) | Printed wiring board | |
| JP5665020B2 (ja) | 配線用電子部品の製造方法 | |
| JP2009016378A (ja) | 多層配線板及び多層配線板製造方法 | |
| JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
| US20070281390A1 (en) | Manufacturing method of a package substrate | |
| KR20040061604A (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| KR101086835B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP2016039251A (ja) | Ｐｏｐ構造体およびその製造方法 | |
| KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2004214703A (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4791444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |