CN101290888B - 用于半导体封装的印刷电路板的制造方法 - Google Patents

用于半导体封装的印刷电路板的制造方法 Download PDF

Info

Publication number
CN101290888B
CN101290888B CN2007103060907A CN200710306090A CN101290888B CN 101290888 B CN101290888 B CN 101290888B CN 2007103060907 A CN2007103060907 A CN 2007103060907A CN 200710306090 A CN200710306090 A CN 200710306090A CN 101290888 B CN101290888 B CN 101290888B
Authority
CN
China
Prior art keywords
layer
pad
plating
pcb
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103060907A
Other languages
English (en)
Other versions
CN101290888A (zh
Inventor
李亮制
金宏植
安东基
韩美贞
许卿进
林营奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101290888A publication Critical patent/CN101290888A/zh
Application granted granted Critical
Publication of CN101290888B publication Critical patent/CN101290888B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Abstract

本发明公开了一种用于半导体封装的印刷电路板的制造方法，该方法包括以下步骤：(a)准备用于封装的印刷电路板，该印刷电路板包括引线接合焊盘与表面安装器件安装焊盘；(b)在印刷电路板的除引线接合焊盘与表面安装器件安装焊盘之外的部分上形成阻焊剂层；(c)在引线接合焊盘与表面安装器件安装焊盘的每一个上形成化学镀镍浸金层；以及(d)在表面安装器件安装焊盘中的与覆镀导线连接的表面安装器件安装焊盘的化学镀镍浸金层上以及在每个引线接合焊盘的化学镀镍浸金层上形成电镀金层。该方法简化总工艺，并且提高安装的可靠性。

Description

用于半导体封装的印刷电路板的制造方法
相关申请交叉参考
本申请要求2007年4月18日提交的名为“用于半导体封装的印刷电路板的制造方法”的韩国专利申请No.10-2007-0037892的权益，其公开内容整体结合于此作为参考。
技术领域
一般而言，本发明涉及一种用于半导体封装的印刷电路板(PCB)的制造方法。更具体地说，本发明涉及一种用于半导体封装的PCB的制造方法，该方法使得在为了对用于半导体封装的PCB进行表面处理而覆镀每个焊盘时的掩模(mask)工作减至最少。
背景技术
一般地，半导体封装是一种对由有源器件(例如，半导体芯片)和无源器件(例如，电阻器、电容器等)组成的电子硬件系统的扩展(proliferation)具有重大影响的技术，并且封装技术关系到电源、信号连接、热辐射以及对外界的防护。
由于封装技术是为了满足包括电源、信号连接与热辐射的多方面用途而发展起来的，而封装又是在暴露于周围环境的状态下来操作的，因而使得产品的价格上升，从而不期望地，难以实现其商业化。
随着电子产品的发展，对于半导体封装的国际需求正在增加，具体地，封装(诸如用于笔记本PC、移动电话、移动数据传真设备、磁盘驱动器等的CSP)的普及正在增长之中。
在用于半导体封装的PCB中，当单个基板设置有引线接合焊盘和用于安装SMD(表面安装器件)的焊盘(诸如BGA)时，对引线接合焊盘施加软金电镀工艺，此外，在BGA安装焊盘的情况下，如果难以将用于电镀的导线拔出(withdraw)，则施加无电镀OSP或者化学镀(ENIG：化学镀镍浸金)工艺。
依赖于用于半导体封装的基板密度的增加，在需要满足包括引线接合与SMD安装的两种或两种以上用途的情况下，例如，在需要满足引线接合与表面安装技术(当无法将软金电镀的导线抽回时)或者需要满足表面安装技术与ZIF连接器规范的情况下，通过不同类型的覆镀工艺(包括电镀与化学镀)来完成表面处理。
为了进行上述不同类型的覆镀，实施使用干膜或可剥离油墨的掩模工作。然而，在这种情况下，引起与掩模工作相关的许多问题，包括对的掩模的设计局限性。
下面，参照图3A至3G，对根据传统技术的制造用于半导体封装的印刷电路板的方法进行描述。
根据本技术领域中广为人知的方法，准备PCB 400，该PCB包括树脂基板401、形成于该树脂基板上的引线接合焊盘402、405和SMD安装焊盘403、404并具有预定的电路图案，在PCB 400的除引线接合焊盘402、405和SMD安装焊盘403、404之外的部分上形成阻焊剂层406(图3A)。
然后，在PCB的除SMD安装焊盘403、404之外的部分上施加诸如干膜的第一抗镀剂(plating resist)407，从而将这些部分遮掩(图3B)，随后，通常进行化学镀和电镀工艺，从而在SMD安装焊盘403、404上形成化学镀镍浸金(ENIG)层408、409(图3C)。如在ENIG层408(图3C示出其实例)中，ENIG层具有包括化学镀镍层408a与化学镀金层408b的双层形式。
去除第一抗镀剂407(图3D)，并在PCB的除引线接合焊盘402、405之外的部分上施加第二抗镀剂410，从而将这些部分遮掩(图3E)。通过通常的软金电镀工艺，在引线接合焊盘402、405上形成镍/金镀层411、412(图3F)。同样，如在该图所示的镍/金电镀层412中，该镍/金电镀层由包括电镀镍层412a和电镀金层412b的双层组成。最后，去除第二抗镀剂410，这样就完成了表面处理(图3G)。
参照图4A至图4J，对根据另一传统技术的制造用于半导体封装的印刷电路板的方法进行描述。
根据本技术领域中广为人知的方法，准备PCB 500，该PCB包括引线接合焊盘503、506，SMD安装焊盘504、505，及ZIF连接器焊盘507，且具有预先确定的电路图案。在刚性树脂基板501上面形成引线接合焊盘503、506与SMD安装焊盘504、505，在刚性树脂基板501下面形成ZIF连接器焊盘507，在刚性树脂基板与ZIF连接器焊盘之间具有聚酰亚胺覆盖层502，在ZIF连接器焊盘507之间的空隙里填入覆盖层黏合剂508。在PCB 500的除引线接合焊盘503、506，SMD安装焊盘504、505，以及ZIF连接器焊盘507之外的部分上形成阻焊剂层509(图4A)。
然后，在PCB的除SMD安装焊盘504、505之外的部分上施加第一抗镀剂510，从而将这些部分遮掩(图4B)，随后，通常进行化学镀和电镀工艺，从而在SMD安装焊盘504、505上形成ENIG层511、512(图4C)。如在ENIG层511(图4C示出其实例)中，该ENIG层具有包括化学镀镍层511a和化学镀金层511b的双层形式。
将第一抗镀剂510去除(图4D)，在PCB的除了引线接合焊盘503、506之外的部分上施加第二抗镀剂513，从而将这些部分遮掩(图4E)，随后进行通常的软金电镀工艺，从而在引线接合焊盘503、506上形成镍/金电镀层514、515(图4F)。同样，如在该图所示的镍/金电镀层515中，镍/金电镀层由包括电镀镍层515a和电镀金层515b的双层构成。
将第二抗镀剂513去除(图4G)，在PCB的除了ZIF连接器焊盘507之外的部分上施加第三抗镀剂516，从而将这些部分遮掩(图4H)，随后进行通常的直接电镀金(gold electroplating)工艺，从而在ZIF连接器焊盘507上形成电镀金层517(图4I)。将第三抗镀剂516去除，这样就完成了表面处理(图4J)。
如上所述，根据传统技术的制造用于半导体封装的PCB的方法举步维艰，这是因为在进行两种或三种类型的覆镀工艺时，至少要进行两次或三次的掩模工作，从而不期望地，由于遮掩液的渗透，电镀金工艺易于弱化，且由于残留的抗镀剂，致使产生缺陷。
此外，在通过化学软金镀工艺在引线接合焊盘上形成镀层的情况下，虽可能解决导线问题，但引线接合性能可能会相应得到恶化。而且，化学软金镀工艺通常导致SMD安装可靠性较差，而操作成本的至少翻倍也使其成为一个问题。
发明内容
为了避免相关技术领域中所遇到的问题，进行了深入而广泛的研究以做出本发明，结果发现，对用于半导体封装的PCB的表面处理可以以这样一种方式进行，即，在引线接合焊盘与SMD安装焊盘两者上进行ENIG镀工艺，随后进行电镀金工艺，从而在引线接合焊盘和/或ZIF连接器焊盘以及仅与覆镀(plating)导线连接的SMD装配焊盘上形成电镀金层，这样，就将遮掩工作减至最少并满足相应焊盘所要求的特性。
因此，本发明的一方面是提供一种用于半导体封装的PCB的制造方法，这种方法能够将用于半导体封装的PCB的表面处理中的掩模工作减至最少或完全消除。
本发明的另一方面是提供一种用于半导体封装的PCB的制造方法，这种方法能够经济、有效地满足用于半导体封装的PCB的最外层焊盘所需的相应特性。
根据本发明的一个优选实施例，制造用于半导体封装的PCB的方法包括：(a)准备用于封装的PCB，该PCB包括引线接合焊盘与SMD安装焊盘，并具有预定的电路图案；(b)在PCB的除引线接合焊盘与SMD安装焊盘之外的部分上形成阻焊剂层；(c)通过化学镀镍与化学镀金工艺，在引线接合焊盘与SMD安装焊盘的每一个上形成由化学镀镍层与化学镀金层构成的ENIG层；以及(d)通过电镀金工艺，在SMD安装焊盘中的与覆镀导线连接的SMD安装焊盘的ENIG层上以及每个引线接合焊盘的ENIG层上形成电镀金层。
在上述方法中，ENIG层中的化学镀金层的厚度在0.01μm至0.1μm的范围内变化，化学镀镍层的厚度在0.3μm至15μm的范围内变化。
电镀金层的厚度在0.1μm至1.0μm的范围内变化。
根据本发明的另一实施例，制造用于半导体封装的PCB的方法可包括：(a)准备用于封装的PCB，该PCB包括引线接合焊盘、SMD安装焊盘与ZIF连接器焊盘，并具有预定的电路图案；(b)在PCB的除引线接合焊盘、SMD安装焊盘与ZIF连接器焊盘之外的部分上形成阻焊剂层；(c)在PCB的除引线接合焊盘与SMD安装焊盘之外的部分上施加抗镀剂；(d)通过化学镀镍与化学镀金工艺，在引线接合焊盘与SMD安装焊盘的每一个上形成由化学镀镍层与化学镀金层构成的ENIG层；(e)去除抗镀剂；以及(f)通过电镀金工艺，在SMD安装焊盘中的与覆镀导线连接的SMD安装焊盘的ENIG层上以及每个引线接合焊盘的ENIG层上形成电镀金层。
附图说明
图1A至图1C为依次示出了根据本发明第一实施例的制造用于半导体封装的PCB的工艺的剖面图；
图2A至图2E为依次示出了根据本发明第二实施例的制造用于半导体封装的PCB的工艺的剖面图；
图3A至图3G为依次示出了根据传统技术的制造用于半导体封装的PCB的工艺的剖面图；以及
图4A至图4J为依次示出了根据另一传统技术的制造用于半导体封装的PCB的工艺的剖面图。
具体实施方式
以下参照附图对本发明进行详细描述。
在图1A至图1C中，对根据本发明第一实施例的用于半导体封装的PCB的制造方法进行了示意性图解，并在下面进行描述。
根据本技术领域中广为人知的方法，准备PCB 100，该PCB包括树脂基板101、形成于该树脂基板上的引线接合焊盘102、105及SMD安装焊盘103、104，并具有预定的电路图案。在这些图中，为简化描述，省略了基板的内层结构，并且仅示例性地示出该基板的单个侧面，然而任何基板，包括双面、单面或多层BGA或MLB基板，可不受局限地应用于此。如树脂基板101一样，任何基板，包括环氧树脂基板、氟化树脂基板等，只要是本技术领域中已知的，均可不受局限地应用于此。用于电路图案的材料没有特别限制，只要是本技术领域中通常所使用的导电金属即可。铜尤其有益。
在由此准备好的PCB 100的除引线接合焊盘102、105及SMD安装焊盘103、104之外的部分上，通常施加阻焊剂，并对该阻焊剂进行固化、分离(open)，从而形成阻焊剂层106(图1A)。阻焊剂通常由感光材料制成。
然后，进行化学镀镍工艺和化学镀金工艺，从而在相应的引线接合焊盘102、105与相应的SMD安装焊盘103、104上形成化学镀镍浸金(ENIG)层107、108、109、110(图1B)。如在图1B中为了图示目的而放大的ENIG层109中，该ENIG层具有包括化学镀镍层109a和化学镀金层109b的双层形式。取决于效益经济比要求，ENIG层的化学镀金层的厚度可在约0.01μm至约0.1μm的范围内变化。取决于效益经济比要求，ENIG层的化学镀镍层的厚度在约0.3μm至约15μm的范围内变化。
随后，进行电镀金工艺，从而在引线接合焊盘102、105的ENIG层107、110上以及与覆镀导线连接的SMD安装焊盘104的ENIG层109上分别形成电镀金层111、113、112(图1C)。即，引线接合焊盘102、105二者都与用于电镀的覆镀导线相连，而在SMD安装焊盘中，根据需要，仅SMD安装焊盘104与用于电镀的导线连接，从而使得能够通过这些覆镀导线进行电镀金工艺。这种电镀金工艺可通过一种称为软金电镀的覆镀工艺来进行，而由于不存在铜的溶解(solution)行为，所以省略了镀镍工艺。取决于效益经济比要求，电镀金层111、112、113可具有约0.1μm至约1.0μm的厚度范围。
这样，ENIG层107、110与电镀金层111、113依次形成于引线接合焊盘102、105上，而ENIG层108可单独形成于SMD安装焊盘103上，或者，ENIG层109与电镀金层112可一起只形成于与覆镀导线连接的SMD安装焊盘104上。因此，可有限地设计覆镀导线，从而可使CAD的自由度得到提高。此外，省略了按照传统方法进行两次的掩模工作，从而减少了工艺时间，提高了设计的自由度，并且避免了在进行掩模工作中导致产生缺陷的各种成因。而且，有利地，单独使用引线接合焊盘使得能够形成调整掩模(alignment mark)。
参照图2A至图2E，对根据本发明第二实施例的用于半导体封装的PCB的制造方法进行了示意性图解，并在下文对其进行描述。
根据本技术领域中众所周知广为人知的方法，准备PCB 300，该PCB包括引线接合焊盘303、306，SMD安装焊盘304、305和ZIF连接器焊盘307，并具有预定的电路图案。引线接合焊盘303、306以及SMD安装焊盘304、305形成于刚性树脂基板301上面，而ZIF连接器焊盘307形成于刚性树脂基板301下面，在该ZIF连接器焊盘与该刚性树脂基板之间具有聚酰亚胺柔性基板或聚酰亚胺覆盖层302，其中，在ZIF连接器焊盘307之间的空隙中填入覆盖层黏合剂308，然而本发明并不局限于此。
在这些图中，为了简化描述，省略了基板的内层结构，仅对其单个侧面做出图示，但任何基板，包括双面、单面或多层BGA或MLB基板，可不受局限地应用于此。如树脂基板301一样，任何基板，包括环氧树脂基板、氟化树脂基板等，只要是本技术领域中已知的，均可不受局限地应用于此。对用于电路图案的材料不作特别限制，只要是本技术领域中通常使用的导电材料即可。铜尤其有益。
在由此准备好的PCB 300的除引线接合焊盘303、306，SMD安装焊盘304、305以及ZIF连接器焊盘307之外的部分上，通常施加阻焊剂，并对该阻焊剂进行固化、分离，从而形成阻焊剂层309(图2A)。阻焊剂通常由感光材料制成。
随后，在PCB 300的除引线接合焊盘303、306及SMD安装焊盘304、305之外的部分上施加抗镀剂310，从而对这些部分进行遮掩(图2B)。抗镀剂310的实例包括干膜和可剥离油墨，但并不局限于此。
然后，进行化学镀镍工艺和化学镀金工艺，从而在被抗镀剂310暴露出的引线接合焊盘303、306与SMD安装焊盘304、305上形成ENIG层311、312、313、314(图2C)。如在图2C中为了图示目的而放大的ENIG层312中，该ENIG层具有包括化学镀镍层312a和化学镀金层312b的双层形式。取决于效益经济比(efficacy versuseconomy)要求，ENIG层的化学镀金层的厚度可在约0.01μm至约0.1μm的范围内变化。取决于效益经济比要求，ENIG层的化学镀镍层的厚度在约0.3μm至约15μm的范围内变化。
接下来，去除抗镀剂310(图2D)，进行直接电镀金工艺，从而分别在引线接合焊盘303、306的ENIG层311、314上，ZIF连接器焊盘307上，及与覆镀导线连接的SMD安装焊盘305的ENIG层313上形成电镀金层315、317、318、316(图2E)。即，所有的引线接合焊盘303、306以及ZIF连接器焊盘307都与用于电镀的覆镀导线连接，而在SMD安装焊盘中，根据需要，仅安装焊盘305与用于电镀的覆镀导线连接，从而能够通过这些覆镀导线进行电镀金工艺。电镀金工艺可通过一种称为直接电镀金的电镀工艺来进行。取决于效益经济比要求，由此形成的电镀金层315、316、317、318可具有约0.1μm至约1.0μm的厚度范围。
这样，进行一次掩模工作，由此ENIG层311、314与电镀金层315、317形成于引线接合焊盘303、306上，而ENIG层312可单独形成于SMD安装焊盘304上，或者，ENIG层313与电镀金层316可一起只形成于与覆镀导线相连的SMD安装焊盘305上。另外，只有电镀金层308形成于ZIF连接器焊盘307上。因此，可有限地设计覆镀导线，从而可提高CAD的自由度。另外，依照传统方法进行三次的掩模工作可以进行一次，从而减少了工艺时间，提高了设计的自由度，并且避免了在进行掩模工作中导致产生缺陷的各种成因。此外，有利地，单独使用引线接合焊盘使得能够形成调整掩模。
根据本发明的制造用于半导体封装的PCB的方法可应用于摄像头模块的图像传感器封装，例如，BGA基板，包括COB(板上芯片安装)和SIP(系统级封装)基板，但本发明并不局限于此。
虽然为了示例性的目的公开了本发明的关于用于半导体封装的PCB的制造方法的优选实施例，但本领域技术人员应该理解，在本发明的技术精神的范围内，可以做出各种修改、增加与替换。
如上文所述，本发明提供了用于半导体封装的PCB的制造方法。根据本发明的方法，可将由于多次掩模工作而导致的高缺陷率降低到最低水平，并且可减少工艺时间。
在表面处理过程中按照传统方法进行两次或三次的遮掩工作可完全省略或仅进行一次，因而简化了总工艺，并可提高了安装可靠性。
此外，用于半导体封装的PCB的最外层焊盘所需的相应特性也可经济而有效地得以实现。
简单的修改、增加与替换落在如所附权利要求限定的本发明的范围内。

Claims (8)

1. 一种制造用于半导体封装的印刷电路板的方法，所述方法包括：
(a)准备用于封装的印刷电路板，所述印刷电路板包括引线接合焊盘与表面安装器件安装焊盘，并具有预定的电路图案；
(b)在所述印刷电路板的除所述引线接合焊盘与所述表面安装器件安装焊盘之外的部分上形成阻焊剂层；
(c)通过化学镀镍与化学镀金工艺，在所述引线接合焊盘与所述表面安装器件安装焊盘的每一个上形成由化学镀镍层与化学镀金层构成的化学镀镍浸金层；以及
(d)通过电镀金工艺，在所述表面安装器件安装焊盘中的与覆镀导线连接的表面安装器件安装焊盘的所述化学镀镍浸金层上以及在每个所述引线接合焊盘的所述化学镀镍浸金层上形成电镀金层。
2. 根据权利要求1所述的方法，其中，所述化学镀镍浸金层的化学镀金层的厚度在0.01μm至0.1μm的范围内变化。
3. 根据权利要求1所述的方法，其中，所述化学镀镍浸金层的化学镀镍层的厚度在0.3μm至15μm的范围内变化。
4. 根据权利要求1所述的方法，其中，所述电镀金层的厚度在0.1μm至1.0μm的范围内变化。
5. 一种制造用于半导体封装的印刷电路板的方法，所述方法包括：
(a)准备用于封装的印刷电路板，所述印刷电路板包括引线接合焊盘、表面安装器件安装焊盘及ZIF连接器焊盘，并具有预定的电路图案；
(b)在所述印刷电路板的除所述引线接合焊盘、所述表面安装器件安装焊盘以及所述ZIF连接器焊盘之外的部分上形成阻焊剂层；
(c)在所述印刷电路板的除所述引线接合焊盘与所述表面安装器件安装焊盘之外的部分上施加抗镀剂；
(d)通过化学镀镍与化学镀金工艺，在所述引线接合焊盘与所述表面安装器件安装焊盘的每一个上形成由化学镀镍层与化学镀金层构成的化学镀镍浸金层；
(e)去除所述抗镀剂；以及
(f)通过电镀金工艺，在所述表面安装器件安装焊盘中的与覆镀导线连接的表面安装器件安装焊盘的所述化学镀镍浸金层上、在每个所述引线接合焊盘的所述化学镀镍浸金层上以及在所述ZIF连接器焊盘上形成电镀金层。
6. 根据权利要求5所述的方法，其中，所述化学镀镍浸金层的化学镀金层的厚度在0.01μm至0.1μm的范围内变化。
7. 根据权利要求5所述的方法，其中，所述化学镀镍浸金层的化学镀镍层的厚度在0.3μm至15μm的范围内变化。
8. 根据权利要求5所述的方法，其中，所述电镀金层的厚度在0.1μm至1.0μm的范围内变化。
CN2007103060907A 2007-04-18 2007-12-28 用于半导体封装的印刷电路板的制造方法 Expired - Fee Related CN101290888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0037892 2007-04-18
KR1020070037892A KR100826360B1 (ko) 2007-04-18 2007-04-18 반도체 패키지용 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
CN101290888A CN101290888A (zh) 2008-10-22
CN101290888B true CN101290888B (zh) 2012-05-23

Family

ID=39649389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103060907A Expired - Fee Related CN101290888B (zh) 2007-04-18 2007-12-28 用于半导体封装的印刷电路板的制造方法

Country Status (4)

Country Link
US (1) US20080257742A1 (zh)
JP (1) JP4791444B2 (zh)
KR (1) KR100826360B1 (zh)
CN (1) CN101290888B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295958A (ja) 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
KR101032704B1 (ko) 2009-04-14 2011-05-06 삼성전기주식회사 인쇄회로기판 제조방법
KR101039329B1 (ko) 2009-06-24 2011-06-08 삼성전기주식회사 인쇄회로기판 제조방법
KR101114260B1 (ko) * 2009-11-25 2012-02-27 주식회사 심텍 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법
CN101845625B (zh) * 2010-06-01 2012-03-21 无锡阿尔法电子科技有限公司 一种在电容式触摸屏表面进行化学镀金的方法
KR101980666B1 (ko) * 2011-12-19 2019-08-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101552196B1 (ko) 2014-11-07 2015-09-11 제이앤디써키트주식회사 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN114883252B (zh) * 2022-05-26 2024-02-23 业成光电（深圳）有限公司 基板电镀方法、基板、显示面板、显示装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360434B1 (en) * 2000-02-23 2002-03-26 Telaxis Communications Corporation Circuit fabrication
US7067918B2 (en) * 2003-03-18 2006-06-27 Ngk Spark Plug Co., Ltd. Wiring board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472765A (en) * 1982-09-13 1984-09-18 Hughes Electronic Devices Corporation Circuit structure
JPH02185094A (ja) * 1989-01-12 1990-07-19 Hitachi Chem Co Ltd ピングリツド・アレイパツケージ用配線板の製造法
JP2859741B2 (ja) * 1990-12-21 1999-02-24 イビデン株式会社 プリント配線板の製造方法
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JPH1079568A (ja) * 1996-09-05 1998-03-24 Toshiba Corp プリント配線板の製造方法
JP2002261186A (ja) * 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
US20030070931A1 (en) * 2001-10-17 2003-04-17 Honeywell Advanced Circuits, Inc. Selective plating of printed circuit boards
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP2004349414A (ja) 2003-05-21 2004-12-09 Nagase & Co Ltd 回路基板とその製造方法
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
JP2005277124A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 回路基板及びそれを備える表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360434B1 (en) * 2000-02-23 2002-03-26 Telaxis Communications Corporation Circuit fabrication
US7067918B2 (en) * 2003-03-18 2006-06-27 Ngk Spark Plug Co., Ltd. Wiring board

Also Published As

Publication number Publication date
US20080257742A1 (en) 2008-10-23
JP2008270718A (ja) 2008-11-06
JP4791444B2 (ja) 2011-10-12
CN101290888A (zh) 2008-10-22
KR100826360B1 (ko) 2008-05-02

Similar Documents

Publication Publication Date Title
CN101290888B (zh) 用于半导体封装的印刷电路板的制造方法
CN102098876B (zh) 用于电路基板的制造工艺
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US8528200B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009004744A (ja) プリント基板
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
JP2008112996A (ja) 印刷回路基板の製造方法
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
JP3934104B2 (ja) ボールグリッドアレイ基板の作製方法
JP2016208000A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP3166490B2 (ja) Ｂｇａ型半導体装置
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
KR20040061604A (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
JP7200460B2 (ja) パッケージ構造物
JPH05267561A (ja) 高速処理用電子部品搭載用基板
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2004193634A (ja) 半導体装置とその製造方法
JP4207933B2 (ja) 半導体装置
JP2008235550A (ja) プリント配線板、プリント配線板の製造方法、及びそれを用いた電子機器
JPH07273463A (ja) Ｉｃ搭載用多層プリント配線板の製造方法
JP2004104158A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20191228