JPH0621589A - ハイブリッドｉｃの放熱構造およびその製造方法 - Google Patents
ハイブリッドｉｃの放熱構造およびその製造方法Info
- Publication number
- JPH0621589A JPH0621589A JP4178197A JP17819792A JPH0621589A JP H0621589 A JPH0621589 A JP H0621589A JP 4178197 A JP4178197 A JP 4178197A JP 17819792 A JP17819792 A JP 17819792A JP H0621589 A JPH0621589 A JP H0621589A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit board
- heat dissipation
- back surface
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】本発明は、特に放熱性が要求されるために放熱
板を接合してなるハイブリッドＩＣの放熱構造に関し、
回路基板裏面のなかで、放熱に関与しない部分に多層配
線基板を備える。 【構成】回路基板裏面の、放熱を要する発熱性の回路部
品から離れた位置に多層配線基板を接合し、この多層配
線基板との接触を避けて回路基板裏面に放熱板を接合し
た。
板を接合してなるハイブリッドＩＣの放熱構造に関し、
回路基板裏面のなかで、放熱に関与しない部分に多層配
線基板を備える。 【構成】回路基板裏面の、放熱を要する発熱性の回路部
品から離れた位置に多層配線基板を接合し、この多層配
線基板との接触を避けて回路基板裏面に放熱板を接合し
た。
Description
【０００１】
【産業上の利用分野】本発明は、特に放熱性が要求され
るために放熱板を接合してなるハイブリッドＩＣの放熱
構造およびその製造方法に関するものである。
るために放熱板を接合してなるハイブリッドＩＣの放熱
構造およびその製造方法に関するものである。
【０００２】
【従来の技術】従来、高い放熱性が要求されるハイブリ
ッドＩＣにおいては、電気絶縁性と放熱性を両立させる
ために、アルミナ、ベリリア、窒化アルミニウム等のセ
ラミック基板が使用されてきた。通常、これらの回路基
板では、その片面に厚膜材料等を用いた回路が形成さ
れ、回路が形成された裏面には導体が全面印刷され、セ
ラミックスまたは金属等からなる放熱板がはんだ等で接
合される。
ッドＩＣにおいては、電気絶縁性と放熱性を両立させる
ために、アルミナ、ベリリア、窒化アルミニウム等のセ
ラミック基板が使用されてきた。通常、これらの回路基
板では、その片面に厚膜材料等を用いた回路が形成さ
れ、回路が形成された裏面には導体が全面印刷され、セ
ラミックスまたは金属等からなる放熱板がはんだ等で接
合される。
【０００３】
【発明が解決しようとする課題】これらの高放熱性ハイ
ブリッドＩＣにおいては、発熱源は、主に回路基板上に
実装されたベアチップであり、ベアチップ−回路基板−
放熱板という伝導経路は回路基板面全体の一部分である
にも拘らず、放熱に関与しない回路基板裏面までも放熱
板に接合することによって、本来配線領域として使用可
能な回路基板裏面を使用することができず、配線可能な
領域が制限され、部品実装も回路基板の表面のみに制限
され、したがって回路基板裏面に多層配線基板を備える
ことはできなかった。
ブリッドＩＣにおいては、発熱源は、主に回路基板上に
実装されたベアチップであり、ベアチップ−回路基板−
放熱板という伝導経路は回路基板面全体の一部分である
にも拘らず、放熱に関与しない回路基板裏面までも放熱
板に接合することによって、本来配線領域として使用可
能な回路基板裏面を使用することができず、配線可能な
領域が制限され、部品実装も回路基板の表面のみに制限
され、したがって回路基板裏面に多層配線基板を備える
ことはできなかった。
【０００４】本発明は、上記問題点に鑑み、回路基板裏
面のなかで、放熱に関与しない部分に多層配線基板を備
えることのできるハイブリッドＩＣの放熱構造およびそ
の製造方法を提供することを目的とする。
面のなかで、放熱に関与しない部分に多層配線基板を備
えることのできるハイブリッドＩＣの放熱構造およびそ
の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明のハイブリッドＩＣの放熱構造は、回路基板と、該回
路基板の表面に形成された第１配線パターンと、該回路
基板の表面に実装された回路部品と、回路基板の裏面
の、該回路部品のうちの発熱性の回路部品から離れた位
置に接合された多層配線基板と、該多層配線基板との接
触を避けて回路基板の裏面に接合された放熱板とを備え
たことを特徴とするものである。
明のハイブリッドＩＣの放熱構造は、回路基板と、該回
路基板の表面に形成された第１配線パターンと、該回路
基板の表面に実装された回路部品と、回路基板の裏面
の、該回路部品のうちの発熱性の回路部品から離れた位
置に接合された多層配線基板と、該多層配線基板との接
触を避けて回路基板の裏面に接合された放熱板とを備え
たことを特徴とするものである。
【０００６】ここで、上記放熱板と上記多層配線基板と
の接触を避けるために、上記放熱板には、その放熱板
の、上記多層配線基板が接合された位置と対応する位置
に、上記多層配線基板との接触を避けるためのざぐり加
工が施されていてもよく、あるいはその放熱板が、その
放熱板と同一材料のスペーサを介して上記回路基板の裏
面に接合されていてもよい。
の接触を避けるために、上記放熱板には、その放熱板
の、上記多層配線基板が接合された位置と対応する位置
に、上記多層配線基板との接触を避けるためのざぐり加
工が施されていてもよく、あるいはその放熱板が、その
放熱板と同一材料のスペーサを介して上記回路基板の裏
面に接合されていてもよい。
【０００７】尚、回路基板表裏間の配線は、通常のセラ
ミックス配線板等で使用されているのと同様に、スルー
ホールにより導通をとることにより行われる。本発明の
ハイブリッドＩＣの放熱構造の製造方法は、回路基板の
表面および裏面に互いに電気的に接続された第１配線パ
ターンおよび第２配線パターンを印刷するとともに該裏
面に放熱板接合用導体パターンを印刷して乾燥、焼成
し、第２配線パターン上に、多層配線基板を接合し、上
記回路基板の表面に所望の回路を搭載し、上記回路基板
の裏面の上記放熱板接合用導体パターン上に、上記多層
配線基板との接触が回避された放熱板を接合することを
特徴とするものである。
ミックス配線板等で使用されているのと同様に、スルー
ホールにより導通をとることにより行われる。本発明の
ハイブリッドＩＣの放熱構造の製造方法は、回路基板の
表面および裏面に互いに電気的に接続された第１配線パ
ターンおよび第２配線パターンを印刷するとともに該裏
面に放熱板接合用導体パターンを印刷して乾燥、焼成
し、第２配線パターン上に、多層配線基板を接合し、上
記回路基板の表面に所望の回路を搭載し、上記回路基板
の裏面の上記放熱板接合用導体パターン上に、上記多層
配線基板との接触が回避された放熱板を接合することを
特徴とするものである。
【０００８】
【作用】本発明においては、放熱板のさぐり加工、スペ
ーサの挿入等が、回路基板裏面に接合された多層配線基
板と放熱板とが干渉することを避けるという作用を有
し、これにより、回路基板裏面に多層配線基板を配置す
ることが可能となる。回路基板表裏へのパターン形成、
多層配線基板の形成は通常の厚膜形成技術、基板積層技
術が使用可能である。
ーサの挿入等が、回路基板裏面に接合された多層配線基
板と放熱板とが干渉することを避けるという作用を有
し、これにより、回路基板裏面に多層配線基板を配置す
ることが可能となる。回路基板表裏へのパターン形成、
多層配線基板の形成は通常の厚膜形成技術、基板積層技
術が使用可能である。
【０００９】また、発熱源から放熱板に至る放熱経路に
ついては従来同様の構造となるため、本発明の放熱構造
を採用することによる放熱特性の劣化はない。
ついては従来同様の構造となるため、本発明の放熱構造
を採用することによる放熱特性の劣化はない。
【００１０】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の一実施例の製造工程図、
図２〜図１０は、製造の途中経過における回路基板配線
パターン等を例示した図である。先ず、厚み０．６３５
ｍｍのアルミナ基板１にレーザ加工により直径０．５ｍ
ｍのスルーホール２を加工（図１ステップ（ａ）、図
２）、デュポン社の６５０２ペーストを使用して、スル
ーホール内壁をメタライズするためのスルーホール印刷
（ステップ（ｂ））と基板表面１ａの導体パターン３の
印刷を行った（図３）。これを１５０℃で１０分間で乾
燥した後に、回路基板裏面１ｂの導体パターン４を印刷
・乾燥した。回路基板裏面１ｂの導体パターン４は、後
に回路基板表面１ａのベアチップ実装領域３ａに実装さ
れる放熱源のベアチップ３０（図１０参照）から発生す
る熱の放熱板への伝熱経路を避けて形成されている。基
板裏面の伝熱経路となる中央部分および基板の縁部には
放熱板接合用の全面印刷の導体４ａ（図４斜線部）を形
成した。配線パターン印刷後は８５０℃、１０分キー
プ、トータル１時間の焼成プロファイルで焼成した（ス
テップ（ｄ）、図４）。
て説明する。図１は、本発明の一実施例の製造工程図、
図２〜図１０は、製造の途中経過における回路基板配線
パターン等を例示した図である。先ず、厚み０．６３５
ｍｍのアルミナ基板１にレーザ加工により直径０．５ｍ
ｍのスルーホール２を加工（図１ステップ（ａ）、図
２）、デュポン社の６５０２ペーストを使用して、スル
ーホール内壁をメタライズするためのスルーホール印刷
（ステップ（ｂ））と基板表面１ａの導体パターン３の
印刷を行った（図３）。これを１５０℃で１０分間で乾
燥した後に、回路基板裏面１ｂの導体パターン４を印刷
・乾燥した。回路基板裏面１ｂの導体パターン４は、後
に回路基板表面１ａのベアチップ実装領域３ａに実装さ
れる放熱源のベアチップ３０（図１０参照）から発生す
る熱の放熱板への伝熱経路を避けて形成されている。基
板裏面の伝熱経路となる中央部分および基板の縁部には
放熱板接合用の全面印刷の導体４ａ（図４斜線部）を形
成した。配線パターン印刷後は８５０℃、１０分キー
プ、トータル１時間の焼成プロファイルで焼成した（ス
テップ（ｄ）、図４）。
【００１１】次に、裏面へ厚膜多層配線部を図４斜線部
を避けて形成した（図５）。この多層配線部は、図４
の、放熱板接合用導体４ａを除く裏面導体配線パターン
４ｂ上に、先ず、上部配線パターンとの導通用ヴィアホ
ール部を除き絶縁体（誘電体）ペーストを印刷・乾燥し
（ステップ（ｅ））、次にヴィアホールへの導体充填
（ステップ（ｆ））、上部導体パターンを印刷・乾燥す
る（ステップ（ｇ））操作を３回繰り返した後、焼成す
ることにより（ステップ（ｈ））、図５の平面図、図５
の一点鎖線に沿う図６の断面図に示すように、所望の多
層配線部６を形成した。多層部の絶縁層にはデュポン社
の５７０４ペーストを用い、また導体には６５０２を用
い、それらの乾燥・焼成は前述のものと同様に行った。
を避けて形成した（図５）。この多層配線部は、図４
の、放熱板接合用導体４ａを除く裏面導体配線パターン
４ｂ上に、先ず、上部配線パターンとの導通用ヴィアホ
ール部を除き絶縁体（誘電体）ペーストを印刷・乾燥し
（ステップ（ｅ））、次にヴィアホールへの導体充填
（ステップ（ｆ））、上部導体パターンを印刷・乾燥す
る（ステップ（ｇ））操作を３回繰り返した後、焼成す
ることにより（ステップ（ｈ））、図５の平面図、図５
の一点鎖線に沿う図６の断面図に示すように、所望の多
層配線部６を形成した。多層部の絶縁層にはデュポン社
の５７０４ペーストを用い、また導体には６５０２を用
い、それらの乾燥・焼成は前述のものと同様に行った。
【００１２】次に回路基板表面１ａに抵抗体ペースト７
を印刷し同条件にて乾燥・焼成した（ステップ（ｉ）、
図７）。抵抗体ペースト７にはデュポン社の６８００シ
リーズを使用した。抵抗体焼成後に抵抗値を±５％以内
に調整するために、レーザトリミングを行った（ステッ
プ（ｊ）、尚、図１０参照）。レーザトリミング後は、
入出力ピン取付け用導体５（図５参照）に入出力ピン８
を取付けるためのクリームはんだ（融点２８５℃）印刷
を行い、リフローした（ステップ（ｋ））。
を印刷し同条件にて乾燥・焼成した（ステップ（ｉ）、
図７）。抵抗体ペースト７にはデュポン社の６８００シ
リーズを使用した。抵抗体焼成後に抵抗値を±５％以内
に調整するために、レーザトリミングを行った（ステッ
プ（ｊ）、尚、図１０参照）。レーザトリミング後は、
入出力ピン取付け用導体５（図５参照）に入出力ピン８
を取付けるためのクリームはんだ（融点２８５℃）印刷
を行い、リフローした（ステップ（ｋ））。
【００１３】次に、厚み４ｍｍのＮｉメッキした銅製放
熱板１０を回路基板裏面に形成した多層配線部６および
入出力ピン位置に対応したざくり加工部１１に、深さ
１．０ｍｍで、ざぐり加工した（ステップ（ｌ），図
８）。このように加工することによって、放熱板１０と
回路基板１とを接合した際に、多層配線部６及び入出力
ピン８と放熱板１０とが接触することを避けることがで
きる。
熱板１０を回路基板裏面に形成した多層配線部６および
入出力ピン位置に対応したざくり加工部１１に、深さ
１．０ｍｍで、ざぐり加工した（ステップ（ｌ），図
８）。このように加工することによって、放熱板１０と
回路基板１とを接合した際に、多層配線部６及び入出力
ピン８と放熱板１０とが接触することを避けることがで
きる。
【００１４】次に、回路基板表面１ａの積層コンデンサ
チップ用導体３ｂ、ＩＣベアチップ用導体３ａと、座ぐ
り加工された放熱板１０上の、回路基板裏面に形成した
全面印刷の放熱板接合用導体４ａ（図４参照）に対応す
るクリームはんだ印刷部１２（図９）に融点１８３℃の
クリームはんだを印刷した（ステップ（ｍ））。次に基
板１を放熱板１０上におき（ステップ（ｎ））、積層コ
ンデンサチップを基板表面１ａの所定位置にマウントし
た後（ステップ（ｏ）、２３０℃でリフローすることに
よって回路基板１と放熱板１０を接合するとともに、コ
ンデンサチップ２０、ベアチップ３０の実装を行った
（ステップ（ｐ））。最後に、ペアチップ３０のワイヤ
ーボンディングを行った（ステップ（ｇ）），図１
０）。
チップ用導体３ｂ、ＩＣベアチップ用導体３ａと、座ぐ
り加工された放熱板１０上の、回路基板裏面に形成した
全面印刷の放熱板接合用導体４ａ（図４参照）に対応す
るクリームはんだ印刷部１２（図９）に融点１８３℃の
クリームはんだを印刷した（ステップ（ｍ））。次に基
板１を放熱板１０上におき（ステップ（ｎ））、積層コ
ンデンサチップを基板表面１ａの所定位置にマウントし
た後（ステップ（ｏ）、２３０℃でリフローすることに
よって回路基板１と放熱板１０を接合するとともに、コ
ンデンサチップ２０、ベアチップ３０の実装を行った
（ステップ（ｐ））。最後に、ペアチップ３０のワイヤ
ーボンディングを行った（ステップ（ｇ）），図１
０）。
【００１５】このように、回路基板裏面１ｂの一部に厚
膜多層基板を接合したことによって、放熱特性を犠牲に
することなく、回路基板サイズを小型化することが可能
となった。なお、本実施例では、述べなかったが、セラ
ミック基板としてＡｌＮ、ＢｅＯの使用や、回路基板裏
面の多層配線を厚膜で形成する代わりに形成済みの多層
基板を使用することも可能である。さらに基板裏面に形
成した配線面に多層配線基板とともに、チップ部品を実
装することも可能である。
膜多層基板を接合したことによって、放熱特性を犠牲に
することなく、回路基板サイズを小型化することが可能
となった。なお、本実施例では、述べなかったが、セラ
ミック基板としてＡｌＮ、ＢｅＯの使用や、回路基板裏
面の多層配線を厚膜で形成する代わりに形成済みの多層
基板を使用することも可能である。さらに基板裏面に形
成した配線面に多層配線基板とともに、チップ部品を実
装することも可能である。
【００１６】また、図８に示したざぐり加工の代替手段
として、放熱板１０またはセラミック板１と同一材料の
スペーサを基板裏面の導体と接触しないように加工し、
基板−放熱板間に挾み込むことによっても同様の効果が
期待できる。
として、放熱板１０またはセラミック板１と同一材料の
スペーサを基板裏面の導体と接触しないように加工し、
基板−放熱板間に挾み込むことによっても同様の効果が
期待できる。
【００１７】
【発明の効果】本発明により、従来回路基板裏面に配線
を形成することができなかった放熱板を有する回路基板
において、放熱に関与しない部部分の回路基板裏面を多
層配線基板実装領域として使用することが可能となり、
従来不可能であった高密度配線が可能となった。
を形成することができなかった放熱板を有する回路基板
において、放熱に関与しない部部分の回路基板裏面を多
層配線基板実装領域として使用することが可能となり、
従来不可能であった高密度配線が可能となった。
【図１】本発明の一実施例の製造工程図である。
【図２】スルーホールが加工されたアルミナ基板を表わ
した図である。
した図である。
【図３】スルーホール印刷および配線パターンの印刷を
行った後のアルミナ基板表面を表わした図である。
行った後のアルミナ基板表面を表わした図である。
【図４】配線パターンおよび接合用導体の印刷を行った
後のアルミナ基板裏面を表わした図である。
後のアルミナ基板裏面を表わした図である。
【図５】多層配線部を形成した後の基板裏面を表わした
図である。
図である。
【図６】図５の一点鎖線に沿う断面図である。
【図７】抵抗体の印刷を行った後のアルミナ基板表面を
表わした図である。
表わした図である。
【図８】ざぐり加工を行った放熱板を表わした図であ
る。
る。
【図９】プリフォームはんだを置いた状態の放熱板を表
わした図である。
わした図である。
【図１０】ベアチップおよび積層コンデンサチップを実
装し、ワイヤボンディングを行った後のアルミナ基板表
面の図である。
装し、ワイヤボンディングを行った後のアルミナ基板表
面の図である。
１ アルミナ基板 ２ スルーホール ３ 導体パターン ３ａ ベアチップ用導体 ３ｂ 積層コンデンサチップ用導体 ４ 導体パターン ４ａ 放熱板接合用導体 ４ｂ 導体配線パターン ５ 入出力ピン取付け用導体 ６ 多層配線部 ７ 抵抗体ペースト ８ 入出力ピン １０ 放熱板 １１ ざぐり加工部 １２ クリームはんだ印刷部 ２０ 積層コンデンサチップ ３０ ベアチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 弘司 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
Claims (4)
- 【請求項１】 回路基板と、該回路基板の表面に形成さ
れた第１配線パターンと、該回路基板の表面に実装され
た回路部品と、前記回路基板の裏面の、該回路部品のう
ちの発熱性の回路部品から離れた位置に接合された多層
配線基板と、該多層配線基板との接触を避けて前記回路
基板の裏面に接合された放熱板とを備えたことを特徴と
するハイブリッドＩＣの放熱構造。 - 【請求項２】 前記放熱板の、前記多層配線基板が接合
された位置と対応する位置に、前記多層配線基板との接
触を避けるための放熱板のざぐり加工が施されてなるこ
とを特徴とする請求項１記載のハイブリッドＩＣの放熱
構造。 - 【請求項３】 前記放熱板が、前記多層配線基板との接
触を避けるためのスペーサを介して前記回路基板の裏面
に接合されてなることを特徴とする請求項１記載のハイ
ブリッドＩＣの放熱構造。 - 【請求項４】 回路基板の表面および裏面に互いに電気
的に接続された第１配線パターンおよび第２配線パター
ンを印刷するとともに該裏面に放熱板接合用導体パター
ンを印刷して乾燥、焼成し、 前記第２配線パターン上に、多層配線基板を接合し、 前記回路基板の表面に所望の回路を搭載し、 前記回路基板の裏面の前記放熱板接合用導体パターン上
に、前記多層配線基板との接触が回避された放熱板を接
合することを特徴とするハイブリッドＩＣの放熱構造の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178197A JPH0621589A (ja) | 1992-07-06 | 1992-07-06 | ハイブリッドｉｃの放熱構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178197A JPH0621589A (ja) | 1992-07-06 | 1992-07-06 | ハイブリッドｉｃの放熱構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621589A true JPH0621589A (ja) | 1994-01-28 |
Family
ID=16044284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4178197A Withdrawn JPH0621589A (ja) | 1992-07-06 | 1992-07-06 | ハイブリッドｉｃの放熱構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621589A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025731A1 (en) * | 2000-09-19 | 2002-03-28 | Matsushita Electric Industrial Co., Ltd. | Electronic equipment |
| CN109686721A (zh) * | 2019-01-31 | 2019-04-26 | 中国电子科技集团公司第四十三研究所 | 一种低热阻的厚膜多层布线结构及其制备方法 |
-
1992
- 1992-07-06 JP JP4178197A patent/JPH0621589A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025731A1 (en) * | 2000-09-19 | 2002-03-28 | Matsushita Electric Industrial Co., Ltd. | Electronic equipment |
| US6753603B2 (en) | 2000-09-19 | 2004-06-22 | Matsushita Electric Industrial Co., Ltd. | Electronic equipment having insulating heat dissipation plate |
| CN109686721A (zh) * | 2019-01-31 | 2019-04-26 | 中国电子科技集团公司第四十三研究所 | 一种低热阻的厚膜多层布线结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JPH0786717A (ja) | プリント配線板構造体 | |
| JPH07135376A (ja) | 複合プリント回路板とその製造方法 | |
| JPH07254759A (ja) | パワー混成集積回路装置 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP2002289747A (ja) | セラミック基板、複合基板、及びセラミック基板の製造方法 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JP3520540B2 (ja) | 多層基板 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP3377928B2 (ja) | 回路基板 | |
| JPH0621589A (ja) | ハイブリッドｉｃの放熱構造およびその製造方法 | |
| JP2011114019A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
| JP2003258160A (ja) | セラミック積層基板およびこれを用いたセラミック積層電子部品 | |
| JP2000312062A (ja) | 厚膜回路基板とその製造方法 | |
| JP2001135789A (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
| JPH09232711A (ja) | 特に電子制御装置内で使用される装置 | |
| JPH08167762A (ja) | 厚膜混成集積回路 | |
| JP2019125746A (ja) | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 | |
| JPH05343874A (ja) | ハイブリッドｉｃの放熱構造 | |
| JP3774327B2 (ja) | 配線基板 | |
| JPH0231794Y2 (ja) | ||
| JP2001196501A (ja) | マイクロ波回路基板 | |
| JPH1117047A (ja) | 電子部品搭載用基板 | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JP2002076213A (ja) | 半導体素子モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |