JPH07254759A - パワー混成集積回路装置 - Google Patents
パワー混成集積回路装置Info
- Publication number
- JPH07254759A JPH07254759A JP6045367A JP4536794A JPH07254759A JP H07254759 A JPH07254759 A JP H07254759A JP 6045367 A JP6045367 A JP 6045367A JP 4536794 A JP4536794 A JP 4536794A JP H07254759 A JPH07254759 A JP H07254759A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- hybrid integrated
- power
- power hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1028—Thin metal strips as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
する回路とのパワー混成集積回路装置において、これら
のパワー半導体素子の大電流化に伴うノイズ及び入出力
配線部分の配線抵抗の低減を図る。 【構成】パワー混成集積回路装置の金属基板上にパワー
回路用の入出力配線,グランド層が形成され、ドライバ
用ICやチップ抵抗等電子部品が接続された回路基板の
所望の位置に複数の窓が開けられ、前記窓内の露出する
金属基板表面にはんだを介してセラミックスチップが接
続されており、パワー半導体素子は前記セラミックスチ
ップ上に金属橋を介して接続されている。隣接するパワ
ー半導体素子の下部電極同志或いはパワー半導体素子の
下部と入出力配線とが連結されるものは、前記金属橋の
一部に依ってなされる。 【効果】放熱効率(熱抵抗)が向上し、ノイズ低下し、
半導体素子の効率が向上して信頼性の高いパワー混成集
積回路が得られる。
Description
混成集積回路に関し、特にパワー素子のスイッチングノ
イズの低減と配線部分の絶縁耐圧を向上させた混成集積
回路構造に関する。
り込んだパワーモジュールは、Cu或いはAlを主成分
とする金属基板上にSiO2 等無機質フィラーを添加し
たエポキシ樹脂或いはポリイミド等樹脂で絶縁した回路
基板或いは金属基板上をセラミックスで絶縁した回路基
板の2種類が用いられている。前者は600V/30A
以下の製品に多くみられ、後者は600V/30Aを越
える製品が対象となっている。
ーモジュールとして、公開特許公報(A)平3−195053
号に開示されているように、一枚の金属基板上がセラミ
ックスとエポキシ樹脂等有機膜で絶縁された回路基板が
ある。図10はそれらを説明する断面図である。パワー
半導体素子6は良熱伝導性の窒化アルミニウム等セラミ
ックスチップ10を介して金属基板1に接続されてい
る。前記金属基板1は、Cuが選択されている。ドライ
バIC等小信号素子9は、金属基板1にコーティングさ
れた絶縁層2.2 上に形成された配線上に接続されてい
る。この場合の絶縁層としては、ポリイミド樹脂が用い
られている。このパワーモジュールは、小信号回路及び
パワー半導体素子の入出力配線がポリイミド樹脂上に形
成され、パワー半導体素子のみセラミックスチップ10
を介して金属基板1に接続されており、小信号回路とパ
ワー半導体素子との間はAlワイヤ7で接続されてい
る。
パワーモジュールは、パワー半導体素子搭載部にセラミ
ックスを用いることにより、放熱性が向上するものの、
パワー半導体素子の大電流化に伴うスイッチング時に生
ずるノイズや入出力配線からのノイズがパワー素子の近
傍に配置された小信号用配線に乗りドライバIC或いは
マイコン等の誤動作の原因となる。また、セラミックス
チップとポリイミドの2種類の絶縁材料を用いており、
パワー半導体素子の下地電極、つまり、コレクタ電極と
入出力配線がAlワイヤーで連結されている。従って、
この構造を大電力用に適用するとき配線抵抗が大きくな
り、半導体素子の損失が大きくなるという問題が生じ
る。
はCuが用いられており、この場合、セラミックスチッ
プを接続する際、はんだ付けが容易であり、放熱性も良
好である反面、Cu自体が重く、この混成集積回路を用
いたシステム全体の重量が大きなものとなる等の問題も
ある。
とそれらをドライブする回路とを同一基板上に搭載した
パワー混成集積回路装置において、これらのパワー半導
体素子の大電流化に伴うノイズ及び入出力配線部分の配
線抵抗の低減を図ることにある。
成集積回路装置全体のコンパクト化、及び、軽量化を図
ることにある。
回路装置によれば、金属基板上に接着される有機樹脂か
らなる絶縁体層は複数の窓を有しており、複数の窓のそ
れぞれの領域内で、セラミックチップが金属基板上に固
着される。セラミックスチップ上には金属箔が形成さ
れ、金属箔を介してパワー半導体素子がセラミックスチ
ップに固着される。絶縁体層の表面の所望位置には小信
号回路素子と、絶縁体層の表面の他の所望位置にパワー
半導体素子用の導電路が形成される。隣接するパワー半
導体素子の電極同志の電気的接続は金属箔によりされ
る。
いる。パワー半導体素子の下部電極同志が複数個連結さ
れる場合は、それぞれが分割されたセラミックスチップ
の表面に金属箔を橋上に貼付けると共に、前記金属箔の
一部を入出力配線に連結する。パワー半導体素子の下部
電極がそれぞれ独立した場合であっても、パワー半導体
チップとセラミックスチップ間に金属箔が挿入され、こ
の金属箔の一部を入出力配線に接続する。
ー半導体素子を搭載するセラミックスチップ以外の絶縁
材料に有機多層膜を用い、信号線等小信号配線を多層膜
の内側に形成し、多層膜の両主表面にはグランド層を設
け、ノイズを除去する構成とする。前記多層膜の表面の
一部に入出力配線を形成しても良い。なお、この多層膜
の材料はエポキシ樹脂或いはポリイミド樹脂が選ばれ、
金属基板とは接着剤で固着されることが好ましい。
い、軽量化を図る。この場合、Al又はAl合金とセラ
ミックスチップを直接はんだ付けが困難であるため、A
l又はAl合金をはんだ付け可能な表面に改善する必要
があり、NiやCu等のめっき膜で覆う。ところが、A
l又はAl合金の表面は酸化膜で覆われており、一般的
にはめっき膜の形成が困難である。そこで、本発明の好
ましい実施態様によれば、Al又はAl合金の表面をエ
ッチングして酸化膜を除去すると共にZn膜で覆った表
面にNiめっき膜を施すというZn置換法を用いてAl
又はAl合金をはんだ付け可能な表面とする。
が複数個連結される場合、それぞれが分割されたセラミ
ックスチップの表面に金属箔を橋上に貼付けると共に、
前記金属箔の一部を入出力配線に連結する。パワー半導
体素子の下部電極がそれぞれ独立した場合であっても、
パワー半導体チップとセラミックスチップ間に金属箔が
挿入され、この金属箔の一部を入出力配線に接続する。
セラミックスチップの表面にダイレクトボンド法或いは
活性化金属法で金属箔を貼り、前記金属箔の一部を入出
力端子に接続するなどして電気的な導通を図る。これに
よって、前記Alワイヤで連結したものに比べ断面積が
増し、これまで問題になっていた半導体素子の損失が問
題とはならず、また、これまで多数連結されていたAl
ワイヤの本数を少なくできる。
ン・オフすることにより生じるノイズや入出力配線から
小信号配線に乗るノイズは、前記小信号配線を多層基板
内部に形成し表面をグランド層とすることで、ノイズ成
分をグランド層に落とし吸収できる。
子14及び封止樹脂12或いは11ゲルの一部を取り外
した本発明の混成集積回路の斜視図である。本発明の混
成集積回路は、金属基板1上が回路基板2で覆われてい
る。この回路基板2の所望の位置に開けられた窓2.1
内で金属基板1が固着されたセラミックスチップ10に
固着されている。セラミックスチップ10は良熱伝導性
の窒化アルミニウムが用いられ、窒化アルミニウムの表
面にはパワー半導体素子のコレクタ電極同志を連結する
ため、或いは、パワー半導体素子6のコレクタ電極とパ
ワー回路用導電路入出力配線3.2とを連結するために
金属箔からなる金属橋3.3が貼付けられ、パワー半導
体素子は前記金属橋上に固着されている。
入出力配線3.2 が貼付けられているほか、表面にグラ
ンド層3.5 或いはパワー半導体素子6のゲート信号の
送受信のためのパット3.4 が形成されている。なお、
回路基板2はエポキシ樹脂或いはポリイミド樹脂等から
なる多層基板からなり、内部にはビアホール或いはイン
ナーリードからなる信号線が形成され、前記金属基板と
は接着剤で固着されている。
示す図である。回路基板2上には複数の窓2.1 が形成
され、この窓内にセラミックスチップ10を介してパワ
ー半導体素子6が金属基板1に固着されている。パワー
半導体素子6のコレクタ同志が連結される場合、或い
は、パワー半導体素子6のコレクタ電極とパワー回路用
導電路からなる入出力配線3.2とが連結される場合に
は、金属橋3.3を用いて行われる。隣あうIGBT等
のパワー半導体素子6.1と高速ダイオード6.2の上部
電極同志が連結される場合、或いは、IGBT等のパワ
ー半導体素子6.1の上部電極とIGBT等パワー半導
体素子6.1 の下部電極同志が連結される場合にはAl
ワイヤー7が用いられる。パワー回路用導電路入出力配
線3.2 近傍の回路基板2表面には小信号回路用の配線
を形成せず、グランド層3.5 が形成される。IGBT
等のパワー半導体素子6.1のゲート信号はグランド層
3.5内に形成されたパット3.4にAlワイヤー7によ
り連結される。パット3.4と制御用ドライバIC9或
いは抵抗チップ8等電子部品とはグランド層の下部の樹
脂層に形成されたインナーリード或いはビアホール等小
信号回路用導電路(図示せず)に依って連結されてい
る。
隣接するパワー半導体素子の下部電極即ちコレクタ電極
同志が連結された部分を説明する図である。金属基板1
上にはパワー半導体素子搭載部に窓2.1 開けられた回
路基板2が接着剤4で固着されている。回路基板2には
内部に小信号回路用導電路3.1 或いはグランド層3.
5 が予め形成されている。前記回路基板に開けられた
窓内は前記金属基板の表面が露出しており、セラミック
スチップ10は低温はんだ5.2 によって固着される。
高速ダアイオード等のパワー半導体素子6.2は金属橋
3.3上に高温はんだ5.1で接続される。なお、金属橋
の一部はパワー回路用導電路3.2と低温はんだ5.2で
連結される。
パワー半導体素子のコレクタが隣接するパワー半導体素
子と絶縁分離され、金属橋3.3 を介してパワー回路用
導電路3.2 に接続されている部分を説明する図であ
る。この部分でもセラミックス10は低温はんだ5.2
で、多層基板は接着剤で固着されていることは図3と同
じである。また、パワー回路用の導電路が交わるような
場合は、金属橋が折り曲げられ電気的には連結されない
ようにしている。
路基板近傍で、ドライバICや抵抗チップ等電子部品が
搭載された小信号回路部分の断面を説明する図である。
この部分の回路基板2はパワー半導体素子を制御する部
分であり、表面にはドライバIC9や抵抗チップ8等電
子部品が表面実装されている。また、ドライバIC9や
抵抗チップ8等電子部品は、回路基板表面上に形成され
たパット3.4 にはんだ付けされている。ここで回路基
板2には小信号回路用の導電路が形成されず、前記ドラ
イバICや抵抗チップ等電子部品とは回路基板、つま
り、多層基板内部に形成されたインナーリードやビアホ
ール等導電路3.1 で連結されている。なお、回路基板
2の表面或いは裏面に形成されたグランド層3.5 は所
望の部所で連結され、外部端子の一部に接続される。
の製法を説明する図である。図6(a)において、予め
導電路3が形成され、窓2.1 が開けられたプリント基
板等多層基板をアルミニウム等の金属基板1に接着剤4
で固着し回路基板2を形成する。この回路基板2の窓
2.1 内の金属表面が露出した部分にはんだ付け可能な
金属膜1.1 、例えばニッケル膜等を形成する。図6
(b)において、金属橋3.3の表面にはパワー半導体
素子6がはんだ5により固着される。金属橋3.3の裏
面にはメタライズ層10.1 が貼付けられたセラミック
スチップ10が接着される。セラミックスチップ10の
メタライズ層10.1 部分には予備のはんだ5が施され
る。その後、窓開けされた露出する金属基板1の表面
に、パワー半導体素子6が固着されたセラミックスチッ
プ10をあわせ再溶融して固着させる。図7は本発明の
パワー混成集積回路装置の他の製法を説明する図であ
る。まず図7(a)において、予め金属基板1にセラミ
ックスチップ10をはんだで固着する。ここでは高温は
んだ5.1 が用いられる。次いで、図7(b)で内部配
線等回路形成や窓開けのすんだプリント基板等多層基板
2.3 を接着剤4を用いて、図7(a)で示したセラミ
ックスチップ10が固着された前記金属基板1上に貼付
ける。図7(c)では更に、セラミックスチップ10及
び回路配線が形成された多層基板2.3 が貼付けられた
回路基板1上に、あらかじめパワー半導体素子6が固着
された金属橋3.3を低温はんだ5.2で固着する。
ずれもパワー半導体素子はセラミックスチップ上に固着
され、小信号回路を含む配線回路は有機樹脂からなる多
層基板上に形成されるなど、2つの絶縁基板が用いられ
る。また、セラミックスチップは、1個又は一対のパワ
ー半導体素子が固着される大きさであって、それぞれが
独立して金属基板上にはんだで固着されており、それぞ
れ独立したパワー半導体素子間或いは前記パワー半導体
素子と入出力配線等パワーの導電路との連結はセラミッ
クスチップとパワー半導体素子間に挿入された金属橋に
よるという特徴を有している。これらの構造によると発
熱する半導体素子の熱は金属基板に速やかに放出でき、
また前記した半導体素子の熱を小信号回路等に伝えない
という利点がある。本発明のパワー混成半導体装置の製
法においては、上述を満たすものであれば良く上述の2
種類に限るものではない。
導電路の断面構造を説明する図である。この導電路は小
信号用の導電路とは異なり半導体素子の損失を防ぐた
め、電気抵抗をできるだけ小さくする必要がある。これ
には、配線部分の断面積を大きく取ってやればよいが、
限られた大きさの回路基板であるため表面積を大きくす
るには困難がある。従って、図ではつぎの3つを提案し
ている。図8(a)では、比較的厚い銅又は銅−アルミ
ニウムの金属箔3.6 を接着剤4で貼付ける構成をとっ
ている。この構成は、予め小信号用の導電路が形成され
た多層基板2.3の所望の位置に、プレス又はパンチン
グ或いはエッチング法等で所望の形状に仕上げた金属箔
3.6を多層基板2.3上の所望の位置に接着剤4を介し
て貼付ければ実現出来る。また、図8(b)又は(c)
に示す構成では、多層基板2.3 内に予め小信号用、或
いは、パワー用入出力配線を形成する、そして、多層基
板2.3 表面にパワー用入出力配線の導電路3.2を形
成後、その導電路3.2上に前記したプレス又はパンチ
ング或いはエッチング法等で所望の形状に仕上げた金属
箔3.6 をはんだ5又は接着剤4で接続する方法により
実現出来る。これらの方法によってパワー回路の導電路
は、その表面積を増やすことなく断面積を大きく取れ半
導体素子の損失を低減できた。
電路が形成される回路基板2に開けられる窓2.1 の大
きさを説明する図である。回路基板2に開けられる窓の
大きさは、本発明のパワー混成集積回路装置をコンパク
トにするためにはセラミックスチップ10の大きさと等
価であることが望ましい。しかしながら、セラミックス
チップ10と金属基板1とは一般的には熱膨張係数がこ
となるため、両者を固着するためのはんだ層5、或い
は、メタライズ層10.1 又は金属基板表面1に形成し
たはんだ付け可能な金属層1.1 を破壊する心配があ
る。この原因は、図9(b)に示した如く、熱膨張係数
の大きな金属基板1がセラミックスチップ10の貼付後
収縮・変形するとき、矢印方向、つまり金属基板とセラ
ミックスチップス10の接続部に両者を引き裂くような
応力が働くからである。ただし、はんだ5はやわらかい
金属であり、他の金属に比べて変形も可能である。従っ
て、はんだ5の厚さを厚くすれば良好な応力緩和材とも
なるが、はんだ5は熱伝導率が、例えば窒化アルミニウ
ムセラミックスに比べて十分小さく放熱体としては好ま
しくない。そこで本実施例では、はんだ5の厚みを増し
て金属基板1とセラミックスチップ10との縁面距離を
伸ばす代わりにはんだの接続面積をセラミックスチップ
10の表面より広げて縁面距離を伸ばす方法を取る。実
験によれば、はんだ5の接続面積、即ちぬれ広がりの面
積をはんだの厚み分から1.5 倍以内とすることで接続
部の破壊が防止できた。従って、回路基板2に開けられ
る窓2.1の面積をセラミックスチップ10の面積にはん
だの広がり分、つまり、はんだの厚みを加えればよいこ
とになる。このことは、はんだのぬれ広がりを回路基板
2によって制限できるためはんだの厚みのばらつきや外
観上の不良を防止できる効果もある。
を伴うパワー半導体素子のみを良熱伝導性の金属基板に
はんだで接続したセラミックスチップに固着し、パワー
回路或いは小信号回路用の導電路を有機樹脂からなる多
層回路基板を用いることで、パワー半導体素子の放熱特
性を向上させることが出来る。また、配線密度を高める
ことが出来パワー混成集積回路の外形寸法を小さくする
ことが出来る。
号回路用の導電路を樹脂多層基板を用い、電子部品の接
続部分を除く配線部分の大部分は内部に、表面層はグラ
ンド層とすることでパワー回路からのノイズを大幅に低
減できる。
信号回路用導電路とことなる形状・製法とすることによ
り導体抵抗を低減し、配線部分の電圧降下による半導体
の効率低下を防止することができる。
れがセラミックスチップで絶縁分離され、独立した構造
であり、これらを下地電極同志或いは入出力配線との連
結には金属箔からなる金属橋を用いている。このため、
従来アルミワイヤを用いた混成集積回路に比べプロセス
の煩雑さからくるコストアップが防止でき、導体抵抗の
低減に効果が可能となる。
である。
施例である。
一実施例である。
る。
の大きさとの関係を説明する図である。
回路基板、2.1 …窓、2.2 …絶縁層、2.3 …多層
基板、3…導電路、3.1 …小信号回路用導電路、3.
2 …パワー回路用導電路、3.3 …金属橋、3.4 …
パット、3.5 …グランド層、3.6 …パワー回路用導
電路、4…接着剤、5…はんだ、5.1 …高温はんだ、
5.2 …低温はんだ、6…パワー半導体素子、6.1 …
IGBT等のパワー半導体素子、6.2 …高速ダイオー
ド、7…Alワイヤ、8…抵抗チップ等電子部品、9…
ドライバIC、10…セラミックスチップ、10.1 …
メタライズ層、11…ゲル、11.1 …メタライズ膜、
12…封止樹脂、13…ケース、14…外部端子。
Claims (12)
- 【請求項1】金属基板と、 上記金属基板上に接着される有機樹脂からなる絶縁体層
であって、複数の窓を有している絶縁体層と、 上記複数の窓のそれぞれの領域内で、上記金属基板上に
固着される複数のセラミックスチップと、 上記複数のセラミックスチップ上に形成された金属箔
と、 上記複数のセラミックスチップ上に上記金属箔を介して
固着された複数のパワー半導体素子と、 上記絶縁体層の表面の所望位置に固着された複数の小信
号回路素子と、 上記絶縁体層の表面の他の所望位置に形成された上記パ
ワー半導体素子用の導電路とを有し、 隣接する上記パワー半導体素子の電極同志の電気的接続
は上記金属箔によりされることを特徴とするパワー混成
集積回路装置。 - 【請求項2】請求項1記載のパワー混成集積回路装置に
おいて、隣接する上記パワー半導体素子の電極同志間を
電気的に接続する上記金属箔は所定形状を有する一枚の
箔であることを特徴とするパワー混成集積回路装置。 - 【請求項3】請求項2記載のパワー混成集積回路装置に
おいて、上記所定形状の金属箔は上記絶縁体層上空を橋
状に配置形成されていることを特徴とするパワー混成集
積回路装置。 - 【請求項4】請求項1記載のパワー混成集積回路装置に
おいて、上記パワー半導体素子と上記導電路との電気的
接続はこのパワー半導体素子が固着される上記セラミッ
クスチップ上に形成された上記金属箔によりされること
を特徴とするパワー混成集積回路装置。 - 【請求項5】請求項1記載のパワー混成集積回路装置に
おいて、上記絶縁体層の内部に上記小信号回路素子用の
配線が形成され、この絶縁体層の両主平面にはグランド
層が形成されていることを特徴とするパワー混成集積回
路装置。 - 【請求項6】請求項4記載のパワー混成集積回路装置に
おいて、上記絶縁体層は多層膜から構成されていること
を特徴とするパワー混成集積回路装置。 - 【請求項7】請求項1,2,3,4,5、または、6記
載のパワー混成集積回路装置において、上記金属基板は
Al又はAl合金から構成されていることを特徴とする
パワー混成集積回路装置。 - 【請求項8】請求項6記載のパワー混成集積回路装置に
おいて、上記金属基板上の上記セラミックスチップスが
固着される領域の表面は金属膜が形成されていることを
特徴とするパワー混成集積回路装置。 - 【請求項9】請求項8記載のパワー混成集積回路装置に
おいて、上記金属基板の表面上に形成される金属膜がニ
ッケル−リン又はニッケル−ボロンからなることを特徴
とするパワー混成集積回路装置。 - 【請求項10】請求項8記載のパワー混成集積回路装置
において、上記金属基板の表面上に形成される金属膜が
ニッケル−リン及びニッケル−ボロンのいずれかの膜と
金又は銅との2層膜からなることを特徴とするパワー混
成集積回路装置。 - 【請求項11】請求項1記載のパワー混成集積回路装置
において、上記絶縁体層はアルミナ,ガラス,シリカ,
窒化硼素、または、窒化アルミニウムからなる粉末又は
繊維を含んだエポキシ又はポリイミド系の樹脂から構成
されることを特徴とするパワー混成集積回路装置。 - 【請求項12】請求項1記載のパワー混成集積回路装置
において、上記小信号回路素子は上記パワー半導体素子
を制御するドライバIC,チップ抵抗,チップコンデン
サー、及び、ホトカプラのうち少なくとも一つを含むこ
とを特徴とするパワー混成集積回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6045367A JP2988243B2 (ja) | 1994-03-16 | 1994-03-16 | パワー混成集積回路装置 |
KR1019950005404A KR0182776B1 (ko) | 1994-03-16 | 1995-03-16 | 파워혼성집적회로장치 |
US08/405,791 US5661343A (en) | 1994-03-16 | 1995-03-16 | Power hybrid integrated circuit apparatus |
DE19509441A DE19509441C2 (de) | 1994-03-16 | 1995-03-16 | Integrierte Hybrid-Leistungsschaltungsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6045367A JP2988243B2 (ja) | 1994-03-16 | 1994-03-16 | パワー混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07254759A true JPH07254759A (ja) | 1995-10-03 |
JP2988243B2 JP2988243B2 (ja) | 1999-12-13 |
Family
ID=12717310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6045367A Expired - Lifetime JP2988243B2 (ja) | 1994-03-16 | 1994-03-16 | パワー混成集積回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5661343A (ja) |
JP (1) | JP2988243B2 (ja) |
KR (1) | KR0182776B1 (ja) |
DE (1) | DE19509441C2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731970A (en) * | 1989-12-22 | 1998-03-24 | Hitachi, Ltd. | Power conversion device and semiconductor module suitable for use in the device |
US5956231A (en) * | 1994-10-07 | 1999-09-21 | Hitachi, Ltd. | Semiconductor device having power semiconductor elements |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
US5705848A (en) * | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
JP3345241B2 (ja) * | 1995-11-30 | 2002-11-18 | 三菱電機株式会社 | 半導体装置 |
US6404045B1 (en) * | 1996-02-01 | 2002-06-11 | International Rectifier Corporation | IGBT and free-wheeling diode combination |
US6054765A (en) * | 1998-04-27 | 2000-04-25 | Delco Electronics Corporation | Parallel dual switch module |
JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバic実装モジュール及びそれを使用した平板型表示装置 |
DE10114572A1 (de) * | 2001-03-24 | 2002-11-07 | Marquardt Gmbh | Träger für eine elektrische Schaltung, insbesondere für einen elektrischen Schalter |
US6774465B2 (en) * | 2001-10-05 | 2004-08-10 | Fairchild Korea Semiconductor, Ltd. | Semiconductor power package module |
DE10223035A1 (de) * | 2002-05-22 | 2003-12-04 | Infineon Technologies Ag | Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul |
CA2394403C (en) * | 2002-07-22 | 2012-01-10 | Celestica International Inc. | Component substrate for a printed circuit board and method of assemblying the substrate and the circuit board |
CA2773076A1 (en) * | 2003-04-15 | 2004-10-28 | Denki Kagaku Kogyo Kabushiki Kaisha | Metal base circuit board and its production process |
EP1800338A1 (fr) | 2004-10-13 | 2007-06-27 | Commissariat A L'energie Atomique | Procede d'obtention de couches localisees sur un circuit hybride |
JP4853721B2 (ja) * | 2006-10-30 | 2012-01-11 | 株式会社デンソー | 配線板 |
JP5683777B2 (ja) * | 2007-08-20 | 2015-03-11 | チャンピオン・エアロスペース・インコーポレイテッドChampion Aerospace Inc. | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 |
DE102010002138A1 (de) * | 2010-02-19 | 2011-08-25 | Robert Bosch GmbH, 70469 | Substratanordnung für ein elektronisches Steuergerät einer Kraftfahrzeugkomponente |
JP5426730B2 (ja) | 2012-07-03 | 2014-02-26 | 日本電信電話株式会社 | 光モジュール用パッケージ |
EP3799536A1 (de) * | 2019-09-27 | 2021-03-31 | Siemens Aktiengesellschaft | Träger für elektrische bauelemente und elektronikmodul |
CN114698241A (zh) * | 2022-03-16 | 2022-07-01 | 广东汇芯半导体有限公司 | 一种半导体集成电路及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4320438A (en) * | 1980-05-15 | 1982-03-16 | Cts Corporation | Multi-layer ceramic package |
JPS60239051A (ja) * | 1984-05-11 | 1985-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2783882B2 (ja) * | 1989-12-25 | 1998-08-06 | 三洋電機株式会社 | 混成集積回路およびその製造方法 |
US5206712A (en) * | 1990-04-05 | 1993-04-27 | General Electric Company | Building block approach to microwave modules |
JPH0536872A (ja) * | 1991-08-02 | 1993-02-12 | Nec Corp | 混成集積回路 |
US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JP2725954B2 (ja) * | 1992-07-21 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1994
- 1994-03-16 JP JP6045367A patent/JP2988243B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-16 US US08/405,791 patent/US5661343A/en not_active Expired - Fee Related
- 1995-03-16 DE DE19509441A patent/DE19509441C2/de not_active Expired - Fee Related
- 1995-03-16 KR KR1019950005404A patent/KR0182776B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0182776B1 (ko) | 1999-05-15 |
DE19509441A1 (de) | 1995-09-28 |
US5661343A (en) | 1997-08-26 |
KR950028575A (ko) | 1995-10-18 |
JP2988243B2 (ja) | 1999-12-13 |
DE19509441C2 (de) | 1999-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2988243B2 (ja) | パワー混成集積回路装置 | |
US5394298A (en) | Semiconductor devices | |
JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
US20150008572A1 (en) | Power Semiconductor Package with Multiple Dies | |
KR100606295B1 (ko) | 회로 모듈 | |
JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08148839A (ja) | 混成集積回路装置 | |
JPH06177295A (ja) | 混成集積回路装置 | |
JP2735912B2 (ja) | インバータ装置 | |
JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
JP2636602B2 (ja) | 半導体装置 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
JPH10256428A (ja) | 半導体パッケージ | |
JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
JP2735920B2 (ja) | インバータ装置 | |
JPH104167A (ja) | 半導体装置 | |
JP2867737B2 (ja) | 混成集積回路 | |
JP3170004B2 (ja) | セラミック回路基板 | |
JP2541494B2 (ja) | 半導体装置 | |
JPH0864719A (ja) | 混成集積回路 | |
JP2583507B2 (ja) | 半導体実装回路装置 | |
JP2800605B2 (ja) | 半導体装置 | |
JP3199018B2 (ja) | 光モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |