JP2636602B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2636602B2
JP2636602B2 JP3288389A JP28838991A JP2636602B2 JP 2636602 B2 JP2636602 B2 JP 2636602B2 JP 3288389 A JP3288389 A JP 3288389A JP 28838991 A JP28838991 A JP 28838991A JP 2636602 B2 JP2636602 B2 JP 2636602B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
adhesive
copper foil
glass epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3288389A
Other languages
English (en)
Other versions
JPH05129515A (ja
Inventor
利廣 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3288389A priority Critical patent/JP2636602B2/ja
Publication of JPH05129515A publication Critical patent/JPH05129515A/ja
Application granted granted Critical
Publication of JP2636602B2 publication Critical patent/JP2636602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばインテリジェン
トパワーモジュールの制御回路部の接着度を向上させる
構造の半導体装置に関するものである。
【０００２】
【従来の技術】図３は従来のインテリジェントパワーモ
ジュール内部を示す断面図であり、図４はその平面図で
ある。図３，図４において、１はアルミベース板、２は
エポキシ系の絶縁層、３は銅箔層、４は半田、５は銅ブ
ロック、６は半田、７は半導体素子であり、これら１〜
７はパワーデバイス部を構成している。８はエポキシ系
の接着層、９は銅箔等の導電体からなるシールド層、１
０はガラスエポキシ基板、１１は銅箔の配線、１２はス
ルーホール、１３は半田、１４はＩＣ等の電子部品であ
り、これら８〜１４は制御回路部を構成している。１５
は銅箔層、１６はアルミワイヤである。
【０００３】次に、組立方法について説明する。アルミ
ベース板１上に絶縁層２、さらにこの上に銅箔層３を形
成し、その後、銅箔層３をエッチングしてパターニング
を行う。次に、両面に銅箔でパターニングされた厚さ１
００μｍの銅箔のシールド層９および厚さ３５μｍの銅
箔の配線１１を備えたガラスエポキシ基板１０を接着剤
８で絶縁層２に貼り付ける。次に、銅箔層３および１５
の半田付けする部分に半田クリーム等を印刷し、パワー
デバイス部の銅ブロック５，半田６，半導体素子７を積
層するとともに、制御回路部の半田１３，電子部品１４
を載せ、リフロー炉で２６０℃で半田付けを行う。その
後、さらに半導体素子７の電極と制御回路部の銅箔層１
５とをアルミワイヤ１６で結線する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、リフロー炉で半田付け
（温度２６０℃）すると、シールド層９と接着層８の間
で剥離現象が発生し、絶縁不良を起こすという問題点が
あった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、接着強度を上げることができる
とともに、信頼性が高く、歩留りのよい半導体装置を得
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、表面に絶縁層が形成された金属ベース板の前記絶縁
層上に、上面に電子部品が半田付けされる銅箔の配線
を、下面に導電体からなるシールド層が形成されたガラ
スエポキシ基板をエポキシ系接着材で接着する半導体装
置において、前記ガラスエポキシ基板と前記エポキシ系
接着材との間に前記シールド層を覆うガラスエポキシ層
を配設した構成としたものである。
【０００７】
【作用】本発明における半導体装置は、シールド層を覆
うように形成されたガラスエポキシ層により、半田付け
の際に加熱されてもシールド層は剥離せずに接着強度が
維持される。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の一実施例を示す半導体装置の断面図
であり、図２はその平面図である。図１，図２におい
て、図３，図４と同一符号は同一構成部分を示し、１７
は前記シールド層９を覆うように設けられた被覆層とし
てのガラスエポキシ層であリ、このガラスエポキシ層１
７と接着層８が接着される。
【０００９】次に、本発明の作用について説明する。本
発明のシールド層９の下にガラスエポキシ層１７を設け
ることにより、接着強度が強固となり、従来銅箔のシー
ルド層９と接着層８間で発生していた剥離が防止され、
ガラスエポキシ層１７と接着層８間の強度を維持するこ
とが可能となり、リフロー炉での半田付けの際、３００
℃でもシールド層９は剥離しない結果を得ることができ
た。また、接着層８はエポキシ系の接着材であるため、
同系のガラスエポキシ層１７との接着性は良好である。
【００１０】なお、上記実施例では、インテリジェント
パワーモジュールの場合について説明したが、放熱性の
向上を必要とし、金属板に制御回路部をはりつけるハイ
ブリッドＩＣ等であってもよく、上記実施例と同様の効
果を奏する。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
導電体からなるシールド層を覆うようにガラスエポキシ
層を設けてガラスエポキシ基板をエポキシ系接着材で接
着したので、接着強度が向上し、半田付け時の剥離がな
くなり、信頼性の高い半導体装置が得られる効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の断面図で
ある。
【図２】図１の上面図である。
【図３】従来の半導体装置を示す断面図である。
【図４】図３の上面図である。
【符号の説明】
１ アルミベース板 ２ 絶縁層 ３ 銅箔層 ４ 半田 ５ 銅ブロック ６ 半田 ７ 半導体素子 ８ 接着層 ９ 導電体からなるシールド層 １０ ガラスエポキシ基板 １１ 銅箔の配線 １２ スルーホール １３ 半田 １４ 電子部品 １５ 銅箔層 １６ アルミワイヤ １７ ガラスエポキシ層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に絶縁層が形成された金属ベース板
    の前記絶縁層上に、上面に電子部品が半田付けされる銅
    箔の配線を、下面に導電体からなるシールド層が形成さ
    れたガラスエポキシ基板をエポキシ系接着材で接着する
    半導体装置において、前記ガラスエポキシ基板と前記エ
    ポキシ系接着材との間に前記シールド層を覆うガラスエ
    ポキシ層を配設したことを特徴とする半導体装置。
JP3288389A 1991-11-05 1991-11-05 半導体装置 Expired - Lifetime JP2636602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3288389A JP2636602B2 (ja) 1991-11-05 1991-11-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3288389A JP2636602B2 (ja) 1991-11-05 1991-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH05129515A JPH05129515A (ja) 1993-05-25
JP2636602B2 true JP2636602B2 (ja) 1997-07-30

Family

ID=17729574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3288389A Expired - Lifetime JP2636602B2 (ja) 1991-11-05 1991-11-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2636602B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
JP2732823B2 (ja) * 1995-02-02 1998-03-30 ヴィエルティー コーポレーション はんだ付け方法
JP2002343922A (ja) * 2001-05-18 2002-11-29 Nec Kyushu Ltd 半導体装置の製造方法
CN103236422B (zh) * 2013-03-29 2015-12-23 广东美的制冷设备有限公司 智能功率模块及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682945B2 (ja) * 1987-02-25 1994-10-19 三菱電機株式会社 半導体装置
JPH033264A (ja) * 1989-05-30 1991-01-09 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH05129515A (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2988243B2 (ja) パワー混成集積回路装置
JPH06177295A (ja) 混成集積回路装置
JP2636602B2 (ja) 半導体装置
JPS622587A (ja) ハイパワ−用混成集積回路
JPH05327152A (ja) 配線基板及びその製造方法
JPH07297320A (ja) Ｂｇａ型半導体装置
JPH0446479B2 (ja)
JPH07115281A (ja) プリント配線板
JPS6359535B2 (ja)
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2735920B2 (ja) インバータ装置
JP3296626B2 (ja) 混成集積回路装置
JP2001118951A (ja) 半導体装置
JP2541494B2 (ja) 半導体装置
JPH07326708A (ja) マルチチップモジュール半導体装置
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPH08241913A (ja) 半導体パッケージ材料および半導体パッケージ
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
JP3233294B2 (ja) プリント配線板及びその製造方法
JPH10154857A (ja) フレキシブルプリント回路基板装置
JPH06314707A (ja) 混成集積回路
JPH0864711A (ja) 半導体用パッケージ
JPH0282691A (ja) 半導体素子の実装構造