JP3170004B2 - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JP3170004B2
JP3170004B2 JP28305291A JP28305291A JP3170004B2 JP 3170004 B2 JP3170004 B2 JP 3170004B2 JP 28305291 A JP28305291 A JP 28305291A JP 28305291 A JP28305291 A JP 28305291A JP 3170004 B2 JP3170004 B2 JP 3170004B2
Authority
JP
Japan
Prior art keywords
copper
circuit board
auxiliary
copper plate
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28305291A
Other languages
English (en)
Other versions
JPH05121844A (ja
Inventor
裕 小森田
和男 松村
裕信 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28305291A priority Critical patent/JP3170004B2/ja
Publication of JPH05121844A publication Critical patent/JPH05121844A/ja
Application granted granted Critical
Publication of JP3170004B2 publication Critical patent/JP3170004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばパワートランジ
スタモジュールまたはスイッチング電源モジュール等に
適用されるセラミック回路基板に関する。
【０００２】
【従来の技術】近年、電子機器の小形化、薄型化、軽量
化等に伴い、電子回路の高集積、高出力、高速化等が求
められている。これに伴って、単位面積当りの発熱量が
増大する傾向となるため、回路基板では放熱性の解決が
要請される。特にインバータ回路等のパワートランジス
タモジュール用回路基板、またはスイッチング電源モジ
ュール用回路基板等については、この要請が強い。そこ
で基板材料として高熱伝導率を有するセラミックスが着
目され、既に酸化アルミニウム（Ａｌ２Ｏ３）基板、窒
化アルミニウム（ＡｌＮ）基板、酸化ベリリウム（Ｂｅ
Ｏ）基板等が開発され、実用化されている。
【０００３】セラミック回路基板は例えば図３および図
４に示すように、板状焼結体であるセラミック基板１の
一側面に、銅回路板２を接合することによって構成され
る。銅回路板２にはシリコンチップ３等が搭載され、ワ
イヤ４による必要な回路接続が行われる。機器等への実
装については、例えばアルミニウム製のヒートシンク５
に、セラミック基板１の他側面側を樹脂接着材等を介し
て載置固定することにより行われる。
【０００４】なお従来、セラミック基板１と銅回路板２
との熱膨張差による変形等を防止する目的で、セラミッ
ク基板１の他側面に補助銅板６を接合することが行われ
ている。すなわち、この補助銅板６と銅回路板２とによ
って、セラミック基板１の両側面を挾持状態とし、これ
によりセラミック基板１の両側面の熱膨張度合いを均一
化させるというものである。
【０００５】
【発明が解決しようとする課題】ところで電子機器にお
いては、より一層の機能性向上、小形化、薄型化等が要
請されており、これに伴って回路基板についてもコンパ
クト化とともに部品効率の向上および機能性の向上等が
追及され続けている。
【０００６】図３および図４に示した従来のセラミック
回路基板について検討した場合、例えば回路接続用ワイ
ヤ４を減少できれば、さらに構成のコンパクト化および
製造工程の簡易化が図れる等の余地が生じる。その一方
で、補助銅板６は単に熱膨張差吸収の目的で利用されて
いるだけで、導電性等は特に利用されず、したがって補
助銅板６の機能性が必ずしも十分に発揮されていないと
考えられる。
【０００７】本発明はこれらの点に着目してなされたも
ので、補助銅板のもつ導電性を有効利用して機能性を向
上し、それにより回路接続用ワイヤの減少、通電効率の
向上、その他の付加的機能を発揮できるようにして、構
成のコンパクト化等が図れるセラミック回路基板を提供
することを目的とする。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明はセラミック基板の一側面に銅回路板、他
側面に補助銅板をそれぞれ接合したセラミック回路基板
において、前記セラミック基板に貫通孔を穿設し、この
貫通孔に埋設した銅片を介して前記銅回路板と補助銅板
とを接合し、前記セラミック基板および銅片は、前記銅
回路板および補助銅板に対し、チタン、ジルコニウムお
よびハフニウムのうち少なくとも一種を含む銀または銅
を主体とする接合層によって接合され、前記銅片は、前
記銅回路板の回路部間が補助銅板を通して接続する配置
で設けられていることを特徴とする。
【０００９】本発明の好ましい実施の態様は、セラミッ
ク基板が、窒化アルミニウムまたは酸化アルミニウムに
よって構成されていることである。
【００１０】
【作用】本発明によれば、セラミック基板の各側面に配
置される銅回路板と補助銅板とが、セラミック基板の貫
通孔に埋設された銅片を介して接続されているので、こ
れら銅回路板と補助銅板とが電気的に導通状態となる。
したがって、補助銅板自体のもつ導電機能を銅回路板と
関連させて種々有効的に利用できるようになる。
【００１１】また、セラミック基板および銅片が、銅回
路板および補助銅板に対し、チタン、ジルコニウムおよ
びハフニウムのうち少なくとも一種を含む銀または銅を
主体とする接合層により接合されているので、従来のセ
ラミック回路基板の製法として適用されている活性金属
法によってセラミック基板と銅回路板および補助銅板と
を接合する工程と同時に、銅片と銅回路板および補助銅
板との接合が行えるので、製作が容易に行えるようにな
る。
【００１２】特に銅片の配置が、補助銅板を通して銅回
路板の回路部間を接続する配置とされているため、銅回
路板の回路接続用ワイヤとの代替が可能となり、補助銅
板を銅回路板とともに電気回路の一部として利用できる
ようになる。
【００１３】すなわち、ワイヤ本数を減少することが可
能となり、それにより部品数を減少して基板構成のコン
パクト化が図れるとともに、ワイヤボンディング数の減
少によって製作工数の減少も図れるようになる。
【００１４】この場合、銅回路板と補助銅板との接続は
高密度の固体である銅片によって行われるから、例えば
セラミック基板の貫通孔に銅ペーストを埋設して焼結さ
れる焼結体のようなポーラス構造物で接続される場合と
比較して、通電ロスが少なく、通電効率は極めて良好な
ものとなる。
【００１５】また、セラミック基板が酸化アルミニウム
によって構成される場合には、比較的入手が容易な利点
と前記の銅片による機能性向上との利点が共に得られ、
さらにセラミック基板が窒化アルミニウムによって構成
されている場合には、熱伝導率が極めて大きく、放電性
のよい利点と前記の銅片による機能性向上との利点が共
に得られる。
【００１６】
【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。
【００１７】本実施例のセラミック回路基板は、例えば
インバータ回路用のパワートランジスタモジュール等に
適用されるもので、図１はセラミック回路基板を示す縦
断面図、図２は平面図である。
【００１８】本実施例では、セラミック基板が窒化アル
ミニウム基板（ＡｌＮ基板）１１とされており、このＡ
ｌＮ基板１１の一側面（表面）に銅回路板１２が接合さ
れている。そして、銅回路板１２上にシリコンチップ１
３が搭載され、これら銅回路板１２とシリコンチップ１
３とが、ワイヤ１４によって接続されている。
【００１９】また、ＡｌＮ基板１１の他側面（裏面）に
は補助銅板１５が接合されている。この補助銅板１５に
よって、ＡｌＮ基板１１の裏面側が表面側とともに同一
熱膨張係数の金属による挾持状態とされ、ＡｌＮ基板１
１と銅回路板１２との熱膨張差による変形等が防止され
るようになっている。
【００２０】なお、ＡｌＮ基板１１の肉厚は０．２５ｍ
ｍ〜３．０ｍｍの範囲内で適宜設定され、銅回路板１２
および補助銅板１５の肉厚は５０μｍ〜３．０ｍｍの範
囲内で適宜設定される。
【００２１】補助銅板１５が設けられたＡｌＮ基板１１
の裏面側は、例えばアルミニウム製のヒートシンク１６
上に、樹脂接着材等を介して電気的に絶縁された状態で
載置固定されている。
【００２２】このものにおいて、ＡｌＮ基板１１に複数
の貫通孔１７が穿設され、この各貫通孔１７に埋設した
銅片１８が、銅回路板１２および補助銅板１５に接合さ
れている。
【００２３】すなわち貫通孔１７は、銅片１８を介して
銅回路板１２と補助銅板１５とが互いに接合される配置
で穿設されている。また、ＡｌＮ基板１１および銅片１
８と、銅回路板１２および補助銅板１５とは、例えばチ
タンを含む銀または銅を主体とする接合層により接合さ
れている。なお、銅片１８の直径は１ｍｍ以上とされて
いる。
【００２４】以上の構成を有するセラミック回路基板の
製造は例えば次の手順で行われる。
【００２５】ＡｌＮ基板１１、銅回路板１２、および補
助銅板１５等を用意しておき、まずＡｌＮ基板１１に複
数の貫通孔１７をパンチング装置またはレーザ装置によ
って穿設する。
【００２６】そして、各貫通孔１７に銅片１８をそれぞ
れ挿入するとともに、そのＡｌＮ基板１１および銅片１
８と、銅回路板１２および補助銅板１５との接合面の必
要箇所に、混合ペーストの印刷塗布を行う。混合ペース
トは、例えば銀（Ａｇ）または銅（Ｃｕ）を主体とし、
チタン（Ｔｉ）を含むものである。
【００２７】塗布したペーストの乾燥（例えば７０〜８
０℃で３０分）後、ＡｌＮ基板１１の各側面に対して銅
回路板１２および補助銅板１５を当接する組立てを行
い、約８５０℃で加熱し、活性金属法による接合を行な
わせる。
【００２８】すなわち、混合ペースト中のＴｉは、Ａｌ
Ｎ基板１１のＮｉと結合してＴｉＮとなり、また同ペー
スト中のＡｇまたはＣｕは、銅回路板１２、補助銅板１
５および銅片１８のＣｕと共晶結合し、これによりＡｌ
Ｎ基板１１および銅片１８と、銅回路板１２および補助
銅板１５とは、例えばチタンを含む銀または銅を主体と
する接合層により接合されるものである。
【００２９】なお、混合ペスーストは、チタン（Ｔｉ）
に代えてジルコニウム（Ｚｒ）またはハフニウム（Ｈ
ｆ）を含むものとしてもよい。この場合には、ＡｌＮ基
板１１のＮｉとＺｉ，Ａｆ等とが結合して接合層を形成
する。
【００３０】上記の接合が完了した後は、必要なエッチ
ングおよびＮｉメッキ等を施し、その後、検査工程を経
て製品とする。
【００３１】以上の実施例によれば、ＡｌＮ基板１１の
各側面に配置される銅回路板１２と補助銅板１５とが、
ＡｌＮ基板１１の貫通孔１７に埋設された銅片１８を介
して接続されるので、これら銅回路板１２と補助銅板１
５とが電気的に導通状態となる。したがって、補助銅板
１５自体のもつ導電機能を銅回路板１２と関連させて有
効的に利用できるようになる。
【００３２】また特に、銅片１８の配置が、補助銅板１
５を通して銅回路板１２の回路部間を接続する配置とさ
れているので、これにより銅片１８が銅回路板１２の回
路接続用ワイヤ（例えば図４に示す従来例の回路パター
ン間のワイヤ４ａ）と代替させることが可能となり、補
助銅板１５を銅回路板１２とともに電気回路の一部とし
て利用できるようになる。
【００３３】すなわち、ワイヤ本数を減少することが可
能となり、それにより部品数を減少して基板構成のコン
パクト化が図れるとともに、ワイヤボンディング数の減
少によって製作工数の減少も図れるようになる。
【００３４】また本実施例では、銅回路板１２と補助銅
板１５との接続は高密度の固体である銅片１８によって
行われるから、例えばＡｌＮ基板１１の貫通孔に銅ペー
ストを埋設して焼結される焼結体のようなポーラス構造
物で接続される場合と比較して、通電ロスが少なく、通
電効率は極めて良好なものとなる。
【００３５】なお、銅回路板１２と補助銅板１５とに適
宜の配線を施すことによって、補助銅板１５側にダイオ
ードの役割をもたせることも可能である。
【００３６】さらに、本実施例ではセラミック基板をＡ
ｌＮ基板１１としたので、熱伝導率が極めて大きく、放
電性のよい利点と銅片１８による機能性向上との利点が
共に得られる。
【００３７】さらにまた本実施例では、ＡｌＮ基板１１
および銅片１８が、銅回路板１２および補助銅板１５に
対し、チタンを含む銀または銅を主体とする接合層によ
り接合したので、従来のセラミック回路基板の製法とし
て適用されている活性金属法によってＡｌＮ基板１１と
銅回路板１２および補助銅板１５とを接合する工程と同
時に、銅片１８と銅回路板１２および補助銅板１５との
接合が行えるので、製作が容易に行えるようになる。
【００３８】なお、前記実施例では、セラミック基板を
ＡｌＮ基板としたが、酸化アルミニウム（Ａｌ２Ｏ３）
によって構成することも可能である。その場合には、比
較的入手が容易な利点と前記の銅片１８による機能性向
上との利点が共に得られる。
【発明の効果】以上のように、本発明によれば、セラミ
ック基板の各側面に配置される銅回路板と補助銅板とを
セラミック基板の貫通孔に埋設された銅片を介して接続
する構成とすることにより、銅回路板と補助銅板とを電
気的に導通状態として、補助銅板自体のもつ導電機能を
銅回路板と関連させて種々有効的に利用することができ
る。
【００３９】また、セラミック基板および銅片を、銅回
路板および補助銅板に対し、チタン、ジルコニウムおよ
びハフニウムのうち少なくとも一種を含む銀または銅を
主体とする接合層により接合することにより、従来のセ
ラミック回路基板の製法として適用されている活性金属
法によってセラミック基板と銅回路板および補助銅板と
を接合する工程と同時に、銅片と銅回路板および補助銅
板との接合が行えるので、製作が容易に行える。
【００４０】特に銅片の配置を、補助銅板を通して銅回
路板の回路部間を接続する配置としたため、銅回路板の
回路接続用ワイヤとの代替が可能となり、補助銅板を銅
回路板とともに電気回路の一部として利用することがで
きる。すなわち、ワイヤ本数を減少することができ、そ
れにより部品数を減少して基板構成のコンパクト化が図
れるとともに、ワイヤボンディング数の減少によって製
作工数の減少も図れる。この場合、銅回路板と補助銅板
との接続は高密度の固体である銅片によって行われるか
ら、通電ロスが少なく、通電効率は極めて良好なものと
なる。
【００４１】また、セラミック基板を酸化アルミニウム
によって構成した場合には、比較的入手が容易な利点と
銅片による機能性向上との利点が共に得られ、さらにセ
ラミック基板を窒化アルミニウムによって構成した場合
には、熱伝導率が極めて大きく、放電性のよい利点と銅
片による機能性向上との利点が共に得られる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図。
【図２】図１の平面図。
【図３】従来例を示す断面図。
【図４】図３の平面図。
【符号の説明】
１１ セラミック基板 １２ 銅回路板 １５ 補助銅板 １７ 貫通孔 １８ 銅片
フロントページの続き (56)参考文献 特開 平２−267989（ＪＰ，Ａ) 特開 平２−209791（ＪＰ，Ａ) 実開 平３−88371（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02 B32B 15/04 H01L 23/12 H05K 1/11

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 セラミック基板の一側面に銅回路板、他
    側面に補助銅板をそれぞれ接合したセラミック回路基板
    において、前記セラミック基板に貫通孔を穿設し、この
    貫通孔に埋設した銅片を介して前記銅回路板と補助銅板
    とを接合し、前記セラミック基板および銅片は、前記銅
    回路板および補助銅板に対し、チタン、ジルコニウムお
    よびハフニウムのうち少なくとも一種を含む銀または銅
    を主体とする接合層によって接合され、前記銅片は、前
    記銅回路板の回路部間が補助銅板を通して接続する配置
    で設けられていることを特徴とするセラミック回路基
    板。
  2. 【請求項２】 セラミック基板は、窒化アルミニウムま
    たは酸化アルミニウムによって構成されている請求項１
    に記載のセラミック回路基板。
JP28305291A 1991-10-29 1991-10-29 セラミック回路基板 Expired - Lifetime JP3170004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28305291A JP3170004B2 (ja) 1991-10-29 1991-10-29 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28305291A JP3170004B2 (ja) 1991-10-29 1991-10-29 セラミック回路基板

Publications (2)

Publication Number Publication Date
JPH05121844A JPH05121844A (ja) 1993-05-18
JP3170004B2 true JP3170004B2 (ja) 2001-05-28

Family

ID=17660583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28305291A Expired - Lifetime JP3170004B2 (ja) 1991-10-29 1991-10-29 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP3170004B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182301B1 (ko) * 2005-06-28 2012-09-20 엘지디스플레이 주식회사 Ｌｅｄ가 실장된 인쇄회로기판

Also Published As

Publication number Publication date
JPH05121844A (ja) 1993-05-18

Similar Documents

Publication Publication Date Title
US5856913A (en) Multilayer semiconductor device having high packing density
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
US6881071B2 (en) Power semiconductor module with pressure contact means
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JPH07254759A (ja) パワー混成集積回路装置
JPH06177295A (ja) 混成集積回路装置
JPS59198790A (ja) プリント配線基板
JP2501272B2 (ja) 多層セラミックス回路基板
JP2735912B2 (ja) インバータ装置
JP3170005B2 (ja) セラミック回路基板
JP3170004B2 (ja) セラミック回路基板
JPH0320067A (ja) セラミック放熱フィン付半導体装置
JPH06334286A (ja) 回路基板
JPH1117081A (ja) 電力用半導体モジュール
JPH0115153B2 (ja)
JPH0578956B2 (ja)
JP2583507B2 (ja) 半導体実装回路装置
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPH10275878A (ja) 半導体パッケージ
JP2521624Y2 (ja) 半導体装置
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JPS59227132A (ja) 半導体装置
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2532400Y2 (ja) ハイブリットｉｃ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 11