JPS59227132A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59227132A JPS59227132A JP10254383A JP10254383A JPS59227132A JP S59227132 A JPS59227132 A JP S59227132A JP 10254383 A JP10254383 A JP 10254383A JP 10254383 A JP10254383 A JP 10254383A JP S59227132 A JPS59227132 A JP S59227132A
- Authority
- JP
- Japan
- Prior art keywords
- alloy material
- material part
- solder
- copper
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
タの如き発熱電子素子を取付基板に取付けてなる半導体
装置に関し、特に取付基板の改良に関する。
装置に関し、特に取付基板の改良に関する。
従来、パワートランジスタの如き発熱電子素子は、例え
ば銅やアルミニウム等からなる取付基板に半田付けによ
り固着し、この取付基板によって上記素子から発生する
熱を一時的に蓄えるとともに放熱面積の拡大を図り、さ
らにこの装置を熱伝導性の良好な金属材料によって形成
される放熱部材（所謂ヒートシンク）に密着して取付け
、動作時の昇温を防止するのが一般的である。
ば銅やアルミニウム等からなる取付基板に半田付けによ
り固着し、この取付基板によって上記素子から発生する
熱を一時的に蓄えるとともに放熱面積の拡大を図り、さ
らにこの装置を熱伝導性の良好な金属材料によって形成
される放熱部材（所謂ヒートシンク）に密着して取付け
、動作時の昇温を防止するのが一般的である。
ところで、上記発熱電子素子を形成するシリコンの線膨
張係数と比較して、上記取付基板を構成する銅やアルミ
ニウム等の金属の線膨張係数は大幅に異なり、上記シリ
コンに比し例えば銅はおよそ３．５倍、アルミニウムは
およそ４．５倍の線膨張係数を有する。このため、上記
発熱電子素子のオン−オフを繰り返すとこの素子から発
生する熱により、この素子と取付基板を固着している半
田層にシリコンと銅やアルミニウム等の熱線膨張係数の
差による繰り返し応力が生じ、上記半田層が疲労して上
記素子が破損したり剥がれる等の虞れが生じている。特
に、上記発熱電子素子がパワートランジスタである場合
には、シリコンチップの温度変化が１００℃以上と極め
て激しいものとなり、上記傾向は一層顕著なものとなっ
ている。
張係数と比較して、上記取付基板を構成する銅やアルミ
ニウム等の金属の線膨張係数は大幅に異なり、上記シリ
コンに比し例えば銅はおよそ３．５倍、アルミニウムは
およそ４．５倍の線膨張係数を有する。このため、上記
発熱電子素子のオン−オフを繰り返すとこの素子から発
生する熱により、この素子と取付基板を固着している半
田層にシリコンと銅やアルミニウム等の熱線膨張係数の
差による繰り返し応力が生じ、上記半田層が疲労して上
記素子が破損したり剥がれる等の虞れが生じている。特
に、上記発熱電子素子がパワートランジスタである場合
には、シリコンチップの温度変化が１００℃以上と極め
て激しいものとなり、上記傾向は一層顕著なものとなっ
ている。
そこでさらに従来は、上記半田層の厚さを５０〜１００
μｍ程度と厚くして、この半田層の厚みにより上記繰り
返し応力を吸収し、上述の破損や剥がれ等を防止して信
頼性の向上を図っている。
μｍ程度と厚くして、この半田層の厚みにより上記繰り
返し応力を吸収し、上述の破損や剥がれ等を防止して信
頼性の向上を図っている。
しかしながら、上述のように半田層の厚さを厚くしてし
才うと、この半田層の熱伝導性が悪いので、上記素子か
ら発生する熱を速やかに取付基板を介して放熱するとい
う初期の目的を達成することができなくなってしまう。
才うと、この半田層の熱伝導性が悪いので、上記素子か
ら発生する熱を速やかに取付基板を介して放熱するとい
う初期の目的を達成することができなくなってしまう。
さらに、上述のように半田層を厚くしても、長時間使用
によりやはり上記半田層の疲労が問題となり、十分な信
頼性を確保することは難かしい。
によりやはり上記半田層の疲労が問題となり、十分な信
頼性を確保することは難かしい。
そこで本発明者は、従来技術の前記欠点を解消するため
に鋭意研究を重ねた結果、銅−タングステン合金がシリ
コンに近い線膨張係数を有するとともに極めて良好な熱
伝導性を有することに着目し、本発明を完成したもので
あって、発熱電子素子を取付基板に取付けてなる半導体
装置において、上記取付基板の少なくとも発熱電子素子
取付は面側に銅−タングステン合金材を設けてなるもの
である。
に鋭意研究を重ねた結果、銅−タングステン合金がシリ
コンに近い線膨張係数を有するとともに極めて良好な熱
伝導性を有することに着目し、本発明を完成したもので
あって、発熱電子素子を取付基板に取付けてなる半導体
装置において、上記取付基板の少なくとも発熱電子素子
取付は面側に銅−タングステン合金材を設けてなるもの
である。
以下、本発明の具体的な実施例について、図面を参照し
ながら説明する。
ながら説明する。
本発明によって構成される半導体装置は、第１図に示す
ように、銅製のフレーム部１上に圧延加工により薄膜状
に形成される銅−タングステン合金材部２をラミネート
した取付基板３に、半田層４を介してシリコンチップと
して形成されるパワートランジスタの如き発熱電子素子
５を固着して成っている。
ように、銅製のフレーム部１上に圧延加工により薄膜状
に形成される銅−タングステン合金材部２をラミネート
した取付基板３に、半田層４を介してシリコンチップと
して形成されるパワートランジスタの如き発熱電子素子
５を固着して成っている。
上記銅−タングステン合金材部２を構成する銅−タング
ステン合金は、第１表にその特性を示すように、銅やそ
の他の金属等と比較して上記素子５を構成するシリコン
と線膨張係数が近く、さらに熱伝導性が極めて良好なも
のである。
ステン合金は、第１表にその特性を示すように、銅やそ
の他の金属等と比較して上記素子５を構成するシリコン
と線膨張係数が近く、さらに熱伝導性が極めて良好なも
のである。
第１表
したがって、銅とシリコンの各線膨張係数の差異に基づ
いて半田層４に発生する繰り返し応力をこの合金材部２
により低減することができるので、上記半田層４を極め
て薄くすることができる。
いて半田層４に発生する繰り返し応力をこの合金材部２
により低減することができるので、上記半田層４を極め
て薄くすることができる。
このような構成の半導体装置を動作すると、上記発熱電
子素子５、から発生する熱は速やかに取付基板３のフレ
ーム部１に放散される。これは、上記半田層４の厚さが
薄くなっているために、この半田層４の熱伝導性の悪さ
に基づく熱抵抗が極めて低減しているとともに、上記合
金材部２の熱伝導性が非常に良好なものであることによ
る。
子素子５、から発生する熱は速やかに取付基板３のフレ
ーム部１に放散される。これは、上記半田層４の厚さが
薄くなっているために、この半田層４の熱伝導性の悪さ
に基づく熱抵抗が極めて低減しているとともに、上記合
金材部２の熱伝導性が非常に良好なものであることによ
る。
そして、上記取付基板３が銅製のフレーム部１と銅−タ
ンゲステン合金で形成される合金材部２のラミネート構
造となっているので、この合金材部２で半田疲労を防止
する等して信頼性を向上することができるとともに、熱
伝導性のより良好なフレーム部１を介して発生した熱を
速やかｌこ放散することができ、発熱量の多い大出力の
素子に適用して目的を達成することができる。
ンゲステン合金で形成される合金材部２のラミネート構
造となっているので、この合金材部２で半田疲労を防止
する等して信頼性を向上することができるとともに、熱
伝導性のより良好なフレーム部１を介して発生した熱を
速やかｌこ放散することができ、発熱量の多い大出力の
素子に適用して目的を達成することができる。
なお、上記取付基板３は、第２図に示すようにフレーム
部１の両面に合金材部２をラミネートしてこの取付基板
３の反り等を防止してもよく、また、比較的出力の小さ
く発熱量の少ない素子に適用する場合には、第３図に示
すように、取付基板３全体を銅−タングステン合金材部
２で形成すれば足り、したがって構造を簡略化すること
ができる。
部１の両面に合金材部２をラミネートしてこの取付基板
３の反り等を防止してもよく、また、比較的出力の小さ
く発熱量の少ない素子に適用する場合には、第３図に示
すように、取付基板３全体を銅−タングステン合金材部
２で形成すれば足り、したがって構造を簡略化すること
ができる。
ところで、上述の半導体装置は、上記取付基板３のフレ
ーム部１を例えばパワートランジスタのコレクタ電極と
して用いる等、素子５の電極として用いているので、第
４図に示すように、酸化アルミニウム（１ｖ！ａＯａ
）や酸化ベリリウム（Ｂｅｄ）で形成される絶縁被膜６
を介してアルミニウムや銅等の金属板であるヒートシン
ク１に密着して取付け、外部への熱放散を図ることが好
ましい。
ーム部１を例えばパワートランジスタのコレクタ電極と
して用いる等、素子５の電極として用いているので、第
４図に示すように、酸化アルミニウム（１ｖ！ａＯａ
）や酸化ベリリウム（Ｂｅｄ）で形成される絶縁被膜６
を介してアルミニウムや銅等の金属板であるヒートシン
ク１に密着して取付け、外部への熱放散を図ることが好
ましい。
上記絶縁被膜６に用いられる酸化アルミニウム（ＡＡ’
ｚ ０３ ）や酸化ベリリウム（Ｂｅｄ）は、第２表
に示すような特性を有し、特に熱伝導性はマイカやシリ
コンラバー、合成樹脂材料等に比べて著しく良好なもの
である。
ｚ ０３ ）や酸化ベリリウム（Ｂｅｄ）は、第２表
に示すような特性を有し、特に熱伝導性はマイカやシリ
コンラバー、合成樹脂材料等に比べて著しく良好なもの
である。
第２表
また、例えば酸化アルミニウムで形成される絶縁被膜６
は、先に述べたように熱伝導性に優れているばかりでな
く、第５図あるいは第６図に示すように絶縁特性にも優
れている。すなわち、第５図は印加電圧と酸化アルミニ
ウムの絶縁抵抗との関係を示すグラフであって、例えば
上記酸化アルミニウム被膜の膜厚を１μｍとした場合に
も１０７０以上の絶縁抵抗を確保することができる。同
様に、第６図は酸化アルミニウムの膜厚と耐電圧の関係
を示すグラフであり、例えば膜厚１μｍのときには直流
耐電圧２００Ｖ、膜厚３μｍのときには直流耐電圧５０
０■以上を有する。
は、先に述べたように熱伝導性に優れているばかりでな
く、第５図あるいは第６図に示すように絶縁特性にも優
れている。すなわち、第５図は印加電圧と酸化アルミニ
ウムの絶縁抵抗との関係を示すグラフであって、例えば
上記酸化アルミニウム被膜の膜厚を１μｍとした場合に
も１０７０以上の絶縁抵抗を確保することができる。同
様に、第６図は酸化アルミニウムの膜厚と耐電圧の関係
を示すグラフであり、例えば膜厚１μｍのときには直流
耐電圧２００Ｖ、膜厚３μｍのときには直流耐電圧５０
０■以上を有する。
したがって、上記絶縁被膜６の膜厚を極めて薄くしても
上記取付基板３とヒートシンク７間の十分な絶縁を図る
ことができ、さらにこの被膜６の膜厚を薄くすることに
より熱抵抗を一層減少するコトカできヒートシンク７へ
の熱の放散がより良好なものとなる。通常は、上記絶縁
被膜６の膜厚を１〜３０μ扉とすればよい。特に、上記
膜厚を３μｍとすれば、民生用電気機器に適用する場合
に ゛は充分な耐電圧や絶縁抵抗が得られるとともに熱
抵抗が無視できる程度に極めて少なくなる。
上記取付基板３とヒートシンク７間の十分な絶縁を図る
ことができ、さらにこの被膜６の膜厚を薄くすることに
より熱抵抗を一層減少するコトカできヒートシンク７へ
の熱の放散がより良好なものとなる。通常は、上記絶縁
被膜６の膜厚を１〜３０μ扉とすればよい。特に、上記
膜厚を３μｍとすれば、民生用電気機器に適用する場合
に ゛は充分な耐電圧や絶縁抵抗が得られるとともに熱
抵抗が無視できる程度に極めて少なくなる。
また、上述の絶縁被膜６は取付基板３の表面に簡単に形
成することができる。例えば、上記取付基板３のフレー
ム部１底面にあらかじめアルミニウム膜をラミネートし
でおき、このアルミニウムを高温の拡散炉中等で酸化性
雰囲気にさらして酸化膜を成長させればよい。あるいは
、酸化アルミニウムをフレーム部１に直接蒸着してもよ
い。
成することができる。例えば、上記取付基板３のフレー
ム部１底面にあらかじめアルミニウム膜をラミネートし
でおき、このアルミニウムを高温の拡散炉中等で酸化性
雰囲気にさらして酸化膜を成長させればよい。あるいは
、酸化アルミニウムをフレーム部１に直接蒸着してもよ
い。
このように上記半導体装置をヒートシンク７へ絶縁被膜
６を介して取付けることにより、発熱電子素子５で発生
する熱を、取付基板３やヒートシンク７を介して極めて
円滑に放熱することができる。
６を介して取付けることにより、発熱電子素子５で発生
する熱を、取付基板３やヒートシンク７を介して極めて
円滑に放熱することができる。
以上述べたように、上記実施例においては、取付基板３
の素子５取付は面側に合金材部２を設けているので、半
田層４の疲労や素子５の熱歪破壊を防止することが可能
となるとともに、半田層４を薄くしてこの半田層４によ
る熱抵抗の大幅な改善を図ることが可能となっている。
の素子５取付は面側に合金材部２を設けているので、半
田層４の疲労や素子５の熱歪破壊を防止することが可能
となるとともに、半田層４を薄くしてこの半田層４によ
る熱抵抗の大幅な改善を図ることが可能となっている。
ところで、上記実施例にあっては、取付基板３のフレー
ム部１を電極として利用していたが、第７図に示すよう
に合金材部２をリート′電極として利用し、この合金材
部２とフレーム部１の間に絶縁被膜６を設けてもよい。
ム部１を電極として利用していたが、第７図に示すよう
に合金材部２をリート′電極として利用し、この合金材
部２とフレーム部１の間に絶縁被膜６を設けてもよい。
この場合には、直接この半導体装置をヒートシンク７に
取付けることができる。
取付けることができる。
また、第８図に示すように、取付基板３の素子５取付は
面側に絶縁被膜６を設け、この被膜６上に銅メッキ被膜
８を形成して、この銅メッキ被膜８に素子５を固着する
とともに一端部に別体に形成されるリード電極９を接続
してもよい。
面側に絶縁被膜６を設け、この被膜６上に銅メッキ被膜
８を形成して、この銅メッキ被膜８に素子５を固着する
とともに一端部に別体に形成されるリード電極９を接続
してもよい。
さらに本発明は、ハイブリッドＩＣに適用することも可
能である。
能である。
すなわち、第９図に示すように、ヒートシンクを兼用す
る銅−タングステン合金基板１０の表面に全面に亘って
酸化アルミニウムの絶縁被膜６を形成し、この絶縁被膜
６上に銅メッキにより配線パターン１１を配設する。こ
の配線パターン１１上の所定の位置に発熱電子素子５や
その他の回路構成部品１２を半田付けし、さらに外部へ
の接続端子１３を取り付ける。そして、ケース１４で密
閉してハイブリッドＩＣを完成する。
る銅−タングステン合金基板１０の表面に全面に亘って
酸化アルミニウムの絶縁被膜６を形成し、この絶縁被膜
６上に銅メッキにより配線パターン１１を配設する。こ
の配線パターン１１上の所定の位置に発熱電子素子５や
その他の回路構成部品１２を半田付けし、さらに外部へ
の接続端子１３を取り付ける。そして、ケース１４で密
閉してハイブリッドＩＣを完成する。
このようにハイブリッドＩＣに適用することによっても
このハイブリッドＩＣの信頼性を向上することが可能と
なる。
このハイブリッドＩＣの信頼性を向上することが可能と
なる。
さらに、パワーＩＣや定電圧電源、スイッチングレギュ
レータ等にも適用することが可能であることはもちろん
である。
レータ等にも適用することが可能であることはもちろん
である。
よ述の実施例の説明からも明らかなように、本発明の半
導体装置では、取付基板の素子取付は面側に銅−タング
ステン合金よりなる合金材部を設けているので、温度変
化による半田の疲労を解消することができるとともに、
熱伝導性を改善して発熱電子素子で発生する熱を速やか
に放散することが可能となる。
導体装置では、取付基板の素子取付は面側に銅−タング
ステン合金よりなる合金材部を設けているので、温度変
化による半田の疲労を解消することができるとともに、
熱伝導性を改善して発熱電子素子で発生する熱を速やか
に放散することが可能となる。
第１図は本発明を適用した半導体装置の一実施例を示す
拡大断面図、第２図は取付基板の他の例を示す拡大断面
図、第３図は取付基板のさらに他の例を示す拡大断面図
である。 第４図は本発明の半導体装置をヒートシンクに取付けた
状態を示す拡大断面図である。 第５図は酸化アルミニウムの絶縁抵抗の変化を示すグラ
フ、第６図は酸化アルミニウムの膜厚と耐電圧の関係を
示すグラフである。 第７図は本発明の他の実施例を示す拡大断面図であり、
第８図はさらに他の実施例を示す拡大断面図である。 第９図は本発明をハイブリッドＩＣに適用した実施例を
示す拡大断面図である。 １・・・・・・・・・フレーム部 ２・・・・・・・・・銅−タングステン合金材部３・・
・・・・・・・取付基板 ４・・・・・・・・・半田層 ５・・・・・・・・・発熱電子素子 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 １） 村 榮 − 第１図 第２図 第４図 第５図 １／ＩＷＬ ２３ ５ １０ ２０３０ ５０ ｋ
Ｘ）印加Ｉｊ！Ｉ凡（Ｖ）□ 第６図 ＡｆｈＯｓ朧淳（μｍ） − 第７図 第８図
拡大断面図、第２図は取付基板の他の例を示す拡大断面
図、第３図は取付基板のさらに他の例を示す拡大断面図
である。 第４図は本発明の半導体装置をヒートシンクに取付けた
状態を示す拡大断面図である。 第５図は酸化アルミニウムの絶縁抵抗の変化を示すグラ
フ、第６図は酸化アルミニウムの膜厚と耐電圧の関係を
示すグラフである。 第７図は本発明の他の実施例を示す拡大断面図であり、
第８図はさらに他の実施例を示す拡大断面図である。 第９図は本発明をハイブリッドＩＣに適用した実施例を
示す拡大断面図である。 １・・・・・・・・・フレーム部 ２・・・・・・・・・銅−タングステン合金材部３・・
・・・・・・・取付基板 ４・・・・・・・・・半田層 ５・・・・・・・・・発熱電子素子 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 １） 村 榮 − 第１図 第２図 第４図 第５図 １／ＩＷＬ ２３ ５ １０ ２０３０ ５０ ｋ
Ｘ）印加Ｉｊ！Ｉ凡（Ｖ）□ 第６図 ＡｆｈＯｓ朧淳（μｍ） − 第７図 第８図
Claims (1)
- 発熱電子素子を取付基板に取付けてなる半導体装置にお
いて、上記取付基板の少なくとも発熱電子素子取付は面
側に銅−タングステン合金材を設けてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254383A JPS59227132A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254383A JPS59227132A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59227132A true JPS59227132A (ja) | 1984-12-20 |
Family
ID=14330162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10254383A Pending JPS59227132A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227132A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0412636U (ja) * | 1990-05-24 | 1992-01-31 | ||
| JPH09283668A (ja) * | 1996-04-10 | 1997-10-31 | Nec Corp | 半導体装置 |
| EP2089901A2 (en) * | 2006-11-09 | 2009-08-19 | Quantum Leap Packaging, Inc. | Microcircuit package having ductile layer |
| JP2013225556A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1983
- 1983-06-08 JP JP10254383A patent/JPS59227132A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0412636U (ja) * | 1990-05-24 | 1992-01-31 | ||
| JPH09283668A (ja) * | 1996-04-10 | 1997-10-31 | Nec Corp | 半導体装置 |
| EP2089901A2 (en) * | 2006-11-09 | 2009-08-19 | Quantum Leap Packaging, Inc. | Microcircuit package having ductile layer |
| EP2089901A4 (en) * | 2006-11-09 | 2011-05-18 | Interplex Qlp Inc | MICROCIRCUIT HOUSING HAVING A DUCTILE LAYER |
| USRE43807E1 (en) | 2006-11-09 | 2012-11-20 | Iqlp, Llc | Microcircuit package having ductile layer |
| JP2013225556A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324072B1 (en) | Microelectronic component of sandwich construction | |
| US5856913A (en) | Multilayer semiconductor device having high packing density | |
| US4556899A (en) | Insulated type semiconductor devices | |
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| US5650662A (en) | Direct bonded heat spreader | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JPH0774282A (ja) | 半導体装置 | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
| GB2194477A (en) | Solder joint | |
| JP2566341B2 (ja) | 半導体装置 | |
| JPS59227132A (ja) | 半導体装置 | |
| JPH08107166A (ja) | 放熱用フィン | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 | |
| US20050167696A1 (en) | Silicon nitride insulating substrate for power semiconductor module | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPS63136655A (ja) | チツプキヤリア | |
| CN216389353U (zh) | 陶瓷基板上形成有步阶接垫的电源模块 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPS5835956A (ja) | 混成集積回路装置 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JP2619155B2 (ja) | 混成集積回路装置 |