EP1800338A1 - Procede d'obtention de couches localisees sur un circuit hybride - Google Patents
Procede d'obtention de couches localisees sur un circuit hybrideInfo
- Publication number
- EP1800338A1 EP1800338A1 EP04791517A EP04791517A EP1800338A1 EP 1800338 A1 EP1800338 A1 EP 1800338A1 EP 04791517 A EP04791517 A EP 04791517A EP 04791517 A EP04791517 A EP 04791517A EP 1800338 A1 EP1800338 A1 EP 1800338A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- layer
- face
- circuit
- substrate
- hybrid circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Definitions
- FIG. 1 already described, schematically represents a substrate and chips hybridized to this substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Procédé d'obtention de couches localisées sur un circuit hybride. Ce circuit hybride comprend un substrat (20) et au moins un circuit élémentaire (22) qui comprend une première face et une deuxième face par l'intermédiaire de laquelle il est hybridé à une face du substrat. Selon l'invention on recouvre, par une première couche (24), cette première face du substrat et chaque circuit élémentaire, on élimine la première couche de la première face de ce circuit élémentaire, on recouvre, par une deuxième couche (28), cette première face et la partie subsistante de la première couche et on élimine cette partie subsistante et la deuxième couche qui la recouvre. Application à l'obtention d'une couche anti-reflet ou métallique sur une puce.
Description
PROCEDE D'OBTENTION DE COUCHES LOCALISEES SUR UN
CIRCUIT HYBRIDE
DESCRIPTION
DOMAINE TECHNIQUE
La présente invention concerne un procédé d'obtention de couches localisées sur un circuit hybride.
L'invention fait partie des techniques de la micro-électronique permettant de localiser avec précision, sur un substrat (généralement une plaque semi-conductrice), au moins un motif d'un matériau formant une couche, par exemple une couche mince.
L'invention s'applique notamment à des plaques semiconductrices formant par exemple des circuits de lecture sur lesquels sont hybridées des puces (« chips ») , par exemple des puces opto¬ électroniques, sur chacune desquelles on veut localiser au moins une couche d'un matériau donné, par exemple une couche anti-reflet.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
La figure 1 illustre schématiquement le problème de l'obtention de couches localisées sur un circuit hybride.
On voit sur cette figure 1 un substrat 2 sur lequel son hybridées des puces 4 par exemple par une technique appelée retournement de puce (« flip- chip ») .
Cette hybridation peut être obtenue grâce à des microbilles de soudure (solder microballs ») ou par la technique ACF (pour Anisotropy Conductive Films) ou par collage. On souhaite recouvrir la face arrière de chaque puce 4 par une couche 6 qui peut être une couche mince et qui e,st faite d'un matériau déterminé, comme le montre schématiquement la figure 2.
De plus, on souhaite bien souvent que chaque couche mince 6 s'arrête, avec une grande précision, au niveau des arêtes de la puce 4 correspondante.
On connaît déjà trois techniques permettant d'obtenir des couches localisées sur un circuit hybride.
En considérant encore l'exemple des figures
1 et 2, la première technique connue consiste à déposer chaque couche mince 6 sur la face-arrière de la puce 4 correspondante avant le découpage de cette puce et donc avant l'hybridation de celle-ci.
La deuxième technique connue, qui est la plus précise des trois, est schématiquement illustrée par la figure 3.
Selon cette deuxième technique connue, on recouvre le substrat 1, sur lequel est hybridée chaque puce 4, d'une couche 8 de résine photosensible (« photoresist ») .
On insole ensuite, à travers un masque approprié 10 et au moyen d'un rayonnement ultraviolet 12, les zones de la couche 8 où l'on veut déposer un matériau puis on développe la résine photosensible ainsi insolée.
On procède ensuite à un dépôt d'une couche mince 7 de ce matériau sur toute la surface de l'ensemble ainsi obtenu.
On retire ensuite des zones non insolées le matériau excédentaire par la technique appelée « lift- off ».
La troisième technique connue est schématiquement illustrée par la figure 4.
Selon cette troisième technique connue, on fabrique un cache mécanique précis 16.
Ce cache est muni d'une fenêtre en regard de chaque puce 4.
On fixe ce cache au substrat 2 par des moyens non représentés, en alignant avec une grande précision le cache 16 et le substrat 2.
On dépose ensuite une couche mince 18 du matériau sur la face-arrière de chaque puce 4 à travers ce cache 16.
Ces trois techniques connues présentent des inconvénients.
La technique de dépôt avant hybridation consiste donc à déposer la couche mince sur la face- arrière des puces avant hybridation de celles-ci.
Cette technique n' est pas applicable lorsque le matériau de la couche mince ne peut supporter les conditions imposées par l'hybridation (conditions de température ou de pression par exemple) et que le dépôt de ce matériau doit avoir lieu après hybridation des puces. Cette technique n'est pas non plus applicable lorsque les puces hybridées doivent être amincies jusqu'à des épaisseurs tellement faibles que leur hybridation serait impossible de sorte que
FR2004/002603
l'amincissement de ces puces doit avoir lieu après leur hybridation.
Il s'agit généralement d'un amincement donnant aux puces une épaisseur de quelques dizaines de micromètres.
A ce sujet on se référera aux documents suivants qui décrivent un tel cas :
(1) FR-A-2 715 002 (« Détecteur de rayonnement électromagnétique et procédé de fabrication »)
;2) EP-A-O 662 721 correspondant au document
(3) US-A-5, 574, 285 correspondant aussi au document (1) .
Les deuxième et troisième techniques connues, mentionnées plus haut, sont des techniques de masquage.
La technique de photolithographie par
« lift-off » conduit à une bonne précision mais n' est pas adaptée à des résines photosensibles que l'on doit déposer sur des marches épaisses (bords des puces 4 de la figure 2) .
Il faut donc focaliser l' image du masque utilisé soit sur la résine située sur le haut du substrat soit sur la résine située sur le haut de la puce hybridée et donc prévoir un décalage entre le bord de chaque couche mince et le bord de la puce correspondante.
004/002603
La technique de masquage par cache est imprécise et l'on ne peut garantir une précision meilleure que 20 μm sur la réalisation d'un cache et son alignement par rapport au substrat.
EXPOSÉ DE L'INVENTION
La présente invention a pour but de remédier aux inconvénients précédents.
Elle a pour objet un procédé d'obtention d'au moins une couche localisée sur un circuit hybride, ce circuit hybride comprenant un substrat et au moins un circuit élémentaire, ce circuit élémentaire comprenant une première face et une deuxième face par l'intermédiaire de laquelle il est hybride à une face du substrat, ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- on forme une première couche sur le circuit hybride de façon que cette première couche recouvre cette face du substrat et chaque circuit élémentaire, - on élimine la première couche de la première face de chaque circuit élémentaire, une partie de cette première couche subsistant sur le circuit hybride,
- on forme une deuxième couche sur le circuit hybride de sorte que cette deuxième couche recouvre cette première face et cette partie de la première couche, et
- on élimine cette partie de la première couche et la partie de la deuxième couche qui recouvre cette partie de la première couche, une autre partie de
FR2004/002603
la deuxième couche restant ainsi localisée sur la première face de chaque circuit élémentaire.
De préférence, cette deuxième couche est une couche mince, c'est-à-dire une couche dont l'épaisseur est inférieure à 2 μm.
Selon un mode de mise en oeuvre particulier du procédé objet de l'invention, la première couche est éliminée, par polissage, de la première face de chaque circuit élémentaire. Ladite partie de la première couche peut être éliminée chimiquement ou au moyen d'un plasma.
La première couche peut être une couche de polymère.
La deuxième couche peut être une couche anti-reflet ou une couche métallique.
L'invention a divers avantages que l'on indique ci-après.
L' invention est utilisable dans les cas où la première technique ne l'est pas, notamment lorsque les puces hybridées doivent être amincies à de très faibles épaisseurs qui nécessitent un amincissement après hybridation.
L' invention présente aussi des avantages liés à la précision. En effet, contrairement aux deuxième et troisième technique connues, l'invention permet un alignement parfait d'une couche mince et du haut d'un circuit élémentaire tel qu'une puce 2 de la figure 2.
L' auto-alignement est assuré et aucune étape d'alignement de précision n'est nécessaire avec l' invention.
L' invention présente en outre des avantages en ce qui concerne la simplicité et les appareils pour sa mise en oeuvre.
En effet la technique de photolithographie nécessite au moins l'utilisation :
- de moyens d'étalement précis de la résine photosensible,
- d'un système précis d'alignement,
- d'un masque par type de produit (circuit) , les topologies différant d'un produit à un autre,
- d'un système de développement et
- de résines photosensibles qui supportent des dépôts sous vide. De plus l'étalement d'une couche de résine photosensible ayant une épaisseur constante (propre à une photolithographie précise) est quasiment impossible sur une surface où des puces hybridées peuvent dépasser de 500 μm voire plus. La technique de masquage par cache nécessite quant à elle :
- un type de cache par type de produit,
- plusieurs caches par lot de plaques pour un procédé au cours duquel on traite un ensemble de plaques (substrats) ,
- un équipement d'alignement mécanique précis d'une plaque par rapport au cache correspondant et
- un équipement spécifique de dépôt de couches minces.
Avec cette technique de masquage par cache il convient de noter qu'un dépôt de couche mince plaque
par plaque est possible mais qu'un traitement d'une plaque et de son cache aligné et solidaire de la plaque est obligatoire.
Pour la mise en oeuvre du procédé objet de l'invention, aucun masque ou cache métallique n'est nécessaire.
De plus la première couche, qui est par exemple une couche de polymère, peut être étalée de façon extrêmement imprécise et avoir une épaisseur importante puisque cette première couche n'a qu'une fonction de protection (et n'est pas utilisée pour une photolithographie) .
De plus il suffit d'une polisseuse sommaire pour enlever la partie de la première couche qui se trouve au sommet de chaque circuit élémentaire .
Le procédé objet de l'invention est en outre utilisable dans tous les équipements plaque/plaque (permettant un étalement, un polissage et un dépôt) . L'invention présente également des avantages par rapport aux techniques connues en ce qui concerne le coût de mise en oeuvre.
En effet le procédé objet de l'invention ne nécessite pas le développement d'un outillage pour chaque nouveau produit.
En outre des équipements plaque sur plaque standard et des matériaux consommables peu coûteux (par exemple des polymères non photosensibles) suffisent pour sa mise en oeuvre.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés ci-après, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
• la figure 1, déjà décrite, représente schématiquement un substrat et des puces hybridées à ce substrat,
• la figure 2, déjà décrite, montre schématiquement des couches localisées sur ces puces,
• les figures 3 et 4, déjà décrite, illustrent schématiquement des techniques connues pour l'obtention du circuit hybride que l'on voit sur la figure 2 et • les figures 5 à 8 illustrent schématiquement des étapes d'un mode de mise en oeuvre particulier du procédé objet de l'invention.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Dans ce mode de mise en oeuvre particulier du procédé objet de l'invention, illustré par les figures 5 à 8, on dispose d'un circuit hybride comprenant, comme on le voit sur la figure 5, un substrat 20 et un circuit élémentaire ou une pluralité de circuits élémentaires 22. Chaque circuit élémentaire 22 est hybride, par sa face inférieure, à une face du substrat 20 et l'on veut former une couche faite d'un matériau déterminé et localisée sur la face supérieure de chaque circuit élémentaire.
A titre d'exemple, le substrat 20 est une plaque de silicium de 100 mm de diamètre et chaque circuit élémentaire 22 est un circuit optoélectronique.
Dans une première étape, schématiquement illustrée par la fiqure 5, on dépose une couche 24 faite d'un polymère sur la face supérieure du substrat, sur laquelle sont hybrides les circuit 22.
Cette couche de polymère 24 recouvre ainsi cette face supérieure du substrat et ces circuits 22. A titre d'exemple, le polymère est une résine photosensible que l'on étale à la tournette pour lui donner une épaisseur de 5 μm.
On sèche ensuite la couche de résine photosensible. Dans une deuxième étape, schématiquement illustrée par la figure 6, la face supérieure du substrat 20, munie des circuits 22 et de la couche de polymère 24, est soumise à un polissage mécanique, par exemple au moyen d'une machine de polissage standard 26, pour éliminer toute la couche de polymère qui recouvre la face supérieure de chaque circuit 22 ainsi qu'une épaisseur de ce circuit 22.
A titre d'exemple, le polissage a lieu sur une épaisseur de 50 μm lorsque l'épaisseur de la couche de polymère vaut 5 μm.
Dans une troisième étape, schématiquement illustrée par la figure 7, on recouvre l'ensemble du substrat 20 d'une couche mince 28 dont l'épaisseur vaut par exemple 0,5 μm et qui est par exemple une couche anti-reflet.
Pour ce faire, on utilise par exemple une machine de dépôt de couches minces que l'on charge cassette par cassette.
004/002603
11
Dans une quatrième étape, schématiquement illustrée par la figure 8, les parties restantes de la couche de polymère 24 sont décomposées par exemple chimiquement ou au moyen d'un plasma (ou de toute autre manière) et entraînent, lors de leur décomposition, les parties de la couche mince 28 qui sont situées au- dessus de ces parties restantes de la couche de polymère.
Ceci est symboliquement représenté par les flèches 30 de la figure 8.
A titre d'exemple, on utilise la technique appelée « lift-off » pour éliminer la résine photosensible (par exemple au moyen d'acétone) .
On indique ci-après quelques applications de l'invention.
Dans le domaine optoélectronique, il est souvent nécessaire d' hybrider une puce optoélectronique sur un circuit de lecture en silicium (cas des détecteurs photoniques et des émetteurs lasers de type VCSEL) .
Cette hybridation se fait par la technique de retournement de puce (« flip-chip ») et au moyen de microbilles.
Elle est souvent suivie d'un amincissement de la puce hybridée (voir les documents (1) à (3) ) .
Il est ensuite préférable de former une couche anti-reflet sur la face-arrière de la puce hybridée :
- pour permettre une meilleure émission, dans le cas d'un circuit émetteur (par exemple VCSEL), ou
- pour permettre une meilleure détection, dans le cas d'un circuit détecteur (dans le domaine infrarouge ou le domaine visible par exemple) .
Il peut être également nécessaire, sur d'autres types de circuits, de faire une reprise de contact par la face-arrière, ce qui est facilement réalisé grâce à l' invention : on fait alors un dépôt de métal au lieu d'un dépôt de matériau anti-reflet.
Ceci est par exemple le cas pour les lasers à cavité horizontale amincie.
Une application importante de l'invention est le dépôt, dans le cas d'un composant de type enrobé-aminci infrarouge, d'une couche de matériau anti-reflet sur la face-arrière de la zone de détection de ce composant.
On consultera les documents (1) à (3) pour la description d'un tel composant enrobé-aminci.
Claims
REVENDICATIONS
1. Procédé d'obtention d'au moins une couche localisée sur un circuit hybride, ce circuit hybride comprenant un substrat (20) et au moins un circuit élémentaire (22) , ce circuit élémentaire comprenant une première face et une deuxième face par l'intermédiaire de laquelle il est hybride à une face du substrat, ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes : - on forme une première couche (24) sur le circuit hybride de façon que cette première couche recouvre cette face du substrat et chaque circuit élémentaire,
- on élimine la première couche de la première face de chaque circuit élémentaire, une partie de cette première couche subsistant sur le circuit hybride,
- on forme une deuxième couche (28) sur le circuit hybride de sorte que cette deuxième couche recouvre cette première face et cette partie de la première couche, et
- on élimine cette partie de la première couche et la partie de la deuxième couche qui recouvre cette partie de la première couche, une autre partie de la deuxième couche restant ainsi localisée sur la première face de chaque circuit élémentaire.
2. Procédé selon la revendication 1, dans lequel la deuxième couche est une couche mince dont l'épaisseur est inférieure à 2 μm. 3. Procédé selon l'une quelconque des revendications 1 et 2, dans lequel la première couche (24) est éliminée, par polissage, de la première face de chaque circuit élémentaire.
4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel ladite partie de la première couche (24) est éliminée chimiquement ou au moyen d'un plasma. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la première couche (24) est une couche de polymère. β. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la deuxième couche (28) est une couche anti-reflet.
7. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la deuxième couche (28) est une couche métallique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/FR2004/002603 WO2006040419A1 (fr) | 2004-10-13 | 2004-10-13 | Procede d'obtention de couches localisees sur un circuit hybride |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1800338A1 true EP1800338A1 (fr) | 2007-06-27 |
Family
ID=34959528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP04791517A Withdrawn EP1800338A1 (fr) | 2004-10-13 | 2004-10-13 | Procede d'obtention de couches localisees sur un circuit hybride |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7759261B2 (fr) |
| EP (1) | EP1800338A1 (fr) |
| JP (1) | JP4638501B2 (fr) |
| WO (1) | WO2006040419A1 (fr) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194794A (ja) | 1985-02-22 | 1986-08-29 | 三菱電機株式会社 | 混成集積回路基板の製造方法 |
| JPH01218042A (ja) | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体装置 |
| JPH05175629A (ja) * | 1991-12-24 | 1993-07-13 | Mitsubishi Electric Corp | 混成集積回路装置 |
| US5308742A (en) | 1992-06-03 | 1994-05-03 | At&T Bell Laboratories | Method of etching anti-reflection coating |
| FR2715002B1 (fr) | 1994-01-07 | 1996-02-16 | Commissariat Energie Atomique | Détecteur de rayonnement électromagnétique et son procédé de fabrication. |
| JP2988243B2 (ja) * | 1994-03-16 | 1999-12-13 | 株式会社日立製作所 | パワー混成集積回路装置 |
| FR2858716B1 (fr) | 1997-11-20 | 2005-12-09 | Commissariat Energie Atomique | Procede d'obtention de couches localisees sur un circuit hybride |
| JP3409759B2 (ja) * | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-10-13 US US11/576,056 patent/US7759261B2/en not_active Expired - Fee Related
- 2004-10-13 EP EP04791517A patent/EP1800338A1/fr not_active Withdrawn
- 2004-10-13 JP JP2007536207A patent/JP4638501B2/ja not_active Expired - Fee Related
- 2004-10-13 WO PCT/FR2004/002603 patent/WO2006040419A1/fr active Application Filing
Non-Patent Citations (1)
| Title |
|---|
| See references of WO2006040419A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008516458A (ja) | 2008-05-15 |
| US7759261B2 (en) | 2010-07-20 |
| JP4638501B2 (ja) | 2011-02-23 |
| WO2006040419A1 (fr) | 2006-04-20 |
| US20080045037A1 (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660140B1 (fr) | Procédé de réalisation d'une structure en relief sur un support en matériau semi-conducteur | |
| FR2980859A1 (fr) | Procede et dispositif de lithographie | |
| EP1986239B1 (fr) | Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et notamment de rayonnements infrarouges. | |
| FR2633776A1 (fr) | Dispositif transistor a effet de champ et procede destine a sa production | |
| FR2669466A1 (fr) | Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant. | |
| FR2888043A1 (fr) | Capteur d'image a galette de fibres optiques | |
| FR2472213A1 (fr) | Fabrication de circuit microminiature a l'etat solide et circuits ainsi obtenus | |
| FR2952473A1 (fr) | Procede de realisation d'un circuit courbe | |
| CA2457905C (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| FR2877142A1 (fr) | Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere. | |
| EP1800338A1 (fr) | Procede d'obtention de couches localisees sur un circuit hybride | |
| EP2495754A2 (fr) | Procede de fabrication d'un circuit integre base sur la formation de lignes et de tranchees | |
| EP1960835B1 (fr) | Masque de lithographie en reflexion et procede de fabrication du masque | |
| FR2858716A1 (fr) | Procede d'obtention de couches localisees sur un circuit hybride | |
| EP3453787B1 (fr) | Procede de fabrication d'un lot de pieces de micromecanique multi-niveau en metal | |
| FR3025359A1 (fr) | Procede de positionnement d'elements, notamment optiques sur la face arriere d'un detecteur infrarouge de type hybride | |
| EP3944294A1 (fr) | Procédé de réalisation d'une zone d'individualisation d'un circuit intégré | |
| FR3059110A1 (fr) | Diffuseur optique et son procede de fabrication | |
| FR2976719A1 (fr) | Procede pour la realisation d'un composant microelectronique courbe par effet bilame, et composant microelectronique ainsi obtenu | |
| FR2796758A1 (fr) | Procede de correction des effets topographiques sur substrat en micro electronique | |
| EP3844807A1 (fr) | Procédé de séparation d'une plaque en composants individuels | |
| US20230296994A1 (en) | Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures | |
| FR2758206A1 (fr) | Procede de fabrication d'une cathode a emission de champ | |
| FR2788350A1 (fr) | Dispositif d'exposition comprenant un detecteur de lumiere reflechie et procede d'exposition utilisant celui-ci | |
| FR3134651A1 (fr) | Procédé de fabrication d'un capteur de lumière |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20070316 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR |
|
| DAX | Request for extension of the european patent (deleted) | ||
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20150504 |