JPH05175629A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH05175629A
JPH05175629A JP35711091A JP35711091A JPH05175629A JP H05175629 A JPH05175629 A JP H05175629A JP 35711091 A JP35711091 A JP 35711091A JP 35711091 A JP35711091 A JP 35711091A JP H05175629 A JPH05175629 A JP H05175629A
Authority
JP
Japan
Prior art keywords
integrated circuit
thick film
circuit device
hybrid integrated
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35711091A
Other languages
English (en)
Inventor
Masayuki Imamura
政幸 今村
Masanori Tomioka
昌則 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP35711091A priority Critical patent/JPH05175629A/ja
Publication of JPH05175629A publication Critical patent/JPH05175629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 上部からの外力による厚膜抵抗体の損傷を防
止する。 【構成】 厚膜抵抗体３の上部に施工されたガラスコー
ト４の上部をさらに有機物５で覆うようにコーティング
したものである。また、厚膜抵抗体のサイドに凸部のオ
ーバーガラスコート６を印刷したものである。 【効果】 混成集積回路装置の歩留り向上と特性変化を
防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、混成集積回路装置の
抵抗体保護構造に関するものである。
【０００２】
【従来の技術】図３は従来の混成集積回路装置を示すも
ので、図において、１はセラミック基板、２は導体、３
は基板上に形成され回路の電気的特性を調整する厚膜抵
抗体、４はこの厚膜抵抗体により電気的特性の調整後外
力からの損傷を防ぐためのガラスコートである。
【０００３】即ちこの集積回路装置は、セラミック基板
１上に導体ペースト２を印刷後焼成するとともに、抵抗
ペースト３を同様にして印刷後焼成し、さらにその上
に、損傷防止と静電気による劣化を防止するためのガラ
スペースト（オーバーガラス）（バンプガラス）４を印
刷後焼成したものである。
【０００４】
【発明が解決しようとする課題】従来の混成集積回路装
置は以上のように構成されており、ガラスコート４が損
傷保護の役割をしているが、このガラスコートの厚みは
数μｍのため大きな衝撃が加わった時はほとんど保護の
役割を果たさず、その下の抵抗体３に傷がつき、特性変
動などの要因となっていた。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、混成集積回路の厚膜抵抗体の外
力からの損傷を保護することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る混成集積
回路装置は、厚膜抵抗体の上に施工されたガラスコート
の上部をさらに有機物でコーティングを行ない保護膜を
形成したものである。
【０００７】またこの発明に係る混成集積回路装置は、
厚膜抵抗体のサイドにオーバーガラスコートのペースト
印刷を施し、その焼成を数回行なうことによって厚膜抵
抗体の周囲に凸部を形成させたものである。
【０００８】
【作用】この発明における混成集積回路装置は、ガラス
コートの上部からさらにコーティングすることにより、
厚い保護膜が形成され外部からの損傷を防止する。
【０００９】またこの発明における混成集積回路装置
は、厚膜抵抗体のサイドにオーバーガラスコートのペー
スト印刷を数回行ない厚膜抵抗体の周囲に凸部を形成す
ることで、外部からの損傷を防止する。
【００１０】
【実施例】実施例１．以下この発明の一実施例を図につ
いて説明する。図１において、１はセラミック基板、２
は導体、３はセラミック基板上に形成された厚膜抵抗
体、４は厚膜抵抗体３の静電気防止のために施されたガ
ラスコートであり、５はさらにこのガラスコート４上に
有機物でコーティングされたラミコート（保護膜）であ
る。この保護膜により外力からの損傷による特性変化を
防止する。
【００１１】実施例２．図２はこの発明の他の実施例を
示すもので、厚膜抵抗体３の周囲を取り囲んでオーバー
ガラスコート６を、該抵抗体よりも高くなるように数回
印刷して凸部を形成したもので、この凸部の保護によ
り、外力からの損傷又は特性変化を防止することが可能
である。
【００１２】
【発明の効果】以上のようにこの発明によれば、厚膜抵
抗体上のガラスコートの上部にさらに有機物をコーティ
ングすることにより、外力からの損傷と特性変化を防止
することができる。
【００１３】またこの発明によれば、厚膜抵抗体の周り
にオーバーガラスコートを、該抵抗体より高くなるよう
に形成することで、これが外力からの防壁となって内側
の抵抗体を保護する。
【図面の簡単な説明】
【図１】この発明の一実施例による混成集積回路装置を
示す断面図である。
【図２】この発明の他の実施例による混成集積回路装置
を示す断面図である。
【図３】従来の混成集積回路装置を示す断面図である。
【符号の説明】
１ セラミック基板 ２ 導体 ３ 厚膜抵抗体 ４ ガラスコート ５ 有機物 ６ オーバーガラスコート

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 セラミック基板上に搭載され、回路の電
    気的特性を調整する厚膜抵抗体、この抵抗体の表面上に
    形成されたガラスコートを有する混成集積回路装置にお
    いて、上記ガラスコート上にさらにラミコート（保護
    膜）を形成し、外力から保護したことを特徴とする混成
    集積回路装置。
  2. 【請求項２】 セラミック基板上に搭載され、回路の電
    気的特性を調整する厚膜抵抗体、この抵抗体の表面上に
    形成されたガラスコートを有する混成集積回路装置にお
    いて、上記厚膜抵抗体の表面位置よりも高く、かつ厚膜
    抵抗体の周囲を取り囲むようにオーバガラスコートを施
    し、外力から保護することを特徴とする混成集積回路装
    置。
JP35711091A 1991-12-24 1991-12-24 混成集積回路装置 Pending JPH05175629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35711091A JPH05175629A (ja) 1991-12-24 1991-12-24 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35711091A JPH05175629A (ja) 1991-12-24 1991-12-24 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH05175629A true JPH05175629A (ja) 1993-07-13

Family

ID=18452436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35711091A Pending JPH05175629A (ja) 1991-12-24 1991-12-24 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH05175629A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006040419A1 (fr) * 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006040419A1 (fr) * 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
JP2008516458A (ja) * 2004-10-13 2008-05-15 コミツサリア タ レネルジー アトミーク ハイブリッド回路上に画定される層の製造方法
US7759261B2 (en) 2004-10-13 2010-07-20 Commissariat A L'energie Atomique Method for producing layers located on a hybrid circuit

Similar Documents

Publication Publication Date Title
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JPH05502142A (ja) 電子部品の気密封止方法及び装置
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US5557252A (en) Thick film circuit board and method of manufacturing the same
JPS5429984A (en) Protector for semiconductor device
US6181017B1 (en) System for marking electrophoretic dies while reducing damage due to electrostatic discharge
JPH05175629A (ja) 混成集積回路装置
EP0142971B1 (en) Capacitor and method of packaging it
JP2003249403A (ja) チップ抵抗器
JPS63262860A (ja) 混成集積回路装置
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
JPH01165129A (ja) 集積回路
JPH0557933A (ja) サーマルプリントヘツドの構造
JP2865054B2 (ja) 回路基板装置及びその製造方法
JP2750711B2 (ja) 集積回路
JPH08162574A (ja) 半導体素子を有する回路装置
KR100246730B1 (ko) 칩 바리스터 및 그 설치장치
JP2563336Y2 (ja) 混成集積回路基板
JPH0691126B2 (ja) 半導体装置
JPS54105988A (en) Semiconductor memory device
JPS63219148A (ja) 半導体装置
JPS617638A (ja) 半導体装置
JPH05136295A (ja) 半導体集積回路装置
JPH09213691A (ja) 半導体装置
JPH01200635A (ja) 配線保護膜