JPH05136295A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05136295A JPH05136295A JP3295357A JP29535791A JPH05136295A JP H05136295 A JPH05136295 A JP H05136295A JP 3295357 A JP3295357 A JP 3295357A JP 29535791 A JP29535791 A JP 29535791A JP H05136295 A JPH05136295 A JP H05136295A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- chip
- integrated circuit
- film
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】ＩＣチップを被うモールドの厚さがＴＳＯＰ等
のケースで薄くなった時、外界よりの光、ＰＳＤの影響
を防ぐ。 【構成】ＩＣチップに設けたＳｉＯ2 の保護膜の上を金
属膜で前面を覆う。またＥＳＤよりの保護のため、Ｓｉ
Ｏ2 の保護膜に開けられたスルーホールを通して金属膜
を電源又はＧＮＤに接続する。 【効果】モールドで防ぎきれない光については光を通さ
ない金属膜で遮断する。モールドの表面が帯電すること
によりＥＳＤについては、この金属膜を一定電位に落す
ことにより静電遮へいする。
のケースで薄くなった時、外界よりの光、ＰＳＤの影響
を防ぐ。 【構成】ＩＣチップに設けたＳｉＯ2 の保護膜の上を金
属膜で前面を覆う。またＥＳＤよりの保護のため、Ｓｉ
Ｏ2 の保護膜に開けられたスルーホールを通して金属膜
を電源又はＧＮＤに接続する。 【効果】モールドで防ぎきれない光については光を通さ
ない金属膜で遮断する。モールドの表面が帯電すること
によりＥＳＤについては、この金属膜を一定電位に落す
ことにより静電遮へいする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置（以
後ＩＣと記す）に関する。
後ＩＣと記す）に関する。
【０００２】
【従来の技術】従来のＩＣは信頼性向上のため半導体素
子表面を酸化膜（ＳｉＯ2 ）で被っていた。酸化膜は透
明であるため、外界よりの光が来るとＩＣを構成する素
子まで届く構造となっていた。そのため通常は金属性の
リードフレームに搭載し、そのまわりをモールドと呼ば
れる光を遮断する能力のあるプラスチックによりさらに
被っていた。
子表面を酸化膜（ＳｉＯ2 ）で被っていた。酸化膜は透
明であるため、外界よりの光が来るとＩＣを構成する素
子まで届く構造となっていた。そのため通常は金属性の
リードフレームに搭載し、そのまわりをモールドと呼ば
れる光を遮断する能力のあるプラスチックによりさらに
被っていた。
【０００３】従来例を図４に示す。図４（ａ）は、ＩＣ
チップの概形である。半導体基板１００に内部素子１０
５が形成されている。内部素子には金属配線１０４が施
され、保護膜１０２で覆われている。
チップの概形である。半導体基板１００に内部素子１０
５が形成されている。内部素子には金属配線１０４が施
され、保護膜１０２で覆われている。
【０００４】図４（ｂ）は図４（ａ）のＩＣチップ１１
４をリードフレーム１０９，１１０に搭載した図であ
る。リードフレームとＩＣチップは、ＩＣチップの保護
膜１０２に開けられたボンディングパッドと呼ばれる穴
１０３を使って、ボンディング線１０８により接続され
ている。
４をリードフレーム１０９，１１０に搭載した図であ
る。リードフレームとＩＣチップは、ＩＣチップの保護
膜１０２に開けられたボンディングパッドと呼ばれる穴
１０３を使って、ボンディング線１０８により接続され
ている。
【０００５】図４（ｃ）は図４（ｂ）をモールド１１１
と呼ばれる光を遮断する能力のあるプラスチックにより
被った図である。ＩＣチップ表面とモールド方面１１２
の距離は、通常１０００μｍ以上とり光を十分遮断でき
るモールドの厚さを確保していた。
と呼ばれる光を遮断する能力のあるプラスチックにより
被った図である。ＩＣチップ表面とモールド方面１１２
の距離は、通常１０００μｍ以上とり光を十分遮断でき
るモールドの厚さを確保していた。
【０００６】
【発明が解決しようとする課題】上述した従来のＩＣは
外界よりの光をモールドにより遮断する構造となってい
るので、ＩＣチップを被うモールドの厚さが薄い場合、
光がＩＣを構成する素子まで届くという欠点があった。
光が素子まで届くと素子内に電子・正孔体が発生し、素
子に電気的悪影響を及ぼす。特に半導体記憶回路装置の
記憶素子（メモリセル）は光に対して敏感であり、記憶
を失なう可能性が大きい。
外界よりの光をモールドにより遮断する構造となってい
るので、ＩＣチップを被うモールドの厚さが薄い場合、
光がＩＣを構成する素子まで届くという欠点があった。
光が素子まで届くと素子内に電子・正孔体が発生し、素
子に電気的悪影響を及ぼす。特に半導体記憶回路装置の
記憶素子（メモリセル）は光に対して敏感であり、記憶
を失なう可能性が大きい。
【０００７】また従来のＩＣは、ＩＣチップの表面を被
っている酸化膜，モールドなどが絶縁物（誘電体）であ
るため、モールド表面をこすった場合、表面に静電気が
発生する。静電気が発生するとＩＣの素子との間には絶
縁物しかないため素子を構成している導電体（ＭＯＳ型
半導体集積回路装置ではゲート電極を構成しているポリ
シリコンや、配線を構成しているアルミニウム）に電荷
が誘発して素子（ゲート酸化膜等）を破壊する恐れがあ
る。この可能性は被覆するモールドの厚さが薄くなる程
大きくなる。このように従来のＩＣは絶縁物のみでＩＣ
チップを被う構造となっているので、モールド表面に静
電気が発生した場合、半導体素子を破壊する欠点もあっ
た。
っている酸化膜，モールドなどが絶縁物（誘電体）であ
るため、モールド表面をこすった場合、表面に静電気が
発生する。静電気が発生するとＩＣの素子との間には絶
縁物しかないため素子を構成している導電体（ＭＯＳ型
半導体集積回路装置ではゲート電極を構成しているポリ
シリコンや、配線を構成しているアルミニウム）に電荷
が誘発して素子（ゲート酸化膜等）を破壊する恐れがあ
る。この可能性は被覆するモールドの厚さが薄くなる程
大きくなる。このように従来のＩＣは絶縁物のみでＩＣ
チップを被う構造となっているので、モールド表面に静
電気が発生した場合、半導体素子を破壊する欠点もあっ
た。
【０００８】最近の傾向として、ＴＳＯＰ（ｔｈｉｎ
ｓｍａｌｌ ｏｕｔｌｉｎｅ ｐａｃｋａｇｅ）などの
小型ケースが塚われる場合が増加している。これらの小
型ケースではＩＣチップを被覆するモールドの厚さは２
００〜３００μｍと、かなり薄くなっており光及び静電
気の問題が顕著になって来ている。
ｓｍａｌｌ ｏｕｔｌｉｎｅ ｐａｃｋａｇｅ）などの
小型ケースが塚われる場合が増加している。これらの小
型ケースではＩＣチップを被覆するモールドの厚さは２
００〜３００μｍと、かなり薄くなっており光及び静電
気の問題が顕著になって来ている。
【０００９】
【課題を解決するための手段】本発明のＩＣはＩＣチッ
プを被う保護膜のさらにその上を金属膜で被覆した特徴
を有している。
プを被う保護膜のさらにその上を金属膜で被覆した特徴
を有している。
【００１０】金属はモールドと比較すると光を遮断する
能力はきわめて高い。また、金属は静電遮蔽の能力があ
るので、被覆した金属膜をＩＣのＧＮＤ又は電源電極に
接続することにより、モールド表面に発生した静電気が
ＩＣを構成する素子に及ぼす事を防ぐことができる。
能力はきわめて高い。また、金属は静電遮蔽の能力があ
るので、被覆した金属膜をＩＣのＧＮＤ又は電源電極に
接続することにより、モールド表面に発生した静電気が
ＩＣを構成する素子に及ぼす事を防ぐことができる。
【００１１】よって、ＩＣチップを金属膜で被覆する事
により、従来の欠点であった光及び静電気の影響を排除
することができる。
により、従来の欠点であった光及び静電気の影響を排除
することができる。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１は最も簡単な実施例でＩＣチップの断面（切断
面を示すハッチングは省略）である。光を遮断する目的
で従来のＩＣチップの表面、すなわち、保護膜１０２の
表面に金属膜１０１を設けている。この場合は金属膜は
露出するためＡｕ等の腐食しない金属を使用する必要が
ある。このＩＣチップを図４と同様にリードフレームに
搭載しモールドで封止すると本発明のＩＣが出来上る。
る。図１は最も簡単な実施例でＩＣチップの断面（切断
面を示すハッチングは省略）である。光を遮断する目的
で従来のＩＣチップの表面、すなわち、保護膜１０２の
表面に金属膜１０１を設けている。この場合は金属膜は
露出するためＡｕ等の腐食しない金属を使用する必要が
ある。このＩＣチップを図４と同様にリードフレームに
搭載しモールドで封止すると本発明のＩＣが出来上る。
【００１３】図２はＡｌ等の腐食しやすい金属を使用す
る場合の実施例で、ＩＣチップの断面を示してある。保
護膜１０２の表面に設けた金属膜１０１をさらに保護膜
１０６で被い、金属膜１０１の腐食を防ぐ構造になって
いる。保護膜１０６としてはＳｉＯ2 等の酸化膜でもよ
いし、ポリイミド等の有機材料でもよい。このＩＣチッ
プを、図４と同様に、リードフレームに搭載しモールド
で封止すると第２実施例のＩＣが出来上る。
る場合の実施例で、ＩＣチップの断面を示してある。保
護膜１０２の表面に設けた金属膜１０１をさらに保護膜
１０６で被い、金属膜１０１の腐食を防ぐ構造になって
いる。保護膜１０６としてはＳｉＯ2 等の酸化膜でもよ
いし、ポリイミド等の有機材料でもよい。このＩＣチッ
プを、図４と同様に、リードフレームに搭載しモールド
で封止すると第２実施例のＩＣが出来上る。
【００１４】図３は静電気よりＩＣを保護するための実
施例である。ＩＣチップの表面を被う金属膜１０１は下
層の酸化膜１０２に開けられたスルーホール１０７によ
りＩＣ上で信号線，電源ＧＮＤ配線として使われている
金属膜１０４に接続されている。金属膜１０４は電源電
位又はＧＮＤ電極に接続されている。このＩＣチップ
を、図４と同様にリードフレームに搭載し、モールドに
より封止すると第３実施例のＩＣが出来上る。
施例である。ＩＣチップの表面を被う金属膜１０１は下
層の酸化膜１０２に開けられたスルーホール１０７によ
りＩＣ上で信号線，電源ＧＮＤ配線として使われている
金属膜１０４に接続されている。金属膜１０４は電源電
位又はＧＮＤ電極に接続されている。このＩＣチップ
を、図４と同様にリードフレームに搭載し、モールドに
より封止すると第３実施例のＩＣが出来上る。
【００１５】
【発明の効果】以上説明したように本発明は、ＩＣチッ
プ表面を被う絶縁物の保護膜のさらに上を金属膜で被覆
することにより外界よりの光，静電気を遮断できる効果
がある。モールドのみではこれらの遮断が不十分であっ
た場合、動作の信頼性に問題があったが本発明を用いる
事により信頼性は向上する。
プ表面を被う絶縁物の保護膜のさらに上を金属膜で被覆
することにより外界よりの光，静電気を遮断できる効果
がある。モールドのみではこれらの遮断が不十分であっ
た場合、動作の信頼性に問題があったが本発明を用いる
事により信頼性は向上する。
【００１６】最近の傾向として、ＩＣ上を被うモールド
の厚さは薄くなっており外界よりの光，静電気の影響は
大きくなっている。このような状況において光，静電気
を遮断できる本発明の効果は大きい。
の厚さは薄くなっており外界よりの光，静電気の影響は
大きくなっている。このような状況において光，静電気
を遮断できる本発明の効果は大きい。
【図１】本発明の一実施例を示す図である。
【図２】第２の実施例を示す図である。
【図３】第３の実施例を示す図である。
【図４】従来例を示す図である。
１００ 半導体基板 １０１ 金属膜 １０２，１０６ 保護膜 １０４ 金属配線 １０５ 半導体素子 １０９，１１０ リードフレーム １１１ モールド
Claims (2)
- 【請求項１】 半導体基板に複数の半導体素子を備え、
この半導体素子を絶縁物の保護膜で覆った半導体集積回
路チップをリードフレームに搭載し、モールドで封止し
た半導体集積回路装置において、前記半導体集積回路チ
ップの主要部分を被う金属膜を前記保護膜上に設けた事
を特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、前記金属膜を接地電極又は電源電極に接続したこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295357A JPH05136295A (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295357A JPH05136295A (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136295A true JPH05136295A (ja) | 1993-06-01 |
Family
ID=17819575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295357A Withdrawn JPH05136295A (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136295A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821587A (en) * | 1996-06-24 | 1998-10-13 | Hyundai Electronics Industries Co., Ltd | Field effect transistors provided with ESD circuit |
| JP2000196026A (ja) * | 1998-12-30 | 2000-07-14 | Stmicroelectronics Inc | センサ用静電放電保護 |
-
1991
- 1991-11-12 JP JP3295357A patent/JPH05136295A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821587A (en) * | 1996-06-24 | 1998-10-13 | Hyundai Electronics Industries Co., Ltd | Field effect transistors provided with ESD circuit |
| JP2000196026A (ja) * | 1998-12-30 | 2000-07-14 | Stmicroelectronics Inc | センサ用静電放電保護 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889308A (en) | Semiconductor device having an electrostatic discharging protection circuit using a non-ohmic material | |
| US3676742A (en) | Means including a spark gap for protecting an integrated circuit from electrical discharge | |
| US5796570A (en) | Electrostatic discharge protection package | |
| US5366589A (en) | Bonding pad with circular exposed area and method thereof | |
| JP4837924B2 (ja) | 静電気放電防止のための半導体素子及び方法 | |
| US20050146821A1 (en) | Insulating substrate for IC packages having integral ESD protection | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| US8633575B1 (en) | IC package with integrated electrostatic discharge protection | |
| JPH05136295A (ja) | 半導体集積回路装置 | |
| US9281243B2 (en) | Chip scale package structure and manufacturing method thereof | |
| US11107807B1 (en) | IC package having a metal die for ESP protection | |
| JP2870162B2 (ja) | 半導体装置およびその製造方法 | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002198466A (ja) | 半導体装置 | |
| JPH0629471A (ja) | 半導体装置 | |
| JP3223490B2 (ja) | 半導体集積回路製造方法 | |
| JP3016663B2 (ja) | 半導体装置 | |
| JP3356119B2 (ja) | 半導体装置及びその製造方法 | |
| TWI389299B (zh) | 具有靜電防護功能之晶片結構 | |
| KR200167586Y1 (ko) | 반도체 장치 | |
| JPS5913354A (ja) | 半導体装置 | |
| KR20010001961A (ko) | 반도체 장치의 정전기 방전 보호회로 및 그 저항소자 제조방법 | |
| JPH0846142A (ja) | 半導体集積回路装置 | |
| JPH0545070B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |