TWI389299B - 具有靜電防護功能之晶片結構 - Google Patents

Description

具有靜電防護功能之晶片結構

本發明係有關一種具有靜電防護功能之晶片結構，特指一種藉由尖端放電以消散靜電電荷之具有靜電防護功能之晶片結構。

靜電的產生是無所不在的，尤其更是會危害電子零件的靈敏度，當靜電產生時，因為電子元件本身就是用來傳遞電子訊號，相對於人體是一個良導體，因此靜電荷會迅速的被導引至電子元件。目前對靜電放電最為敏感的元件是以金屬氧化半導體為主的積體電路。舉例來說，電腦中的互補性氧化金屬半導體晶片能夠承受靜電衝擊電壓為200伏特，動態隨機存取記憶體(DRAM)、可消除可程式唯讀記憶體晶片約為300伏特，雙極性電晶體晶片約為1000伏特。又例如，薄膜電晶體(TFT)元件及驅動電路晶片(drive IC)等等微電子元件易在製造或組裝時受到靜電放電的破壞，造成功能上的損傷。

有鑑於電子模組當遇到瞬間突波靜電電荷時，易造成元件或導電線路的燒毀，進而影響其模組功能，因此在整體模組設計上需整合外部的靜電防護裝置，而一般設計需加入靜電防護電路或元件，造成電子模組的體積增加，而使成本提高。

本案發明人有鑑於上述習用的結構裝置於實際施用時的缺失，且積累個人從事相關產業開發實務上多年之經驗，精心研究，終於提出一種設計合理且有效改善上述問題之結構。

本發明之主要目的，旨在提供一種具有靜電防護功能之晶片結構，該晶片結構具有相鄰近的尖端結構，使其產生尖端放電之作用，以增加晶片結構之靜電防護能力。

為了達到上述目的，本發明係提供一種具有靜電防護功能之晶片結構，其包含：一基座，該基座上設有複數個第一尖端結構，且該基座係為一接地準位；一設於該基座上之晶粒，其以打線方式連接於導線腳架：一個包覆該基座與該晶粒的封裝結構：以及複數個導線腳架，每一該導線腳架係包括一位於該封裝結構的外側的第一端部以及一由該第一端部延伸至該封裝結構內部的第二端部，且該第二端部上設有對應地鄰近於該第一尖端結構之第二尖端結構，兩者可產生靜電放電的效果，以消除靜電電荷。

為了達到上述目的，本發明更提出另一態樣的晶片結構，其包含：一接地基座，該接地基座上設有複數個第一尖端結構；一設於該接地基座上的絕緣層；一設於該絕緣層上的基座；一設於該基座上之晶粒；一個包覆該接地基座、該絕緣層、該基座與該晶粒的封裝結構：以及複數個導線腳架，每一該導線腳架係包括一位於該封裝結構的外側的第一端部以及一由該第一端部延伸至該封裝結構內部的第二端部，且該第二端部上設有對應地鄰近於該第一尖端結構之第二尖端結構，而該第一尖端結構與該第二尖端結構同樣可產生靜電放電的效果。

如上述構造，當靜電產生時，該靜電荷可被導引至該第一尖端結構與該第二尖端結構上，並在其尖端部分產生放電效應，以避免靜電進入內部電路而造成晶片或電子線路之損傷。

為使能更進一步瞭解本創作之特徵及技術內容，請參閱以下有關本創作之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本創作加以限制者。

首先，請參閱第一圖至第三圖，本發明提出一種具有靜電防護功能之晶片結構1，其包含：一基座11、晶粒(die)12、一封裝結構13以及複數個導線腳架(lead frame)14。該晶片結構1具有尖端發電的功能，將靜電以尖端放電的方式加以釋放，以避免靜電入侵晶粒12或內部電路所造成的元件傷害。而本發明主要係利用設置於該基座11的第一尖端結構111的尖部構造與設置於每一該導線腳架14上的第二尖端結構140的尖部構造，產生上述之尖端發電的功效。尖端放電係指在金屬表面積縮小、曲率半徑縮小時，易聚集電離子，使其成為高電荷能量匯集區，一旦鄰近金屬或電離子靠近時，則易與能量高的電荷區產生電位差而釋放電離子(即所謂放電)，而達到電荷平衡，將此原理運用在本發明之晶片結構上，用以疏導、消散靜電(ESD)突波電荷所造成的晶片、元件或導電線路之損傷，進而強化電子模組之抗靜電能力。

請復參考第一圖，其為本發明之第一實施例，其中該晶粒12係設置於該基座11上，而該封裝結構13則包覆該基座11與該晶粒12，該封裝結構13可用環氧樹脂(epoxy)等封裝材料加以達成；另外，該些導線腳架14係排列分佈於該封裝結構13的旁側，而該些導線腳架14的排列態樣可根據各種不同的應用加以調整，例如雙邊引腳的SOP形式(Small Outline Package)、四邊引腳的四邊平面構裝形式(Quad Flat Pack，QFP)等等。而每一該導線腳架14包括一位於該封裝結構13的外側的第一端部141以及一由該第一端部141延伸至該封裝結構13內部的第二端部142，而該晶粒12則係經由打線15與導線腳架14的第二端部142進行電性連接，且該些導線腳架14之第一端部141則連接於一電路板16上的電子線路(圖未示)，以達成電路的功能。

再者，為了達成上述之尖端放電，該基座11上設有複數個第一尖端結構111，且該基座11係形成為一接地準位，而基座11的接地可利用以下方式達成，首先在該電路板16上設有一接地端(圖未示)，而將該些導線腳架14的其中之一焊接於該接地端，再將基座11以導線等方式導接於連接該接地端的該導線腳架14。另一方面，該晶粒12則係經由打線15與未連接於該接地端的導線腳架14進行電性連接。

另外，該些導線腳架14均設有一第二尖端結構140，該第二尖端結構140則鄰近於該第一尖端結構111，使得每一該第一尖端結構111的尖部與其所對應之該第二尖端結構140的尖部之間的預定距離可產生尖端放電的效應。舉例來說，當靜電由導線腳架14的第一端部141入侵晶片結構1，該靜電荷可於對應的第一尖端結構111與第二尖端結構140產生的尖端放電，藉以釋放靜電，進而保護內部晶粒12與電子線路。而在本具體實施例中，該第一尖端結構111的尖部與其所對應之該第二尖端結構140的尖部之間的預定距離係為3至5密爾(mil)，最佳為4密爾(mil)，但不以上述為限。

請參考第二圖，其為本發明之第二實施例，其與第一實施例不同之處在於，該基座11在功能上係為不可接地的實施態樣。因此，在本具體實施例中，晶片結構1包含：一基座11、晶粒(die)12、一封裝結構13、複數個導線腳架(lead frame)14、一絕緣層17以及一接地基座18。其中，該晶粒12同樣設置在該基座11，而該基座11與該晶粒12則進一步設置於該接地基座18上，藉此，該接地基座18則取代第一實施例中的基座11之接地功能，換言之，該接地基座18係以導線連接等方式導接於連接該電路板16之接地端的導線腳架14，以產生接地的效果。另一方面，為了避免該基座11與該接地基座18的電性接觸，兩者之間則設有一絕緣層17，藉由絕緣層17將基座11與接地基座18的電性特性加以隔絕。

另一方面，該接地基座18上則設有複數個第一尖端結構111，而該導線腳架14之第二端部142設有第二尖端結構140，利用第一尖端結構111與第二尖端結構140的靜電放電效果，以達成靜電防護的功能。換言之，如第一實施例所述，每一該第一尖端結構111的尖部與其所對應之該第二尖端結構140的尖部之間的預定距離係可產生尖端放電的效應，該預定距離同樣係介於3至5密爾(mil)之間，最佳為4密爾(mil)。

同於第一實施例，該些導線腳架14之第一端部141則連接於電路板16上的電子線路，而該晶粒12則係經由打線15與導線腳架14(未連接於該接地端的導線腳架14)的第二端部142進行電性連接，藉以達成電路的功能。而該封裝結構13則包覆該基座11、該晶粒12、導線腳架14的第二端部142、絕緣層17以及一接地基座18，藉以達成封裝、保護的功效。

請參考第三圖，其為本發明之第三實施例，其中與第二實施例的差異在於，該接地基座18的一部份係裸露於該封裝結構13，藉此使該接地基座18直接以焊接等方法連接於電路板16之接地端，換言之，在本具體實施例中，該接地基座18的下半部係裸露於該封裝結構13之外，可使接地基座18直接接觸於電路板16之接地端，而省略了以導線腳架14的其中之一連接於電路板16之接地端，再以導線連接接地基座18與該導線腳架14的結構。

綜上所述，本發明在一具體實施例中係利用基座11形成接地準位，並在該基座11上設有第一尖端結構111，而每一該導線腳架14上的第二尖端結構140則對應該第一尖端結構111，該兩兩相對的第一尖端結構111與第二尖端結構140可生成尖端放電的效應，因此，當靜電產生時，上述的尖端放電可釋放靜電，以達成保護晶粒12以及內部電路之功效。

在另一實施例中，該基座11與晶粒12更設置於一接地基座18上，且接地基座18與基座11之間具有一絕緣層17，則同樣藉由接地基座18所形成的接地準位，以使接地基座18上之第一尖端結構111與該導線腳架14上的第二尖端結構140因尖端的電場集中而產生尖端放電的效應，進而達到靜電防護的功效。而該接地基座18可以利用間接或直接的方式達成接地的效果，例如利用導線腳架14間接接地，或是將接地基座18的一部份裸露於封裝結構13之外，而直接焊接於電路板16之接地端。

因此，藉由鄰近的第一尖端結構111與第二尖端結構140所產生的尖端放電，可以釋放靜電，將靜電電荷消散以有效地保護晶粒12以及內部電路。

以上所述僅為本創作之較佳可行實施例，非因此侷限本創作之專利範圍，故舉凡運用本創作說明書及圖示內容所為之等效技術變化，均包含於本創作之範圍內。

1 ．．．晶片結構

11 ．．．基座

111 ．．．第一尖端結構

12 ．．．晶粒

13 ．．．封裝結構

14 ．．．導線腳架

140 ．．．第二尖端結構

141 ．．．第一端部

1 42 ．．．第二端部

15 ．．．打線

16 ．．．電路板

17 ．．．絕緣層

18 ．．．接地基座

第一圖係為本發明之具有靜電防護功能之晶片結構的第一實施例示意圖。

第二圖係為本發明之具有靜電防護功能之晶片結構的第二實施例示意圖。

第三圖係為本發明之具有靜電防護功能之晶片結構的第三實施例示意圖。

1 ．．．晶片結構

11 ．．．基座

1 11 ．．．第一尖端結構

12 ．．．晶粒

13 ．．．封裝結構

14 ．．．導線腳架

140 ．．．第二尖端結構

141 ．．．第一端部

142 ．．．第二端部

15 ．．．打線

16 ．．．電路板

Claims (11)

1. 一種具有靜電防護功能之晶片結構，係包含：一接地基座，該接地基座上設有複數個第一尖端結構；一設於該接地基座上的絕緣層；一設於該絕緣層上的基座；一設於該基座上之晶粒；一個包覆該接地基座、該絕緣層、該基座與該晶粒的封裝結構：以及複數個導線腳架，每一該導線腳架係包括一位於該封裝結構的外側的第一端部以及一由該第一端部延伸至該封裝結構內部的第二端部，且該第二端部上設有對應地鄰近於該第一尖端結構之第二尖端結構，其中每一該導線腳架之該第一端部係連接於一電路板，該基座係連接於該電路板上之接地端。
2. 如申請專利範圍第1項所述之具有靜電防護功能之晶片結構，其中該些導線腳架的其中之一係連接於該電路板上之接地端，且該接地基座係接觸於連接該接地端的該導線腳架。
3. 如申請專利範圍第2項所述之具有靜電防護功能之晶片結構，其中該晶粒係以打線方式連接於不接地的該些導線腳架。
4. 如申請專利範圍第1項所述之具有靜電防護功能之晶片結構，其中該接地基座的一部份係裸露於該封裝結構，且該接地基座的裸露部分係直接連接於該電路板上之接地端。
5. 如申請專利範圍第4項所述之具有靜電防護功能之晶片結構，其中該晶粒係以打線方式連接於該些導線腳架。
6. 如申請專利範圍第3或5項所述之具有靜電防護功能之晶片結構，其中每一該第一尖端結構的尖部與其所對應之該第二尖端結構的尖部之預定距離係可產生尖端放電。
7. 如申請專利範圍第6項所述之具有靜電防護功能之晶片結構，其中該預定距離係為3至5密爾(mil)。
8. 一種具有靜電防護功能之晶片結構，係包含：一基座，該基座上設有複數個第一尖端結構；一設於該基座上之晶粒：一個包覆該基座與該晶粒的封裝結構：以及複數個導線腳架，每一該導線腳架係包括一位於該封裝結構的外側的第一端部以及一由該第一端部延伸至該封裝結構內部的第二端部，且該第二端部上設有對應地鄰近於該第一尖端結構之第二尖端結構，其中每一該第一尖端結構的尖部與其所對應之該第二尖端結構的尖部之間的預定距離係為3至5密爾(mil)，其中每一該導線腳架之該第一端部係連接於一電路板，該基座係連接於該電路板上之接地端。
9. 如申請專利範圍第8項所述之具有靜電防護功能之晶片結構，其中該些導線腳架的其中之一係連接於該電路板上之接地端，且該基座係接觸於連接該接地端的 該導線腳架。
10. 如申請專利範圍第9項所述之具有靜電防護功能之晶片結構，其中該晶粒係以打線方式連接於不接地的該些導線腳架。
11. 如申請專利範圍第8或9項所述之具有靜電防護功能之晶片結構，其中每一該第一尖端結構的尖部與其所對應之該第二尖端結構的尖部之間的預定距離係可產生尖端放電。