TWI449149B - 具金屬元件之封裝結構 - Google Patents

具金屬元件之封裝結構 Download PDF

Info

Publication number
TWI449149B
TWI449149B TW098107188A TW98107188A TWI449149B TW I449149 B TWI449149 B TW I449149B TW 098107188 A TW098107188 A TW 098107188A TW 98107188 A TW98107188 A TW 98107188A TW I449149 B TWI449149 B TW I449149B
Authority
TW
Taiwan
Prior art keywords
package structure
wafer
substrate
metal
metal component
Prior art date
Application number
TW098107188A
Other languages
English (en)
Other versions
TW201034160A (en
Inventor
Jutsung Chou
Original Assignee
Chipsip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsip Technology Co Ltd filed Critical Chipsip Technology Co Ltd
Priority to TW098107188A priority Critical patent/TWI449149B/zh
Publication of TW201034160A publication Critical patent/TW201034160A/zh
Application granted granted Critical
Publication of TWI449149B publication Critical patent/TWI449149B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

具金屬元件之封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種具金屬元件之封裝結構。
隨著半導體產業的發展，晶片的應用亦趨於廣泛，而晶片必須與基板進行電子封裝(electronic packaging)，才能與外部電路電性連接，以發揮晶片既有的功能。由於電子封裝可賦予晶片一套組織架構，使其能發揮既定的功能，並建立晶片的保護結構，因此電子封裝為製造晶片之必要程序。常見的電子封裝方式有打線式(wire bonding)與覆晶式(flip chip；F/C)等方式。
請參照第1圖，係習知技術中一種打線式封裝結構的剖面圖。如圖所示，封裝結構100包含一晶片120、一基板110與一封膠150。晶片120之銲墊132透過多個銲線140電性連接基板110之銲墊130。封膠150覆蓋第一晶片120、基板110及此些銲線140。
請參照第2圖，係習知技術中一種覆晶式封裝結構的剖面圖。如圖所示，封裝結構200包含一晶片220、一基板210與一封膠250。晶片220之銲墊232透過多個錫球240電性連接基板210之銲墊230。封膠250覆蓋晶片220、基板210及此些錫球240。
然而，無論是第1圖或第2圖之封裝結構，當其內加入另一晶片時，兩晶片所產生之訊號或電磁波便會互相干擾。同時，封裝結構不具有散熱功能，可能過熱而影響晶片之運作。因此，如何避免在多晶片封裝時，多個晶片之間發生干擾或是散熱不佳，便成為一個重要的課題。
本發明是一種具金屬元件之封裝結構，用以隔離多個晶片所產生之訊號，或屏蔽電磁波之干擾，並增加晶片之散熱效果。
依照本發明之一實施例，具金屬元件之封裝結構包含一基板、一第一晶片、一金屬元件、至少一固定物與一第二晶片。基板具有一第一面及至少一孔洞，孔洞位於第一面。第一晶片位於基板上，並與基板電性連接。金屬元件具有一隔離部及一支撐部，隔離部位於第一晶片之上方，並覆蓋第一晶片；支撐部之一端連接隔離部，而另一端設置於孔洞中。固定物設置於基板，用以將金屬元件固定於基板。第二晶片位於隔離部上，並與基板電性連接。
由上述各實施例可知，應用本發明至少具有下列優點：
1.金屬元件可隔離兩晶片所產生之訊號，並屏蔽電磁波之干擾。
2.金屬元件可增加兩晶片之散熱效果。
3.金屬元件插入基板之孔洞中，並以固定物固定於基板，其固定效果佳。
為了使本發明之敘述更加詳盡與完備，可參照所附之 圖式及以下各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件並未描述於實施例中，以避免對本發明造成不必要的限制。
請參照第3圖，係依照本發明具金屬元件之封裝結構之第一實施例的剖面圖。如圖所示，封裝結構300包含一基板310、一第一晶片320、一金屬元件340、至少一固定物360與一第二晶片322。基板310具有至少一孔洞350、相對的第一面312及第二面314，孔洞350位於第一面312。第一晶片320位於基板310，並與基板310電性連接。
金屬元件340具有一隔離部342及至少一支撐部344，隔離部342位於第一晶片320之上方，並覆蓋第一晶片320；支撐部344之一端連接隔離部342，而另一端設置於孔洞350中。固定物360設置於基板310，用以將金屬元件340固定於基板310。第二晶片322位於隔離部342上，並與基板310電性連接。
基板310亦可具有至少一第一銲墊330。第一銲墊330位於第一面312，孔洞350貫穿第一銲墊330。基板310還可具有多個第二銲墊332，此些第二銲墊332位於基板310之第一面312，第二晶片322透過多個銲線326電性連接此些第二銲墊332。第一銲墊330或第二銲墊332為一引指、一鋁墊、一連接墊、一接點、一接腳或一導線架。
基板310也可具有至少一接地端334。接地端334電性連接支撐部344。於應用上，接地端334作為訊號的參考點或接地之用。基板310還可具有至少一金屬層352。金屬層352環繞於孔洞350之內壁，用以使固定物360附 著於孔洞350而固定支撐部344。
固定物360用以固定金屬元件340，其可使用填充、印刷、加熱或各種方式進行固定。固定物360設置於基板310，如(1)第一銲墊330上；(2)孔洞350中；或(3)第一銲墊330上與孔洞350中，以將金屬元件340之隔離部342或支撐部344固定於基板310。實作上，固定物360可為一凸塊、一銲球、一金屬球、一金球、一錫球、一錫膏、一黏膠或一固定材料。
第一晶片320與第二晶片322之排列方式為堆疊(stack)形式。第一晶片320的數目可為一個或多個。雖然第3圖之第一晶片320係以多個銲線324電性連接基板310，然此並不限制本發明。在其它實施例中(如第4圖)，第一晶片320可以多個銲球328電性連接基板310，或是以各種方式作電性連接。
第二晶片322的數目亦可為一個或多個，並以多個銲線326電性連接基板310。在第3圖中，第二晶片322透過多個銲線326電性連接基板310之第二銲墊332。
實務上，第一晶片320或第二晶片322可為一記憶體、一基頻晶片、一射頻晶片、一高頻晶片、一數位積體電路、一數位訊號處理器或任何種類的晶片。
金屬元件340設於第一晶片320與第二晶片322之間，其隔離部342及支撐部344可為一體成形或互相組合而成。
於功能上，隔離部342可作為訊號隔離、電磁屏蔽、散熱或承載之用。在結構上，隔離部342可為一金屬板、 一金屬網、一金屬片、一金屬蓋、一金屬遮罩、一散熱片或一金屬載板。隔離部342位於第一晶片322之上方，並覆蓋第一晶片322。隔離部342之截面為一字形或ㄇ字形，其上表面346形成平台以平放第二晶片322。隔離部342可承載第二晶片324，並隔離第一晶片320與第二晶片322所產生之訊號，以避免彼此的訊號相互干擾、影響外界或受外界所影響。若第一晶片320與第二晶片322之一為基頻、射頻或高頻之類的晶片，則隔離部342可隔離第一晶片320或第二晶片322所發射之電磁波。
支撐部344可為一金屬柱或一支撐柱。支撐部344設於隔離部342之兩邊或四周，其上端連接隔離部342，而下端設於基板310之孔洞350中，用以支撐隔離部342及第二晶片322。支撐部344可與接地端338電性連接，使金屬元件340產生良好的隔離及散熱效果，讓第一晶片320與第二晶片322不會相互干擾及溫度過熱。
封裝結構300亦可包含一黏合層370。黏合層370為一散熱膠、一導熱膠、一黏膠、一彈性膠、一固態膠、一液態膠、一果凍膠、一單面膠、一雙面膠或一黏著性材料。黏合層370可位於隔離部342與第二晶片322之問。更具體而言，黏合層370位於隔離部342之上表面346與第二晶片322之間，用以將第二晶片322黏合於隔離部342上。
封裝結構300還可包含一封膠390。封膠390至少覆蓋第一晶片320、金屬元件340、第二晶片322及基板310等元件，用以保護封裝結構300免於受損。
請參照第4圖，係依照本發明具金屬元件之封裝結構 之第二實施例的剖面圖。如圖所示，孔洞350自基板310之第一面312貫穿至第二面314。基板310之第一銲墊330位於第二面314，孔洞350貫穿第一銲墊330。固定物360設置於基板310之第一銲墊330上或孔洞350中，用以將金屬元件340固定於基板310。除此之外，第4圖之封裝結構300實質上跟第3圖之封裝結構300相類似。
為了對第3圖與第4圖所述之金屬元件340作更進一步的闡述，請參照第5A圖至第5E圖，其為第3圖與第4圖中金屬元件340的立體圖。
於第5A圖中，金屬元件340可包含一隔離部342與一支撐部344。隔離部342為一金屬板，其截面為一字形。支撐部344為至少一金屬柱，其位於隔離部342之下方。
於第5B圖中，金屬元件340可包含一隔離部342與一支撐部344。隔離部342為一金屬網，其截面為一字形。支撐部344為至少一金屬柱，其位於隔離部342之下方。
於第5C圖中，金屬元件340可包含一隔離部342與一支撐部344。隔離部342為一金屬板，其截面為ㄇ字形。支撐部344為至少一金屬柱，其位於隔離部342之下方。
於第5D圖中，金屬元件340可包含一隔離部342與一支撐部344。隔離部342為一金屬網，其截面為ㄇ字形。支撐部344為至少一金屬柱，其位於隔離部342之下方。
於第5E圖中，金屬元件340可包含一隔離部342與一支撐部344。隔離部342為一金屬蓋，其截面為ㄇ字形。支撐部344為至少一金屬柱，其位於隔離部342之下方。
由上述第一實施例與第二實施例可知，應用本發明具 有下列優點：
1.金屬元件340可隔離第一晶片320與第二晶片322所產生之訊號，並屏蔽電磁波之干擾。
2.金屬元件340可支撐第二晶片322。
3.金屬元件340可增加第一晶片320與第二晶片322之散熱效果。
4.金屬元件340插入基板310之孔洞350中，並以固定物360固定於基板310，其固定效果佳。
請參照第6圖，係依照本發明具金屬元件之封裝結構之第三實施例的剖面圖。如圖所示，封裝結構400包含一基板410、一第一晶片420、一第二晶片422、一金屬元件440與至少一固定物460。基板410具有至少一孔洞450、相對的第一面412及第二面414，孔洞450位於第一面412。第一晶片420與第二晶片422各自位於基板410上，並與基板410電性連接。
金屬元件440具有一隔離部442及至少一支撐部444，隔離部442位於第一晶片420與第二晶片422之間；支撐部444之一端連接隔離部442，而另一端設置於孔洞450中。固定物460設置於基板410，用以將金屬元件440固定於基板410。
基板410亦可具有至少一第一銲墊430。第一銲墊430位於第一面412，孔洞450貫穿第一銲墊430。基板410還可具有多個第二銲墊432，第一晶片420與第二晶片422電性連接第二銲墊432。此些第二銲墊432可位於基板410之第一面412。第一銲墊430或第二銲墊432為一引指、 一鋁墊、一連接墊、一接點、一接腳或一導線架。
基板410也可具有至少一接地端434。接地端434電性連接支撐部444。於應用上，接地端434作為訊號的參考點或接地之用。
基板410還可具有至少一金屬層452。金屬層452環繞於孔洞450之內壁，用以使固定物460附著於孔洞450而固定支撐部444。
固定物460用以固定金屬元件440，其可使用填充、印刷、加熱或各種方式進行固定。固定物460設置於基板410，如(1)第一銲墊430上；(2)孔洞450中；或(3)第一銲墊430上與孔洞450中，以將金屬元件440之隔離部442或支撐部444固定於基板410。實作上，固定物460可為一凸塊、一銲球、一金屬球、一金球、一錫球、一錫膏、一黏膠或一固定材料。
第一晶片420與第二晶片422之排列方式為並排(side-by-side)形式。第一晶片420的數目可為一個或多個。在本實施例中，第一晶片420可以多個銲線424電性連接基板410之第二銲墊432，然此不限制本發明，在其它實施例中，如第7圖之第一晶片420可以多個銲球426電性連接基板410之第二銲墊432，或以各種方式作電性連接。
第二晶片422的數目亦可為一個或多個。在本實施例中，第二晶片422可以多個銲線424電性連接基板410之第二銲墊432，然此並不限制本發明。在其它實施例中，第二晶片422亦可以多個銲球426電性連接基板410之第二銲墊432，或是以各種方式作電性連接。
實務上，第一晶片420或第二晶片422可為一記憶體、一基頻晶片、一射頻晶片、一高頻晶片、一數位積體電路、一數位訊號處理器或任何種類的晶片。
金屬元件440設於第一晶片420與第二晶片422之間，其隔離部442及支撐部444可為一體成形或互相組合而成。
於功能上，隔離部442可作為訊號隔離、電磁屏蔽或散熱之用。在結構上，隔離部442可為一金屬板、一金屬網、一金屬片或一散熱片。隔離部442之截面為1字形，用以隔離第一晶片420與第二晶片422所產生之訊號，避免訊號相互干擾、影響外界或受外界所影響。若第一晶片420與第二晶片422之一為基頻、射頻或高頻之類的晶片，則隔離部442可隔離晶片所發射之電磁波。
支撐部444可為一金屬柱或一支撐柱。支撐部444之上端連接隔離部442，而其下端設置於基板410之孔洞450中，用以支撐隔離部442。支撐部444可與接地端434電性連接，使金屬元件440產生良好的隔離及散熱效果，讓第一晶片420與第二晶片422不會相互干擾及溫度過熱。
封裝結構400還可包含一封膠470。封膠470至少覆蓋第一晶片420、金屬元件440、第二晶片422及基板410等元件，用以保護封裝結構400免於受損。
請參照第7圖，係依照本發明具金屬元件之封裝結構之第四實施例的剖面圖。如圖所示，孔洞450自基板410之第一面412貫穿至第二面414。基板410之第一銲墊430位於第二面414，孔洞450貫穿第一銲墊430。固定物460 設置於第一銲墊430上或孔洞450中，用以將金屬元件440固定於基板410。除此之外，第7圖之封裝結構400實質上跟與第6圖之封裝結構400相類似。
為了對第6圖與第7圖中所述之金屬元件440作更進一步的闡述，請參照第8A圖與第8B圖，其為第6圖與第7圖中金屬元件440的立體圖。
於第8A圖中，金屬元件440可包含一隔離部442與一支撐部444。隔離部442為一金屬板，其截面為1字形。支撐部444為至少一金屬柱，其位於隔離部442之下方。
於第8B圖，金屬元件440可包含隔離部442與支撐部444。隔離部442為一金屬網，其截面為1字形。支撐部444為至少一金屬柱，其位於隔離部442之下方。
由上述第三實施例與第四實施例可知，應用本發明具有下列優點：
1.金屬元件440可隔離第一晶片420與第二晶片422所產生之訊號，並屏蔽電磁波之干擾。
2.金屬元件440可增加第一晶片420與第二晶片422之散熱效果。
3.金屬元件440插入基板410之孔洞450中，並以固定物460固定於基板410，其固定效果佳。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧封裝結構
110‧‧‧基板
120‧‧‧晶片
130、132‧‧‧銲墊
140‧‧‧銲線
150‧‧‧封膠
200‧‧‧封裝結構
210‧‧‧基板
344‧‧‧支撐部
346‧‧‧上表面
350‧‧‧孔洞
352‧‧‧金屬層
360‧‧‧固定物
370‧‧‧黏合層
380‧‧‧封膠
400‧‧‧封裝結構
220‧‧‧晶片
230、232‧‧‧銲墊
240‧‧‧錫球
250‧‧‧封膠
300‧‧‧封裝結構
310‧‧‧基板
312‧‧‧第一面
314‧‧‧第二面
320‧‧‧第一晶片
322‧‧‧第二晶片
324、326‧‧‧銲線
328‧‧‧銲球
330‧‧‧第一銲墊
332‧‧‧第二銲墊
334‧‧‧接地端
340‧‧‧金屬元件
342‧‧‧隔離部
410‧‧‧基板
412‧‧‧第一面
414‧‧‧第二面
420‧‧‧第一晶片
422‧‧‧第二晶片
424‧‧‧銲線
426‧‧‧銲球
430‧‧‧第一銲墊
432‧‧‧第二銲墊
434‧‧‧接地端
440‧‧‧金屬元件
442‧‧‧隔離部
444‧‧‧支撐部
450‧‧‧孔洞
452‧‧‧金屬層
460‧‧‧固定物
470‧‧‧封膠
第1圖 係習知技術中一種打線式封裝結構的剖面圖。
第2圖 係習知技術中一種覆晶式封裝結構的剖面圖。
第3圖 係依照本發明具金屬元件之封裝結構之第一實施例的剖面圖。
第4圖 係依照本發明具金屬元件之封裝結構之第二實施例的剖面圖。
第5A圖至第5E圖係第3圖與第4圖中金屬元件的立體圖。
第6圖 係依照本發明具金屬元件之封裝結構之第三實施例的剖面圖。
第7圖 係依照本發明具金屬元件之封裝結構之第四實施例的剖面圖。
第8A圖與第8B圖係第6圖與第7圖中金屬元件的立體圖。
300．．．封裝結構
310．．．基板
312．．．第一面
314．．．第二面
320．．．第一晶片
322．．．第二晶片
324、326．．．銲線
330．．．第一銲墊
332．．．第二銲墊
334．．．接地端
340．．．金屬元件
342．．．隔離部
344．．．支撐部
346．．．上表面
350．．．孔洞
352．．．金屬層
360．．．固定物
370．．．黏合層
380．．．封膠

Claims (19)

  1. 一種具金屬元件之封裝結構，其包含：一基板，具有一第一面及至少一孔洞，該孔洞位於該第一面；一第一晶片，位於該基板上，並與該基板電性連接；一金屬元件，具有一隔離部及至少一支撐部，該隔離部位於該第一晶片之上方，並覆蓋第一晶片，該支撐部之一端連接該隔離部，而另一端設置於該孔洞中；至少一固定物，設置於該基板，用以將該金屬元件固定於該基板；以及一第二晶片，位於該隔離部上，並與該基板電性連接，其中該隔離部位於該第一晶片與該第二晶片之間。
  2. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該基板更具有至少一第一銲墊，該第一銲墊位於該第一面，該孔洞貫穿該第一銲墊。
  3. 如申請專利範圍第2項所述之具金屬元件之封裝結構，其中該固定物設置於該第一銲墊上或該孔洞中，用以將該隔離部或該支撐部固定於該基板。
  4. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該基板更具有一第二面，該第二面相對於該第一面，該孔洞自該第一面貫穿至該第二面。
  5. 如申請專利範圍第4項所述之具金屬元件之封裝結構，其中該基板更具有至少一第一銲墊，該第一銲墊位於該第二面，該孔洞貫穿該第一銲墊。
  6. 如申請專利範圍第5項所述之具金屬元件之封裝結 構，其中該固定物設置於該第一銲墊上或該孔洞中，用以將該支撐部固定於該基板。
  7. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該固定物為一凸塊、一銲球、一金屬球、一金球、一錫球、一錫膏、一黏膠或一固定材料。
  8. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該隔離部之截面為一字形或ㄇ字形。
  9. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該隔離部為一金屬板、一金屬網、一金屬片、一金屬蓋、一金屬遮罩、一散熱片或一金屬載板。
  10. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該隔離部作為訊號隔離、電磁屏蔽、散熱或承載之用。
  11. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該支撐部為一金屬柱或一支撐柱。
  12. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該隔離部與該支撐部為一體成型或互相組合而成。
  13. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該第一晶片或該第二晶片為一記憶體、一基頻晶片、一射頻晶片、一高頻晶片、一數位積體電路或一數位訊號處理器。
  14. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該基板更具有複數個第二銲墊，該第二晶片透過複數個銲線電性連接該些第二銲墊。
  15. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該基板更具有至少一接地端，該接地端電性連接該支撐部。
  16. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該基板更具有至少一金屬層，該金屬層環繞於該孔洞之內壁，用以使該固定物附著於該孔洞而固定該支撐部。
  17. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該封裝結構更包含一黏合層，該黏合層位於該隔離部與該第二晶片之間，用以黏合該隔離部與該第二晶片。
  18. 如申請專利範圍第17項所述之具金屬元件之封裝結構，其中該黏合層為一散熱膠、一導熱膠、一黏膠、一彈性膠、一固態膠、一液態膠、一果凍膠、一單面膠、一雙面膠或一黏著性材料。
  19. 如申請專利範圍第1項所述之具金屬元件之封裝結構，其中該封裝結構更包含一封膠，該封膠至少覆蓋該第一晶片、該金屬元件、該第二晶片及該基板。
TW098107188A 2009-03-05 2009-03-05 具金屬元件之封裝結構 TWI449149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098107188A TWI449149B (zh) 2009-03-05 2009-03-05 具金屬元件之封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098107188A TWI449149B (zh) 2009-03-05 2009-03-05 具金屬元件之封裝結構

Publications (2)

Publication Number Publication Date
TW201034160A TW201034160A (en) 2010-09-16
TWI449149B true TWI449149B (zh) 2014-08-11

Family

ID=44855424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107188A TWI449149B (zh) 2009-03-05 2009-03-05 具金屬元件之封裝結構

Country Status (1)

Country Link
TW (1) TWI449149B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086741A1 (en) 2011-12-16 2013-06-20 Sandisk Semiconductor (Shanghai) Co., Ltd. Emi shielding and thermal dissipation for semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package

Also Published As

Publication number Publication date
TW201034160A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US7126218B1 (en) Embedded heat spreader ball grid array
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP4437919B2 (ja) 電子部品パッケージ用ｅｍｉ遮蔽
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
JP5081578B2 (ja) 樹脂封止型半導体装置
US7361986B2 (en) Heat stud for stacked chip package
US20060249852A1 (en) Flip-chip semiconductor device
US9842811B1 (en) Heat-dissipating semiconductor package for lessening package warpage
TWI551198B (zh) 具散熱功能之印刷電路板結構
US8304887B2 (en) Module package with embedded substrate and leadframe
US20060091517A1 (en) Stacked semiconductor multi-chip package
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6166435A (en) Flip-chip ball grid array package with a heat slug
JP2006060186A (ja) パッケージ構造
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
US7763959B2 (en) Heat slug for package structure
JP2007281201A (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI449149B (zh) 具金屬元件之封裝結構
TWI388041B (zh) 具散熱結構之半導體封裝件
TW201330220A (zh) 具凹槽之封裝結構及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees