CN201490189U - 具有静电防护功能的芯片结构 - Google Patents

具有静电防护功能的芯片结构 Download PDF

Info

Publication number
CN201490189U
CN201490189U CN 200920160856 CN200920160856U CN201490189U CN 201490189 U CN201490189 U CN 201490189U CN 200920160856 CN200920160856 CN 200920160856 CN 200920160856 U CN200920160856 U CN 200920160856U CN 201490189 U CN201490189 U CN 201490189U
Authority
CN
China
Prior art keywords
chip
pedestal
cutting
lead foot
protection function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200920160856
Other languages
English (en)
Inventor
庄铭维
张全汪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kinpo Electronics Inc
Original Assignee
Kinpo Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinpo Electronics Inc filed Critical Kinpo Electronics Inc
Priority to CN 200920160856 priority Critical patent/CN201490189U/zh
Application granted granted Critical
Publication of CN201490189U publication Critical patent/CN201490189U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本实用新型公开了一种具有静电防护功能的芯片结构，其包含：一基座，该基座上设有多个第一尖端结构，且该基座是一接地准位；一设于该基座上的芯片，其以打线方式连接于导线脚架；一个包覆该基座与该芯片的封装结构；以及多个导线脚架，每一该导线脚架包括一位于该封装结构的外侧的第一端部以及一由该第一端部延伸至该封装结构内部的第二端部，且该第二端部上设有对应地邻近于该第一尖端结构的第二尖端结构，两者之间可产生静电放电的效果。

Description

具有静电防护功能的芯片结构
技术领域
本实用新型涉及一种具有静电防护功能的芯片结构，特指一种通过尖端放电以消散静电电荷的具有静电防护功能的芯片结构。
背景技术
静电的产生是无所不在的，尤其更是会危害电子零件的灵敏度，当静电产生时，因为电子元件本身就是用来传递电子讯号，相对于人体是一个良导体，因此静电荷会迅速的被导引至电子元件。目前对静电放电最为敏感的元件是以金属氧化半导体为主的集成电路。举例来说，计算机中的互补性氧化金属半导体芯片能够承受静电冲击电压为200伏特，动态随机存取内存(DRAM)、可消除可程序只读存储器芯片约为300伏特，双极性晶体管芯片约为1000伏特。又例如，薄膜晶体管(TFT)元件及驱动电路芯片(driveIC)等等微电子元件易在制造或组装时受到静电放电的破坏，造成功能上的损伤。
有鉴于电子模块当遇到瞬间突波静电电荷时，易造成元件或导电线路的烧毁，进而影响其模块功能，因此在整体模块设计上需整合外部的静电防护装置，而一般设计需加入静电防护电路或元件，造成电子模块的体积增加，而使成本提高。
本实用新型人有鉴于上述常用的结构装置于实际使用时的缺失，且积累个人从事相关产业开发实务上多年的经验，精心研究，终于提出一种设计合理且有效改善现有技术存在问题的结构。
实用新型内容
本实用新型的目的，旨在提供一种具有静电防护功能的芯片结构，该芯片结构具有相邻近的尖端结构，使其产生尖端放电的作用，以增加芯片结构的静电防护能力。
为了达到上述目的，本实用新型的技术解决方案是：
提供一种具有静电防护功能的芯片结构，其包含；一基座，该基座上设有多个第一尖端结构，且该基座是一接地准位；一设于该基座上的芯片，其以打线方式连接于导线脚架；一个包覆该基座与该芯片的封装结构；以及多个导线脚架，每一该导线脚架是包括一位于该封装结构的外侧的第一端部以及一由该第一端部延伸至该封装结构内部的第二端部，且该第二端部上设有对应地邻近于该第一尖端结构的第二尖端结构，两者间可产生静电放电的效果，以消除静电电荷。
更提出另一态样的一种具有静电防护功能的芯片结构，其包含；一接地基座，该接地基座上设有多个第一尖端结构；一设于该接地基座上的绝缘层；一设于该绝缘层上的基座；一设于该基座上的芯片；一个包覆该接地基座、该绝缘层、该基座与该芯片的封装结构；以及多个导线脚架，每一该导线脚架是包括一位于该封装结构的外侧的第一端部以及一由该第一端部延伸至该封装结构内部的第二端部，且该第二端部上设有对应地邻近于该第一尖端结构的第二尖端结构，而该第一尖端结构与该第二尖端结构间同样可产生静电放电的效果。
本实用新型的优点在于：
如本实用新型的构造，当静电产生时，该静电荷可被导引至该第一尖端结构与该第二尖端结构上，并在其尖端部分产生放电效应，而将静电荷引致接地端，以避免静电进入内部电路而造成芯片或电子线路的损伤。
附图说明
图1是本实用新型的具有静电防护功能的芯片结构的第一实施例示意图；
图2是本实用新型的具有静电防护功能的芯片结构的第二实施例示意图；
图3是本实用新型的具有静电防护功能的芯片结构的第三实施例示意图。
主要元件符号说明
1芯片结构          11基座
111第一尖端结构    12芯片
13封装结构         14导线脚架
140第二尖端结构    141第一端部
142第二端部        15打线
16电路板           17绝缘层
18接地基座
具体实施方式
为使能更进一步了解本实用新型的特征及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本实用新型加以限制。
首先，请参阅图1至图3，本实用新型提出一种具有静电防护功能的芯片结构1，其包含；一基座11、芯片(die)12、一封装结构13以及多个导线脚架(lead frame)14。该芯片结构1具有尖端放电的功能，将静电以尖端放电的方式加以释放，以避免静电入侵芯片12或内部电路而造成元件伤害。而本实用新型主要是利用设置于该基座11的第一尖端结构111的尖部构造与设置于每一该导线脚架14上的第二尖端结构140的尖部构造，产生上述的尖端放电的功效。尖端放电是指在金属表面积缩小、曲率半径缩小时，易聚集电离子，使其成为高电荷能量汇集区，一旦邻近金属或电离子靠近时，则易与能量高的电荷区产生电位差而释放电离子(即所谓放电)，而达到电荷平衡，将此原理运用在本实用新型的芯片结构上，用以疏导、消散静电(ESD)突波电荷所造成的芯片、元件或导电线路的损伤，进而强化电子模块的抗静电能力。
请复参考图1，其为本实用新型的第一实施例，其中该芯片12是设置于该基座11上，而该封装结构13则包覆该基座11与该芯片12，该封装结构13可用环氧树脂(epoxy)等封装材料加以制作；另外，该些导线脚架14是排列分布于该封装结构13的旁侧，而该些导线脚架14的排列态样可根据各种不同的应用加以调整，例如双边引脚的SOP形式(Small OutlinePackage)、四边引脚的四边平面构装形式(Quad Flat Pack，QFP)等等。而每一该导线脚架14包括一位于该封装结构13的外侧的第一端部141以及一由该第一端部141延伸至该封装结构13内部的第二端部142，而该芯片12则是经由打线15与导线脚架14的第二端部142进行电性连接，且该些导线脚架14的第一端部141则连接于一电路板16上的电子线路(图未示)，以达成电路的功能。
再者，为了达成上述的尖端放电，该基座11上设有多个第一尖端结构111，且该基座11是形成为一接地准位，而基座11的接地可利用以下方式达成，首先在该电路板16上设有一接地端(图未示)，而将该些导线脚架14的其中之一焊接于该接地端，再将基座11以导线等方式导接于连接该接地端的该导线脚架14。另一方面，该芯片12则是经由打线15与未连接于该接地端的导线脚架14进行电性连接。
另外，该些导线脚架14均设有一第二尖端结构140，该第二尖端结构140则邻近于该第一尖端结构111，使得每一该第一尖端结构111的尖部与其所对应的该第二尖端结构140的尖部之间的预定距离可产生尖端放电的效应。举例来说，当静电由导线脚架14的第一端部141入侵芯片结构1，该静电荷可于对应的第一尖端结构111与第二尖端结构140产生的尖端放电，借以释放静电，进而保护内部芯片12与电子线路。而在本具体实施例中，该第一尖端结构111的尖部与其所对应的该第二尖端结构140的尖部之间的预定距离是3至5密尔(mil)，最佳为4密尔(mil)，但不以上述为限。
请参考图2，其为本实用新型的第二实施例，其与第一实施例不同之处在于，该基座11在功能上是不可接地的实施态样。因此，在本具体实施例中，芯片结构1包含；一基座11、芯片(di e)12、一封装结构13、多个导线脚架(lead frame)14、一绝缘层17以及一接地基座18。其中，该芯片12同样设置在该基座11，而该基座11与该芯片12则进一步设置于该接地基座18上，借此，该接地基座18则取代第一实施例中的基座11的接地功能，换言之，该接地基座18是以导线连接等方式导接于连接该电路板16的接地端的导线脚架14，以产生接地的效果。另一方面，为了避免该基座11与该接地基座18的电性接触，两者之间则设有一绝缘层17，通过绝缘层17将基座11与接地基座18的电性特性加以隔绝。
另一方面，该接地基座18上则设有多个第一尖端结构111，而该导线脚架14的第二端部142设有第二尖端结构140，利用第一尖端结构111与第二尖端结构140的静电放电效果，以达成静电防护的功能。换言之，如第一实施例所述，每一该第一尖端结构111的尖部与其所对应的该第二尖端结构140的尖部之间的预定距离是可产生尖端放电的效应，该预定距离同样是介于3至5密尔(mil)之间，最佳为4密尔(mil)。
同于第一实施例，该些导线脚架14的第一端部141则连接于电路板16上的电子线路，而该芯片12则是经由打线15与导线脚架14(未连接于该接地端的导线脚架14)的第二端部142进行电性连接，借以达成电路的功能。而该封装结构13则包覆该基座11、该芯片12、导线脚架14的第二端部142、绝缘层17以及一接地基座18，借以达成封装、保护的功效。
请参考图3，其为本实用新型的第三实施例，其中与第二实施例的差异在于，该接地基座18的一部份是裸露于该封装结构13之外，借此使该接地基座18直接以焊接等方法连接于电路板16的接地端，换言之，在本具体实施例中，该接地基座18的下半部是裸露于该封装结构13之外，可使接地基座18直接接触于电路板16的接地端，而省略了以导线脚架14的其中之一连接于电路板16的接地端，再以导线连接接地基座18与该导线脚架14的结构。
综上所述，本实用新型在一具体实施例中是利用基座11形成接地准位，并在该基座11上设有第一尖端结构111，而每一该导线脚架14上的第二尖端结构140则对应该第一尖端结构111，该两两相对的第一尖端结构111与第二尖端结构140之间可生成尖端放电的效应，因此，当静电产生时，上述的尖端放电可释放静电，以达成保护芯片12以及内部电路的功效。
在另一实施例中，该基座11与芯片12更设置于一接地基座18上，且接地基座18与基座11之间具有一绝缘层17，则同样通过接地基座18所形成的接地准位，以使接地基座18上的第一尖端结构111与该导线脚架14上的第二尖端结构140因尖端的电场集中而产生尖端放电的效应，进而达到静电防护的功效。而该接地基座18可以利用间接或直接的方式达成接地的效果，例如利用导线脚架14间接接地，或是将接地基座18的一部份裸露于封装结构13之外，而直接焊接于电路板16的接地端。
因此，通过邻近的第一尖端结构111与第二尖端结构140所产生的尖端放电，可以释放静电，将静电电荷消散，以有效地保护芯片12以及内部电路。
以上所述仅为本实用新型的较佳可行实施例，非因此局限本实用新型的专利保护范围，故，凡运用本实用新型说明书及附图内容所为的等效技术变化，均包含于本实用新型的权利要求书的保护范围内。

Claims (12)

1.一种具有静电防护功能的芯片结构，其特征在于，包含：
一基座，该基座上设有多个第一尖端结构；
一设于该基座上的芯片；
一个包覆该基座与该芯片的封装结构；以及
多个导线脚架，每一该导线脚架包括一位于该封装结构的外侧的第一端部以及一由该第一端部延伸至该封装结构内部的第二端部，且该第二端部上设有对应地邻近于该第一尖端结构的第二尖端结构，
其中每一该导线脚架的该第一端部连接于一电路板，该基座连接于该电路板上的接地端。
2.如权利要求1所述的具有静电防护功能的芯片结构，其特征在于：该些导线脚架的其中之一连接于该电路板上的接地端，且该基座接触于连接该接地端的该导线脚架。
3.如权利要求2所述的具有静电防护功能的芯片结构，其特征在于：该芯片以打线方式连接于不接地的该些导线脚架。
4.如权利要求1或2所述的具有静电防护功能的芯片结构，其特征在于：每一该第一尖端结构的尖部与其所对应的该第二尖端结构的尖部之间的预定距离可产生尖端放电。
5.如权利要求4所述的具有静电防护功能的芯片结构，其特征在于：该预定距离为3至5密尔(mil)。
6.一种具有静电防护功能的芯片结构，其特征在于，包含：
一接地基座，该接地基座上设有多个第一尖端结构；
一设于该接地基座上的绝缘层；
一设于该绝缘层上的基座；
一设于该基座上的芯片；
一个包覆该接地基座、该绝缘层、该基座与该芯片的封装结构；以及
多个导线脚架，每一该导线脚架包括一位于该封装结构的外侧的第一端部以及一由该第一端部延伸至该封装结构内部的第二端部，且该第二端部上设有对应地邻近于该第一尖端结构的第二尖端结构，
其中每一该导线脚架的该第一端部连接于一电路板，该基座连接于该电路板上的接地端。
7.如权利要求6所述的具有静电防护功能的芯片结构，其特征在于：该些导线脚架的其中之一连接于该电路板上的接地端，且该接地基座接触于连接该接地端的该导线脚架。
8.如权利要求7所述的具有静电防护功能的芯片结构，其特征在于：该芯片以打线方式连接于不接地的该些导线脚架。
9.如权利要求6所述的具有静电防护功能的芯片结构，其特征在于：该接地基座的一部份裸露于该封装结构，且该接地基座的裸露部分直接连接于该电路板上的接地端。
10.如权利要求9所述的具有静电防护功能的芯片结构，其特征在于：该芯片以打线方式连接于该些导线脚架。
11.如权利要求8或10所述的具有静电防护功能的芯片结构，其特征在于：每一该第一尖端结构的尖部与其所对应的该第二尖端结构的尖部的预定距离可产生尖端放电。
12.如权利要求11所述的具有静电防护功能的芯片结构，其特征在于：该预定距离为3至5密尔。
CN 200920160856 2009-06-25 2009-06-25 具有静电防护功能的芯片结构 Expired - Fee Related CN201490189U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200920160856 CN201490189U (zh) 2009-06-25 2009-06-25 具有静电防护功能的芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200920160856 CN201490189U (zh) 2009-06-25 2009-06-25 具有静电防护功能的芯片结构

Publications (1)

Publication Number Publication Date
CN201490189U true CN201490189U (zh) 2010-05-26

Family

ID=42429056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200920160856 Expired - Fee Related CN201490189U (zh) 2009-06-25 2009-06-25 具有静电防护功能的芯片结构

Country Status (1)

Country Link
CN (1) CN201490189U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257792A (zh) * 2020-02-13 2021-08-13 南亚科技股份有限公司 具静电放电防护的金属芯片的ic封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257792A (zh) * 2020-02-13 2021-08-13 南亚科技股份有限公司 具静电放电防护的金属芯片的ic封装结构

Similar Documents

Publication Publication Date Title
US7372169B2 (en) Arrangement of conductive pads on grid array package and on circuit board
TWI464851B (zh) 包含嵌入式倒裝晶片之半導體晶粒封裝體
US6448639B1 (en) Substrate having specific pad distribution
US9412708B2 (en) Enhanced ESD protection of integrated circuit in 3DIC package
JP2010199286A (ja) 半導体装置
CN102859686A (zh) 用于在芯片级封装占用面积内将宽总线存储器及串行存储器附接到处理器的方法
KR101004684B1 (ko) 적층형 반도체 패키지
KR20180044987A (ko) 정전기 방전(esd) 보호를 포함하는 집적 회로(ic) 패키지
CN103517550B (zh) 印刷电路板和印刷布线板
CN103117263A (zh) 一种集成电路封装
CN102446870A (zh) 具有静电放电及防电磁波干扰的封装件
KR20020020632A (ko) 반도체집적회로장치
US20130292165A1 (en) Circuit board
CN201490189U (zh) 具有静电防护功能的芯片结构
KR101852989B1 (ko) 반도체 패키지 장치
JP5475217B2 (ja) 半導体パッケージ
US7196406B2 (en) ESD protection apparatus for an electrical device
CN105489578A (zh) 叠层芯片封装结构
JP2002359316A5 (zh)
JP2020088139A5 (zh)
CN210837744U (zh) 一种sod系列大功率超低容值静电防护芯片封装结构
CN208014692U (zh) 芯片封装体及电子总成
US20040056339A1 (en) Semiconductor component with ESD protection
JP2002353396A (ja) 半導体集積回路装置
CN206931585U (zh) 一种功率集成器件及电源装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20170625