JP3356119B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3356119B2 JP3356119B2 JP17124899A JP17124899A JP3356119B2 JP 3356119 B2 JP3356119 B2 JP 3356119B2 JP 17124899 A JP17124899 A JP 17124899A JP 17124899 A JP17124899 A JP 17124899A JP 3356119 B2 JP3356119 B2 JP 3356119B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor device
- protection element
- hole
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Description
【０００１】
【発明の属する技術分野】本発明は、テープキャリアパ
ッケージ内に保護素子を備える半導体装置及びその製造
方法に関する。
ッケージ内に保護素子を備える半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】半導体素子は、外来の過電圧や電気ノイ
ズ等の電気雑音に対し破壊しやすいという欠点がある。
この外来の電気雑音から半導体素子を保護するために、
半導体素子内にショトキーダイオードやコンデンサ等の
保護素子（受動素子）を設けることが行われている。図
５は、従来の半導体装置用テープキャリアパッケージを
示す断面図である。可とう性テープ５６には入力リード
５１と出力リード５２が形成されており、入力リード５
１と出力リード５２の先端に半導体素子５３のバンプ５
４を融着することにより半導体素子５３を固定し、樹脂
５８により封着している。半導体素子５３内には、外来
の電気雑音から半導体素子を保護するための保護素子５
５が作り込まれている。しかるに、近年、半導体素子の
集積度を上げるとともに素子面積を縮小することが重要
な要素になってきているが、半導体素子内に作り込まれ
た保護素子は、一定の領域を占有するので、半導体素子
の集積度を上げかつ素子面積を縮小することに対する妨
げとなっている。
ズ等の電気雑音に対し破壊しやすいという欠点がある。
この外来の電気雑音から半導体素子を保護するために、
半導体素子内にショトキーダイオードやコンデンサ等の
保護素子（受動素子）を設けることが行われている。図
５は、従来の半導体装置用テープキャリアパッケージを
示す断面図である。可とう性テープ５６には入力リード
５１と出力リード５２が形成されており、入力リード５
１と出力リード５２の先端に半導体素子５３のバンプ５
４を融着することにより半導体素子５３を固定し、樹脂
５８により封着している。半導体素子５３内には、外来
の電気雑音から半導体素子を保護するための保護素子５
５が作り込まれている。しかるに、近年、半導体素子の
集積度を上げるとともに素子面積を縮小することが重要
な要素になってきているが、半導体素子内に作り込まれ
た保護素子は、一定の領域を占有するので、半導体素子
の集積度を上げかつ素子面積を縮小することに対する妨
げとなっている。
【０００３】この問題を解決するため従来、特開昭５６
−１３１９５１号公報には、サージ電圧保護素子を有す
るＱＦＰ構造が開示されている。すなわち、図６に示す
ように、電気的導入線となる接地用リード６４と他のリ
ード６３との間にサージ電圧保護素子６８を介在させて
いる。周囲はセラミック６１と金属板６６あるいはプラ
スチック樹脂により密封されている。半導体素子６２は
金属配線６５によりリード６３，６４と接続されてい
る。サージ電圧保護素子６８は、リード６４と接続され
他のリード６３の近傍まで伸延された金属層６７とリー
ド６３の間に設置している。
−１３１９５１号公報には、サージ電圧保護素子を有す
るＱＦＰ構造が開示されている。すなわち、図６に示す
ように、電気的導入線となる接地用リード６４と他のリ
ード６３との間にサージ電圧保護素子６８を介在させて
いる。周囲はセラミック６１と金属板６６あるいはプラ
スチック樹脂により密封されている。半導体素子６２は
金属配線６５によりリード６３，６４と接続されてい
る。サージ電圧保護素子６８は、リード６４と接続され
他のリード６３の近傍まで伸延された金属層６７とリー
ド６３の間に設置している。
【０００４】従来の他の構造として図７に示すものが知
られている。図７に示すように、プリント基板７１とガ
ラス基板７２との間をテープキャリアパッケージ７３に
よって接続している。テープキャリアパッケージ７３内
には半導体素子７４が固定されており、この半導体素子
７４を保護するための保護素子７５がプリント基板７１
上に設けられている。
られている。図７に示すように、プリント基板７１とガ
ラス基板７２との間をテープキャリアパッケージ７３に
よって接続している。テープキャリアパッケージ７３内
には半導体素子７４が固定されており、この半導体素子
７４を保護するための保護素子７５がプリント基板７１
上に設けられている。
【０００５】
【発明が解決しようとする課題】上記従来の特開昭５６
―１３１９５１号公報に開示された構造では、従来半導
体素子内に形成されていた保護素子をパッケージ内に形
成しているので、素子の集積度を上げるとともに素子面
積を縮小するということに関して一応の効果を奏してい
る。しかしながら、この従来構造ではパッケージ内に保
護素子を形成しているため、新たにパッケージの体積を
多少大きくしているという問題をもたらしている。ま
た、従来のプリント基板上に保護素子を実装する方法で
は、セットとしての実装面積が増大し部品数も増えると
いう欠点がある。
―１３１９５１号公報に開示された構造では、従来半導
体素子内に形成されていた保護素子をパッケージ内に形
成しているので、素子の集積度を上げるとともに素子面
積を縮小するということに関して一応の効果を奏してい
る。しかしながら、この従来構造ではパッケージ内に保
護素子を形成しているため、新たにパッケージの体積を
多少大きくしているという問題をもたらしている。ま
た、従来のプリント基板上に保護素子を実装する方法で
は、セットとしての実装面積が増大し部品数も増えると
いう欠点がある。
【０００６】本発明の目的は、半導体素子内に保護素子
を設ける必要がなく、素子面積を縮小することができる
と同時に、個々に外部基板に実装していた保護素子を実
装する必要がなく、セットとしての実装面積の縮小化お
よび部品数の低減を図り得る半導体装置およびその製造
方法を提供することである。
を設ける必要がなく、素子面積を縮小することができる
と同時に、個々に外部基板に実装していた保護素子を実
装する必要がなく、セットとしての実装面積の縮小化お
よび部品数の低減を図り得る半導体装置およびその製造
方法を提供することである。
【０００７】
【課題を解決するための手段】本発明は、半導体素子を
キャリアテープの入力リードと出力リードの先端に半導
体素子のバンプを融着して固定し、樹脂で封着したキャ
リアテープパッケージを用いた半導体装置において、半
導体素子を電気的雑音から保護するための保護素子をキ
ャリアテープ内に埋め込んで設置したことを特徴とす
る。保護素子は、入力リードの展開部のテープ内に埋め
込んで設置している。すなわち、キャリアテープ表面の
入力リードとテープ裏面のグランドライン及び電源ライ
ンの間にスルーホールを形成し、このスルーホール内に
保護素子を配設し、入力リードおよびグランド・電源ラ
インと電気的に接続したことを特徴とする。保護素子と
しては、ショットキーダイオードやコンデンサなどを用
いる。
キャリアテープの入力リードと出力リードの先端に半導
体素子のバンプを融着して固定し、樹脂で封着したキャ
リアテープパッケージを用いた半導体装置において、半
導体素子を電気的雑音から保護するための保護素子をキ
ャリアテープ内に埋め込んで設置したことを特徴とす
る。保護素子は、入力リードの展開部のテープ内に埋め
込んで設置している。すなわち、キャリアテープ表面の
入力リードとテープ裏面のグランドライン及び電源ライ
ンの間にスルーホールを形成し、このスルーホール内に
保護素子を配設し、入力リードおよびグランド・電源ラ
インと電気的に接続したことを特徴とする。保護素子と
しては、ショットキーダイオードやコンデンサなどを用
いる。
【０００８】また、本発明によれば、可とう性テープに
半導体素子を埋め込む穴と保護素子を埋め込むスルーホ
ールを設ける工程と、可とう性テープの両面に金属薄膜
を設けてパターン化し、テープの表面側には入力リード
と出力リードを形成し、テープの裏面側にはグランドラ
インと電源ラインを形成する工程と、前記埋め込み穴に
半導体素子を挿入し入力リードおよび出力リードに接続
して固定する工程と、前記スルーホールに保護素子を埋
設し入力リードとグランド・電源ラインとに接続する工
程と、樹脂で封着する工程とを有する半導体装置の製造
方法が得られる。
半導体素子を埋め込む穴と保護素子を埋め込むスルーホ
ールを設ける工程と、可とう性テープの両面に金属薄膜
を設けてパターン化し、テープの表面側には入力リード
と出力リードを形成し、テープの裏面側にはグランドラ
インと電源ラインを形成する工程と、前記埋め込み穴に
半導体素子を挿入し入力リードおよび出力リードに接続
して固定する工程と、前記スルーホールに保護素子を埋
設し入力リードとグランド・電源ラインとに接続する工
程と、樹脂で封着する工程とを有する半導体装置の製造
方法が得られる。
【０００９】
【発明の実施の形態】次に図面を参照して本発明の実施
の形態を説明する。図1（ａ）は本発明の第１の実施の
形態のテープキャリアパッケージを用いた半導体装置を
示す平面図であり、図１（ｂ）はその裏面図である。図
1を参照すると、通常テープキャリアパッケージの表面
には入力リード１、出力リード２が形成されており、そ
れぞれのリードの先には選別用のテストパッド４が設け
られている。ここで図1に示されているように、各リー
ドは、半導体素子５とパッド４の間で 1度展開されてい
る。しかしテープキャリアパッケージ上でこの展開部３
はリードが引き出されているだけであり無駄な領域であ
る。本実施の形態では、入力リード部側のこのリード展
開部のテープ内に保護素子であるショットキーダイオー
ドを埋設している。テープの裏面には、図１（ｂ）に示
すようにグランドライン７および電源ライン８が形成さ
れている。
の形態を説明する。図1（ａ）は本発明の第１の実施の
形態のテープキャリアパッケージを用いた半導体装置を
示す平面図であり、図１（ｂ）はその裏面図である。図
1を参照すると、通常テープキャリアパッケージの表面
には入力リード１、出力リード２が形成されており、そ
れぞれのリードの先には選別用のテストパッド４が設け
られている。ここで図1に示されているように、各リー
ドは、半導体素子５とパッド４の間で 1度展開されてい
る。しかしテープキャリアパッケージ上でこの展開部３
はリードが引き出されているだけであり無駄な領域であ
る。本実施の形態では、入力リード部側のこのリード展
開部のテープ内に保護素子であるショットキーダイオー
ドを埋設している。テープの裏面には、図１（ｂ）に示
すようにグランドライン７および電源ライン８が形成さ
れている。
【００１０】図２は図1のＡ−Ａ線に沿った拡大断面図
である。可とう性テープ９の表面に設けられた入力リー
ド１と出力リード２の先端とテープの埋め込み穴に挿入
された半導体素子５のバンプ１０とを融着し半導体素子
5が固定されている。入力リード１の展開部３にスルー
ホールを設け、そこに保護素子６を埋設している。全体
は樹脂１１で封着されている。すなわち、テープキャリ
アパッケージ表面の入力リード１と図１（ｂ）に示すよ
うにテープキャリアパッケージ裏面に形成したグランド
・電源ライン７，８の間にスルーホールを設け、そこに
保護素子６を埋設させる。、展開部３の部分を拡大した
斜視図である図３に示すように、テープ9の表面の入力
リード１とテープ裏面のグランドライン 7及び電源ライ
ン8の間にスルーホールを設け、そこに保護素子6を埋設
する。この保護素子６をまずテープ裏面に形成したグラ
ンドライン７、電源ライン８とレーザーアニールするこ
とにより接続させる。次にテープ表面に形成した入力リ
ード１と再度レーザーアニールすることにより接続させ
る。なお、図３では入力リード１がスルーホールに埋設
した保護素子の真上に設けられているが、入力リード１
がスルーホールに隣接して設けられている場合には、入
力リード１と保護素子６とを金線等を用いて電気的に接
続する。保護素子については、図４に示すように、例え
ば、ショトキーダイオード６ａで形成する。
である。可とう性テープ９の表面に設けられた入力リー
ド１と出力リード２の先端とテープの埋め込み穴に挿入
された半導体素子５のバンプ１０とを融着し半導体素子
5が固定されている。入力リード１の展開部３にスルー
ホールを設け、そこに保護素子６を埋設している。全体
は樹脂１１で封着されている。すなわち、テープキャリ
アパッケージ表面の入力リード１と図１（ｂ）に示すよ
うにテープキャリアパッケージ裏面に形成したグランド
・電源ライン７，８の間にスルーホールを設け、そこに
保護素子６を埋設させる。、展開部３の部分を拡大した
斜視図である図３に示すように、テープ9の表面の入力
リード１とテープ裏面のグランドライン 7及び電源ライ
ン8の間にスルーホールを設け、そこに保護素子6を埋設
する。この保護素子６をまずテープ裏面に形成したグラ
ンドライン７、電源ライン８とレーザーアニールするこ
とにより接続させる。次にテープ表面に形成した入力リ
ード１と再度レーザーアニールすることにより接続させ
る。なお、図３では入力リード１がスルーホールに埋設
した保護素子の真上に設けられているが、入力リード１
がスルーホールに隣接して設けられている場合には、入
力リード１と保護素子６とを金線等を用いて電気的に接
続する。保護素子については、図４に示すように、例え
ば、ショトキーダイオード６ａで形成する。
【００１１】この第１の実施の形態の半導体装置の製造
方法について説明すると、まず可とう性テープに半導体
素子の埋め込み穴と保護素子を埋め込むスルーホールと
を設けた後、テープの表面および裏面に銅などの金属薄
膜を設けてパターン化し、表面側には入力リードと出力
リードを形成し、一方裏面側にはグランドラインと電源
ラインを形成する。このとき、グランドラインと電源ラ
インはスルーホールを覆うように形成し、入力リードは
スルーホール上から少しずらし近接して形成する。その
後埋め込み穴に半導体素子を挿入し入力、出力リードの
先端に素子のバンプを融着して半導体素子を固定し、次
いでスルーホールに保護素子を埋設し、グランドライ
ン、電源ラインとレーザーアニールによって接続し、入
力リードとは金線などの金属を介して保護素子とレーザ
ーアニールにより接続する。
方法について説明すると、まず可とう性テープに半導体
素子の埋め込み穴と保護素子を埋め込むスルーホールと
を設けた後、テープの表面および裏面に銅などの金属薄
膜を設けてパターン化し、表面側には入力リードと出力
リードを形成し、一方裏面側にはグランドラインと電源
ラインを形成する。このとき、グランドラインと電源ラ
インはスルーホールを覆うように形成し、入力リードは
スルーホール上から少しずらし近接して形成する。その
後埋め込み穴に半導体素子を挿入し入力、出力リードの
先端に素子のバンプを融着して半導体素子を固定し、次
いでスルーホールに保護素子を埋設し、グランドライ
ン、電源ラインとレーザーアニールによって接続し、入
力リードとは金線などの金属を介して保護素子とレーザ
ーアニールにより接続する。
【００１２】次に本発明の第2の実施の形態を説明す
る。この実施の形態ではショットキーダイオードをコン
デンサに変更する。第1の実施の形態と同様に、表面リ
ードと裏面のグランド・電源ラインの間に酸化チタンな
どのコンデンサを埋設する。これは、従来外部基板にノ
イズ対策として個々に実装されていたコンデンサをテー
プキャリアパッケージのテープに埋設することにより、
セットとしての外部基板面積を縮小することができ、ま
た個々の部品数を低減することが可能となる。またテー
プキャリアパッケージに埋設することにより、半導体素
子（チップ）とコンデンサの配線距離が短くなりノイズ
対策として効果が大きくなると考えられる。
る。この実施の形態ではショットキーダイオードをコン
デンサに変更する。第1の実施の形態と同様に、表面リ
ードと裏面のグランド・電源ラインの間に酸化チタンな
どのコンデンサを埋設する。これは、従来外部基板にノ
イズ対策として個々に実装されていたコンデンサをテー
プキャリアパッケージのテープに埋設することにより、
セットとしての外部基板面積を縮小することができ、ま
た個々の部品数を低減することが可能となる。またテー
プキャリアパッケージに埋設することにより、半導体素
子（チップ）とコンデンサの配線距離が短くなりノイズ
対策として効果が大きくなると考えられる。
【００１３】このように形成された保護素子は通常チッ
プ内に設けられているダイオードを保護する回路と同様
に外来の静電エネルギーを吸収し、ゲート酸化膜破壊な
どの故障モードからチップを守る役割を果たすことがで
きる。これよりチップ内に保護回路を設ける必要がなく
なり、チップ面積を縮小することができ、また集積度を
上げることも可能となる。また外部基板に実装されてい
る保護素子の役割も果たすことができ、セットとしての
実装面積の縮小化および個々に実装していた部品数の低
減を図ることが期待できる。
プ内に設けられているダイオードを保護する回路と同様
に外来の静電エネルギーを吸収し、ゲート酸化膜破壊な
どの故障モードからチップを守る役割を果たすことがで
きる。これよりチップ内に保護回路を設ける必要がなく
なり、チップ面積を縮小することができ、また集積度を
上げることも可能となる。また外部基板に実装されてい
る保護素子の役割も果たすことができ、セットとしての
実装面積の縮小化および個々に実装していた部品数の低
減を図ることが期待できる。
【００１４】
【発明の効果】本発明は、保護素子をテープキャリアパ
ッケージのテープ内に埋め込んで設けているので、半導
体素子の面積を縮小することができると同時に、高密
度、高集積化が図れるという効果を有する。また、本発
明ではキャリアテープのテープ内に保護素子を埋め込ん
で設置したので、パッケージが大きくならず半導体装置
全体の縮小化及び部品数を低減できるという効果があ
る。
ッケージのテープ内に埋め込んで設けているので、半導
体素子の面積を縮小することができると同時に、高密
度、高集積化が図れるという効果を有する。また、本発
明ではキャリアテープのテープ内に保護素子を埋め込ん
で設置したので、パッケージが大きくならず半導体装置
全体の縮小化及び部品数を低減できるという効果があ
る。
【図１】（ａ），（ｂ）は本発明の第１の実施の形態を
示す表面図と裏面図である。
示す表面図と裏面図である。
【図２】図1のＡ−Ａ線断面図である。
【図３】図1の展開部の拡大斜視図である。
【図４】本発明に用いる保護素子の例を示す断面図であ
る。
る。
【図５】従来のテープキャリアパッケージを用いた半導
体装置を示す断面図である。
体装置を示す断面図である。
【図６】従来の他の半導体装置を示す断面図である。
【図７】従来の保護素子をプリント基板上に設置した例
を示す断面図である。
を示す断面図である。
１ 入力リード ２ 出力リード ３ 展開部 ４ パッド ５ 半導体素子 ６ 保護素子 ７ グランドライン ８ 電源ライン ９ 可とう性テープ １０ バンプ １１ 樹脂
Claims (4)
- 【請求項１】 半導体素子をキャリアテープの入力リー
ドと出力リードの先端に素子のバンプを融着して固定
し、樹脂で封着したキャリアテープパッケージを用いた
半導体装置において、前記半導体素子の保護素子を、前
記キャリアテープのテープ表面の入力リードとテープ裏
面のグランドラインおよび電源ラインの間にスルーホー
ルを形成し、このスルーホール内に配設したことを特徴
とする半導体装置。 - 【請求項２】 前記保護素子は、ショットキーダイオー
ドである請求項1記載の半導体装置。 - 【請求項３】 前記保護素子は、コンデンサである請求
項1記載の半導体装置。 - 【請求項４】 可とう性テープに半導体素子を埋め込む
穴と保護素子を埋め込むスルーホールとを設ける工程
と、前記可とう性テープの両面に金属薄膜を設けてパタ
ーン化し、テープの表面側には入力リードと出力リード
を形成し、テープの裏面側にはグランドラインと電源ラ
インを形成する工程と、前記埋め込み穴に半導体素子を
配設し前記入力リードおよび出力リードに接続して固定
する工程と、前記スルーホールに保護素子を配設し前記
入力リードと前記グランドラインおよび電源ラインとに
接続する工程と、樹脂で封着する工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124899A JP3356119B2 (ja) | 1999-06-17 | 1999-06-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124899A JP3356119B2 (ja) | 1999-06-17 | 1999-06-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007153A JP2001007153A (ja) | 2001-01-12 |
| JP3356119B2 true JP3356119B2 (ja) | 2002-12-09 |
Family
ID=15919808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17124899A Expired - Fee Related JP3356119B2 (ja) | 1999-06-17 | 1999-06-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356119B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7294600B2 (ja) * | 2021-03-31 | 2023-06-20 | 三菱重工業株式会社 | 半導体パッケージ |
-
1999
- 1999-06-17 JP JP17124899A patent/JP3356119B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007153A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593647B2 (en) | Semiconductor device | |
| US6518098B2 (en) | IC package with dual heat spreaders | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP4058642B2 (ja) | 半導体装置 | |
| KR19990044365A (ko) | 수지 밀봉형 반도체 장치 및 그 제조 방법 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JP2004063761A (ja) | 半導体装置 | |
| US6787388B1 (en) | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| US7606046B2 (en) | Semiconductor device and method for mitigating electrostatic discharge (ESD) | |
| KR100788858B1 (ko) | 집적 회로 패키지의 구조물 및 어셈블리 방법 | |
| KR19980041849A (ko) | 정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치와,정전방전 보호장치를 형성하는 방법 및정전방전 보호장치를 리드 프레임에 있는 다수의 리드에 부착하는 방법 | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JP3356119B2 (ja) | 半導体装置及びその製造方法 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JP3336859B2 (ja) | 半導体装置およびその製造方法 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JPH06216306A (ja) | 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| US7019409B2 (en) | Circuit device | |
| KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| LAPS | Cancellation because of no payment of annual fees |