JP7294600B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP7294600B2
JP7294600B2 JP2021059286A JP2021059286A JP7294600B2 JP 7294600 B2 JP7294600 B2 JP 7294600B2 JP 2021059286 A JP2021059286 A JP 2021059286A JP 2021059286 A JP2021059286 A JP 2021059286A JP 7294600 B2 JP7294600 B2 JP 7294600B2
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate
chip
seal lid
external bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021059286A
Other languages
English (en)
Other versions
JP2022155857A (ja
Inventor
修作 山本
祐一郎 神納
孝俊 東條
稔 塚崎
直之 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otowa Electric Co Ltd
Mitsubishi Heavy Industries Ltd
Original Assignee
Otowa Electric Co Ltd
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otowa Electric Co Ltd, Mitsubishi Heavy Industries Ltd filed Critical Otowa Electric Co Ltd
Priority to JP2021059286A priority Critical patent/JP7294600B2/ja
Priority to PCT/JP2021/048669 priority patent/WO2022209090A1/ja
Priority to US18/261,547 priority patent/US20240088067A1/en
Priority to TW111108978A priority patent/TW202243152A/zh
Publication of JP2022155857A publication Critical patent/JP2022155857A/ja
Application granted granted Critical
Publication of JP7294600B2 publication Critical patent/JP7294600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電磁パルス照射等により、電子回路に誘発される高電圧パルスを防護し得る改良された半導体パッケージに関する。
従来、多くの装置において半導体デバイスを含む電子回路が用いられている。電子回路機器は、雷サージ及び静電気サージなどに代表されるサージに加え、電磁パルス照射により電子回路内に誘発される高電圧パルスなど、使用環境において様々な外的要因が存在する。サージに対する防護には、バリスタ、アバランシェダイオード、等のサージ防護デバイスが用いられており、それらの防護デバイスの選定基準や、適用方法に関する技術は凡そ確立していると考えられている。しかし、後者の数nsレベルの急峻な立ち上がりを有する電磁パルス照射で誘発される高電圧に対するデバイスレベルの防護指針については検討されている例はあまりない。
HEMP（High Altitude Electro Magnetic Pulse：高高度の核爆発により誘起される、立ち上がりが速く強力な電磁パルス）に代表される電磁パルスで誘発される高電圧パルスが半導体デバイスのリードインダクタンス等に印加されると、端子電圧が増大し、その高電圧が半導体パッケージとベアチップを接続するボンディングワイヤ、及び、半田バンプに印加される恐れがある。正常動作電圧を超える高電圧が半導体デバイスに印加された場合の被害としては、まず半導体デバイスの誤動作が考えられる。また、ボンディングワイヤと半田バンプとは、直径１００μｍに満たない狭小な導電パスであるため、数百Ｖの高電圧が流れた場合には、それらが溶損し飛散して、半導体デバイスが物理的破壊に至る可能性が予想される。すなわち、電磁パルスが流れた場合、デバイスとして致命的な状況が生じることは免れない。以上より、高電圧パルスを対象とした防護デバイスの重要性が年々高まっている。
このような高電圧パルスに対して現状行われているわずかな対策例として、特許文献１に開示されているように、防護対象の電子回路機器全体をファラデーケージで覆う方法が存在する。
特開昭４９－８５９６３号公報
しかしながら、ファラデーケージは比較的大掛かりで特殊な構造を有する設備であるため、導入費用が極めて高額となる。このため、民生品はもとより重要インフラにおいてもその適用は極めて限られているのが現状である。従って、世の中に存在するほとんどの電子回路機器は、電磁パルスに代表される数ｎｓの立ち上がり電圧に対して無防備な状態にある。
本発明は、上記課題を解決するためになされたものであり、電磁パルス等、急峻な立ち上がりの電磁パルスに対する防護を、デバイスレベルで可能とするデバイスを実装する半導体パッケージを提供することを課題とする。
本発明の半導体パッケージは、基板と、基板に配置されているＩＣチップと、ＩＣチップを外部に接続する複数の接続部と、ＩＣチップと対応する複数の接続部とを接続する複数のボンディングワイヤと、複数の接続部の何れかに印加されたサージ電流を、複数のボンディングワイヤとは異なる経路により接続部から接地電位にバイパスする機構と、備えることを特徴とする。
また、本発明の半導体パッケージは、基板に対向して配置されているシールリッドと、複数の接続部のそれぞれの上下方向についての少なくとも一方側の表面に接して配置されており、所定値以上の電圧が印加された時に抵抗値が低下する防護要素と、防護要素の複数のそれぞれの接続部に対し反対側の表面に接して配置されている導電性の外部バイパス要素と、をさらに備え、外部バイパス要素は、基板に接して配置されている外部バイパス要素と、シールリッドに接して配置されている外部バイパス要素との少なくとも一方であることが好ましい。
本発明の半導体パッケージにおいて、防護要素は、複数の接続部の両面側のそれぞれの表面に接して配置されており、外部バイパス要素は、防護要素の複数の接続部に対し反対側のそれぞれの表面に接して配置されており、外部バイパス要素は、基板に接して配置されている外部バイパス要素と、シールリッドに接して配置されている外部バイパス要素と、を含んでいることが好ましい。
また、本発明の半導体パッケージにおける防護要素は、薄膜状に形成された非線形抵抗体として構成されていることが好ましい。
また、本発明の半導体パッケージにおいて、隣接する前記防護要素は、互いに分離されて配置されていることが好ましい。
本発明の半導体パッケージによれば、半導体パッケージがサージ電流をバイパスする機構を備えているので、半導体パッケージ外部に防護素子を追加する構造は必要なく、基板実装面積を最小に抑えられる。それにより、急峻な立ち上がりの電磁パルスが発生した場合においても、半導体パッケージ内のボンディングワイヤの破壊、及び、ＩＣチップの誤作動の防止をデバイスレベルにおいて可能とすることができる。
また、本発明の半導体パッケージによれば、半導体パッケージ内部に所定値以上の電圧が印加された時に抵抗値が変化する防護要素が設けられているので、適切に半導体パッケージの破壊、及び、誤作動を防ぐことができる。
また、本発明の半導体パッケージによれば、半導体パッケージ内部に設けられている防護要素はサージ電流が流入する接続部の両面に配置されているので、より確実に半導体パッケージの破壊、及び、誤作動を防ぐことができる。
また、本発明の半導体パッケージによれば、防護要素が薄膜状に形成された非線形抵抗体で構成されているので、防護要素を半導体パッケージに容易に設けることができる。
また、本発明の半導体パッケージによれば、隣接する防護要素が互いに分離されていない場合であれば、電磁パルスによる電流が隣接する接続部に回り込み、他の接続部を通ってＩＣチップに流れるところ、隣接する防護要素が互いに分離されているので、この現象を防ぐことができる。したがって、より確実に半導体パッケージの破壊、及び、誤作動を防ぐことができる。
本発明の実施の形態１に係る半導体パッケージの上面図である。 図１の半導体パッケージにおけるII－II断面を示す断面図である。 図２の半導体パッケージにおけるIII－III断面を示す断面図である。 本発明の実施の形態２に係る半導体パッケージの断面を示す、図２に相当する断面図である。 本発明の実施の形態３に係る半導体パッケージの断面を示す、図２に相当する断面図である。
＜実施の形態１＞
以下、本発明の実施の形態１である半導体パッケージ１を、添付図面を参照して説明する。図１は、本発明の実施の形態１に係る半導体パッケージ１の上面図である。また、図２は、図１の半導体パッケージ１のII－II断面を示す断面図である。また、図３は、図２の半導体パッケージ１のIII－III断面を示す断面図である。
図１に示されているように、半導体パッケージ１は四角形状に形成されている。半導体パッケージ１は、平板状に形成された複数の接続部３０を半導体パッケージ１の外周端部の全周に備えている。複数の接続部３０は、半導体パッケージ１が搭載される図示しない電子回路に備えられた対応する配線部にそれぞれ接続される。半導体パッケージ１の外周端部の全周に渡って絶縁体１３が配置されている。複数の接続部３１は、それぞれの長手方向を半導体パッケージ１の内部から外部に向けて、絶縁体１３を貫通して配置されている。
図２～図３を参照して、半導体パッケージ１の構造をさらに説明する。半導体パッケージ１は、基板１２と、シールリッド１１と、ＩＣチップ２１と、ＩＣチップ２１が載置される絶縁ベース２２と、ＩＣチップ２１と外部とを接続する複数の接続部３０と、ボンディングワイヤ４０と、半導体パッケージ１の外周部分に配置された絶縁体１３と、防護要素３２と、外部バイパス要素３３と、を備えている。半導体パッケージ１は、基板１２と、シールリッド１１と、複数の接続部３１と、防護要素３２と、外部バイパス要素３３とにより形成されている内部空間４１を有する気密パッケージとして構成されている。内部空間４１は、エポキシ樹脂等の封止材で封止されている。
基板１２は、半導体パッケージ１の底板を構成するとともに、高電圧パルスにより発生した電流をアースに流す部材である。基板１２は、半導体パッケージ１の形状に合わせて、四角形状に形成されている導電性部材である。基板１２は金属板で形成されている。図２に示されているように、基板１２には、アース線５０が接続されており、接地電位である図示しない部材に接続されている。
シールリッド１１は、半導体パッケージ１の上板を構成するとともに、高電圧パルスによる電流をアースに流す部材である。シールリッド１１は、半導体パッケージ１の形状に合わせて、四角形状に形成されている導電性部材である。シールリッド１１は金属板で形成されている。図２に示されているように、シールリッド１１には、アース線５０が接続されており、接地電位である図示しない部材に接続されている。なお、製造コスト低減のために、基板１２と、シールリッド１１とは、同じ部材を用いることもできる。
ＩＣチップ２１は、公知のように、表面に電子回路が形成されたシリコンチップである。ＩＣチップ２１は、絶縁ベース２２上に載置されて、絶縁ベース２２とともに基板１２上に配置されている。
接続部３０は、公知のように、ＩＣチップ２１に接続されているボンディングワイヤ４０を介して、ＩＣチップ２１を半導体パッケージ１の外部装置と接続するための部材であり、実施の形態１では接続ピン３１である。接続ピン３１は金属製の平板で形成されている。複数の接続ピン３１は、接続ピン３１の長手方向が半導体パッケージ１の外周の四角形状を画定する４つの外周線のそれぞれにおいて、各々の外周線に対し垂直、かつ、互いに所定の間隔で半導体パッケージ１の外周線に沿って配置されている。複数の接続ピン３１は、それぞれの一方端である内側端３５を半導体パッケージ１の内部空間４１に、他方端である外側端３４を半導体パッケージ１の外部に露出してそれぞれ配置され、半導体パッケージ１の外周端部の全周に渡って配置されている絶縁体１３を貫通して配置されている。
外部バイパス要素３３は、接続ピン３１と、シールリッド１１、及び、基板１２との間にそれぞれ配置されて半導体パッケージ１の気密を保つとともに、防護要素３２から流れる高電圧パルスによる電流をシールリッド１１、又は基板１２に流す部材である。外部バイパス要素３３は、外部バイパス要素３３は、図３に示されているように、半導体パッケージ１の外周に沿って配置されている複数の接続ピン３１に重なるように、半導体パッケージ１の外周端部に沿って全周に渡って連続的に配置されている。また、外部バイパス要素３３は、シールリッド１１、又は、基板１２と、接続ピン３１の両面に接して配置されている防護要素３２との間に配置されている。
外部バイパス要素３３は、例えば、導電性材料により形成されているハーメチックシールである。導電性のハーメチックシールであれば何れの材質でも用いることができるが、低融点のロウ付け材であれば、半導体パッケージ１を経済的に作製することができる。例えば、外部バイパス要素３３は、シールリッド１１、又は、基板１２と、接続ピン３１のそれぞれの面に接して配置されている防護要素３２と、の間に配置された状態で熱圧着されて、シールリッド１１と、基板１２とが気密に固定されて半導体パッケージ１が封止される。
防護要素３２は、半導体パッケージ１に高電圧パルスが印加された時に、電流をボンディングワイヤ４０側へ流さずに外部バイパス要素３３側へと流す部材である。防護要素３２は、接続ピン３１の両面に接してそれぞれ配置されている。防護要素３２は、半導体パッケージ１の通常起動電圧である低電圧の印加時には高い抵抗値を有するとともに、高電圧の電流の印加時には抵抗値が低下するという特性を備えている。
防護要素３２は、例えば、薄膜状に形成された非線形抵抗体である。防護要素３２を薄膜状に形成する手法はスパッタやＣＶＤなど一般的な薄膜形成手法の他、スプレー法やバルク体からの薄片切り出しなど、どのようなプロセスを使用しても良い。また、非線形抵抗体はアバランシェダイオードやバリスタなどいわゆる半導体材料の他、樹脂などの絶縁体に導電性粉末もしくは非線形抵抗粉末を分散させた複合材料など、非線形抵抗特性を有する材料であればどのようなものでも良い。何れの材料の場合でも、シールリッド１１、又は、基板１２と、接続ピン３１のそれぞれの面に接して配置できるように、薄く形成されて配置される。その構成により、パルス防護構造をコンパクトに実現することができる。また防護要素３２は薄膜形状であることからリード線のようなインダクタンス成分を含まないため、高電圧パルスの電圧値の増長を防止することができるという利点もある。なお、隣接する防護要素３２の端部同士の間隔は、防護要素３２の上下方向厚さの二倍以上であることが好ましい。
したがって、高電圧パルス非印加時には防護要素３２は抵抗体として働くため、接続ピン３１に入力された電流は通常どおりボンディングワイヤ４０を介してＩＣチップ２１へと流れる。一方、高電圧パルス印加時には防護要素３２の抵抗値が低下するため、接続ピン３１に入力された電流のうちＩＣチップ２１の正常動作を妨げる過剰電流は、防護要素３２を通り、外部バイパス要素３３を介してシールリッド１１、又は、基板１２へと流れ、その後、シールリッド１１及び基板１２に接続されているアース線５０を通ってアースされる。この過剰電流のバイパスによって、ＩＣチップ２１に印加される電圧はＩＣチップ２１が正常に動作するレベルに抑制される。
すなわち、高電圧パルス非印加時にはＩＣチップ２１へ電流が流れることでＩＣチップ２１が正常に信号処理する一方、高電圧パルス印加時には高電圧パルスにともなう過剰電流をアースに流すことができる。したがって、ＩＣチップ２１の正常動作を保ちながらボンディングワイヤ４０、及び、ＩＣチップ２１が破壊されることを防ぐことができる。すなわち、防護要素３２、外部バイパス要素３３、シールリッド１１、及び、基板１２は、複数の接続部３０の何れかに印加されたサージ電流を、複数のボンディングワイヤ４０を介さずに、複数のボンディングワイヤ４０とは異なる経路により接続部３０から接地電位にバイパスする機構を形成している。
したがって、本発明の実施の形態１によれば、電磁パルス等、急峻な立ち上がりの電磁パルスに対する防護をデバイスレベルで実現可能とする半導体パッケージ１を提供することができる。なお、本発明において防護要素の電気的仕様（Ｖ－Ｉ特性、耐量など）を適切に設計すれば、電磁パルスだけでなく、サージやノイズも処理可能である。
＜実施の形態２＞
以下、本発明の実施の形態２である半導体パッケージ２を、図面４を参照して説明する。図４は、本発明の実施の形態２に係る半導体パッケージ２の断面を示しており、実施の形態１の図２に相当する断面図である。なお、実施の形態２において、実施の形態１と同じ部材、又は、対応する部材は、同じ記号を付して説明を省略する。
半導体パッケージ２は、半導体パッケージ１と同様に、上面視において四角形状に形成されている。実施の形態１の半導体パッケージ１は、基板１２と、絶縁体１３と、絶縁ベース２２とを備えているのに対し、実施の形態２である半導体パッケージ２は、基板６０を備えており、絶縁体１３と、絶縁ベース２２を備えていない点で異なっている。また、接続部３０に隣接して配置されている防護要素３２、及び、外部バイパス要素３３について、半導体パッケージ１では、接続部３０の上下方向の両側にそれぞれ配置されているのに対し、半導体パッケージ２では、接続部３０の一方側の上側のみに配置されていることが異なっている。
半導体パッケージ２は、基板６０と、シールリッド１１と、ＩＣチップ２１と、ＩＣチップ２１と外部とを接続する複数の接続部３０と、ボンディングワイヤ４０と、防護要素３２と、外部バイパス要素３３と、を備えている。
基板６０は、板状、かつ、四角形状に形成されている底部６１と、底部６１の外周縁部の全周に渡って配置されている外周部６２と、を有している。外周部６２は、四角形状に形成された底部６１の外周線に沿って、底部６１を取り囲むように底部６１の外周縁部上に配置されている。外周部６２の上には、外周部６２の上面の全周に接して、シールリッド１１が配置されている。基板６０と、シールリッド１１とにより、内部空間４１が形成されている。ＩＣチップ２１は、底部６１に載せられて内部空間４１に配置されている。内部空間４１は、エポキシ樹脂等で封止されている。基板６０は、絶縁体で形成されている。
接続部３０は、公知のように、ＩＣチップ２１に接続されているボンディングワイヤ４０を介して、ＩＣチップ２１を半導体パッケージ２の外部装置と接続するための部材であり、実施の形態２では接続ピン３１である。複数の接続ピン３１は、接続ピン３１の長手方向が半導体パッケージ２の外周の四角形状を画定する４つの外周線のそれぞれにおいて、各々の外周線に対し垂直、かつ、互いに所定の間隔で半導体パッケージ２の外周線に沿って複数が配置されている。複数の接続ピン３１は、それぞれの一方端である内側端３５を半導体パッケージ２の内部空間４１に、他方端である外側端３４を半導体パッケージ２の外部に露出してそれぞれ配置され、半導体パッケージ２の外周端部の全周に渡って配置されている外周部６２を貫通して配置されている。
次に、半導体パッケージ２における電流の流れを説明する。高電圧パルス非印加時には、防護要素３２は抵抗体として働くため、接続ピン３１に入力された電流は通常どおりボンディングワイヤ４０を介してＩＣチップ２１へと流れる。一方、高電圧パルス印加時には防護要素３２の抵抗値が低下するため、接続ピン３１に入力された電流のうちＩＣチップ２１の正常動作を妨げる過剰電流は、防護要素３２を通り、外部バイパス要素３３を介してシールリッド１１へと流れ、その後、シールリッド１１に接続されているアース線５０を通ってアースされる。この過剰電流のバイパスによって、ＩＣチップ２１に印加される電圧はＩＣチップ２１が正常に動作するレベルに抑制される。
すなわち、高電圧パルス非印加時にはＩＣチップ２１へ電流が流れることでＩＣチップ２１が正常に信号処理する一方、高電圧パルス印加時には高電圧パルスにともなう過剰電流をアースに流すことができる。したがって、ＩＣチップ２１の正常動作を保ちながらボンディングワイヤ４０、及び、ＩＣチップ２１の破壊を防ぐことができる。すなわち、防護要素３２、外部バイパス要素３３、及び、シールリッド１１は、複数の接続ピン３１の何れかに印加されたサージ電流を、複数のボンディングワイヤ４０を介さずに、接続ピン３１から接地電位にバイパスする機構を形成している。
したがって、本発明の実施の形態２によれば、電磁パルス等、急峻な立ち上がりの電磁パルスに対する防護をデバイスレベルで実現可能とする半導体パッケージ２を提供することができる。なお、本発明において防護要素の電気的仕様（Ｖ－Ｉ特性、耐量など）を適切に設計すれば、電磁パルスだけでなく、サージやノイズも処理可能である。
＜実施の形態３＞
以下、本発明の実施の形態３である半導体パッケージ３を、図面５を参照して説明する。図５は、本発明の実施の形態３に係る半導体パッケージ３の断面を示しており、実施の形態１の図２に相当する断面図である。なお、実施の形態３において、実施の形態１と同じ部材、又は、対応する部材は、同じ記号を付して説明を省略する。
半導体パッケージ３は、半導体パッケージ１と同様に、上面視において四角形状に形成されている。実施の形態１の半導体パッケージ１は、基板１２と、絶縁体１３と、絶縁ベース２２と、を備えているのに対し、実施の形態３である半導体パッケージ３は、基板７０を備えており、絶縁体１３と、絶縁ベース２２とを備えていない点で異なっている。また、接続部３０に隣接して配置されている防護要素３２、及び、外部バイパス要素３３について、半導体パッケージ１では、接続部３０の上下方向の両側にそれぞれ配置されているのに対し、半導体パッケージ３では、接続部３０の一方側の上側のみに配置されていることが異なっている。また、接続部３０の形状が相互に異なっている。
半導体パッケージ３は、基板７０と、シールリッド１１と、ＩＣチップ２１と、ＩＣチップ２１と外部とを接続する複数の接続部３０と、ボンディングワイヤ４０と、防護要素３２と、外部バイパス要素３３と、を備えている。
基板７０は、板状、かつ、四角形状に形成されている底部７１と、底部７１の外周縁部の全周に渡って配置されている外周部７２と、を有している。外周部７２は、四角形状に形成された底部７１の外周線に沿って、底部７１を取り囲むように底部７１の外周縁部上に配置されている。外周部７２の上には、外周部７２の上面の全周に接して、シールリッド１１が配置されている。基板７０と、シールリッド１１と、により、内部空間４１が形成されている。ＩＣチップ２１は、底部７１に載せられて内部空間４１に配置されている。内部空間４１は、エポキシ樹脂等で封止されている。基板７０は、絶縁体で形成されている。基板７０は、ボールグリッドアレイタイプのパッケージ基板である。
接続部３０は、公知のように、ＩＣチップ２１に接続されているボンディングワイヤ４０を介して、ＩＣチップ２１を半導体パッケージ２の外部装置と接続するための部材であり、実施の形態３では、はんだバンプ７３と、配線回路７４とである。
はんだバンプ７３は、半導体パッケージ２が組み込まれる図示しない電子回路に溶着固定されて、半導体パッケージ２と、上記電子回路とが電気的に接続される外部電極端子である。はんだバンプ７３は、基板７０の下面にグリッド状に複数設けられており、加熱溶融されて、組み込まれる相手部材の対応する回路部位に溶着固定される。
基板７０は、基板７０の内部に複数の配線回路７４が設けられて形成されている。基板７０の底部７１には、底部７１の下面と平行に、複数の配線回路７４が所定の経路となるように配置されている。また、配線回路７４は、基板７０の外周部７２の内部において、底部７１の下面と平行に、かつ、所定の経路で形成されている複数の外周部配線７５を有している。複数の外周部配線７５は、外周部配線７５の長手方向が半導体パッケージ２の外周の四角形状を画定する４つの外周線のそれぞれにおいて、各々の外周線に対し垂直、かつ、互いに所定の間隔で半導体パッケージ３の外周線に沿って、配置されている。各はんだバンプ７３は、対応する配線回路７４と接続されている。また、ＩＣチップ２１は、外周部７２に設けられている対応する複数の外周部配線７５と接続されている。すなわち、ＩＣチップ２１は、複数の対応するそれぞれのはんだバンプ７３と接続されている。
外周部７２に設けられている複数の外周部配線７５のそれぞれの上面には、各々防護要素３２が外周部配線７５の上面に接して配置されている。また、複数の防護要素３２のそれぞれの上面には、各々外部バイパス要素３３が防護要素３２の面に接して配置されている。シールリッド１１の下面は、外周部７２の上面と、外部バイパス要素３３の上面との両方に接して配置されている。
次に、半導体パッケージ３における電流の流れを説明する。高電圧パルス非印加時には、防護要素３２は抵抗体として働くため、接続部３０であるはんだバンプ７３に入力された電流は、配線回路７４、及び、ボンディングワイヤ４０を介して通常どおりＩＣチップ２１へと流れる。一方、高電圧パルス印加時には防護要素３２の抵抗値が低下するため、はんだバンプ７３に入力された電流のうちＩＣチップ２１の正常動作を妨げる過剰電流は、防護要素３２を通り、外部バイパス要素３３を介してシールリッド１１へと流れ、その後、シールリッド１１に接続されているアース線５０を通って接地電位の部材にアースされる。この過剰電流のバイパスによって、ＩＣチップ２１に印加される電圧は、ＩＣチップ２１が正常に動作するレベルに抑制される。
すなわち、高電圧パルス非印加時にはＩＣチップ２１へ電流が流れることでＩＣチップ２１が正常に信号処理する一方、高電圧パルス印加時には高電圧パルスにともなう過剰電流をアースすることができる。したがって、ＩＣチップ２１の正常動作を保ちながらボンディングワイヤ４０、及び、ＩＣチップ２１の破壊を防ぐことができる。すなわち、防護要素３２、外部バイパス要素３３、及び、シールリッド１１は、複数のはんだバンプ７３の何れかに印加されたサージ電流を、複数のボンディングワイヤ４０を介さずに、はんだバンプ７３から接地電位の部材にバイパスする機構を形成している。
したがって、本発明の実施の形態３によれば、電磁パルス等、急峻な立ち上がりの電磁パルスに対する防護をデバイスレベルで実現可能とする半導体パッケージ３を提供することができる。なお、本発明において防護要素の電気的仕様（Ｖ－Ｉ特性、耐量など）を適切に設計すれば、電磁パルスだけでなく、サージやノイズも処理可能である。
１、２、３ 半導体パッケージ
１１ シールリッド
１２、６０、７０ 基板
２１ ＩＣチップ
３０ 接続部
３２ 防護要素
３３ 外部バイパス要素
４０ ボンディングワイヤ

Claims (5)

  1. 基板と、
    前記基板に対向して配置されているシールリッドと、
    前記基板に配置されているＩＣチップと、
    前記ＩＣチップを外部に接続する複数の接続部と、
    前記ＩＣチップと対応する前記複数の接続部とを接続する複数のボンディングワイヤと、
    前記複数の接続部の何れかに印加されたサージ電流を、前記複数のボンディングワイヤとは異なる経路である、少なくとも前記シールリッドに流すことにより前記接続部から接地電位にバイパスする機構と、を備える半導体パッケージ。
  2. サージ電流を前記接続部から接地電位にバイパスする機構は、
    前記複数の接続部のそれぞれの上下方向についての少なくとも一方側の表面に接して配置されており、所定値以上の電圧が印加された時に抵抗値が低下する防護要素と、
    前記防護要素の前記複数のそれぞれの接続部に対し反対側の表面に接して配置されている導電性の外部バイパス要素と、を備え、
    前記外部バイパス要素は、前記基板に接して配置されている前記外部バイパス要素と、
    前記シールリッドに接して配置されている前記外部バイパス要素との少なくとも一方である、請求項１に記載の半導体パッケージ。
  3. 前記防護要素は、前記複数の接続部の両面側のそれぞれの表面に接して配置されており、
    前記外部バイパス要素は、前記防護要素の前記複数の接続部に対し反対側のそれぞれの表面に接して配置されており、
    前記外部バイパス要素は、前記基板に接して配置されている前記外部バイパス要素と、
    前記シールリッドに接して配置されている前記外部バイパス要素と、を含んでいる、請求項２に記載の半導体パッケージ。
  4. 前記防護要素は、薄膜状に形成された非線形抵抗体である、請求項２又は３に記載の半導体パッケージ。
  5. 隣接する前記防護要素は、互いに分離されて配置されている、請求項２～４の何れか一項に記載の半導体パッケージ。
JP2021059286A 2021-03-31 2021-03-31 半導体パッケージ Active JP7294600B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021059286A JP7294600B2 (ja) 2021-03-31 2021-03-31 半導体パッケージ
PCT/JP2021/048669 WO2022209090A1 (ja) 2021-03-31 2021-12-27 半導体パッケージ
US18/261,547 US20240088067A1 (en) 2021-03-31 2021-12-27 Semiconductor package
TW111108978A TW202243152A (zh) 2021-03-31 2022-03-11 半導體封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021059286A JP7294600B2 (ja) 2021-03-31 2021-03-31 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2022155857A JP2022155857A (ja) 2022-10-14
JP7294600B2 true JP7294600B2 (ja) 2023-06-20

Family

ID=83455953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021059286A Active JP7294600B2 (ja) 2021-03-31 2021-03-31 半導体パッケージ

Country Status (4)

Country Link
US (1) US20240088067A1 (ja)
JP (1) JP7294600B2 (ja)
TW (1) TW202243152A (ja)
WO (1) WO2022209090A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007153A (ja) 1999-06-17 2001-01-12 Nec Corp 半導体装置及びその製造方法
JP2003234595A (ja) 2003-02-07 2003-08-22 Denso Corp 電磁波シールド型半導体装置
JP2012227229A (ja) 2011-04-15 2012-11-15 Denso Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335428A (ja) * 1992-05-29 1993-12-17 Fujitsu Ltd 半導体装置とその実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007153A (ja) 1999-06-17 2001-01-12 Nec Corp 半導体装置及びその製造方法
JP2003234595A (ja) 2003-02-07 2003-08-22 Denso Corp 電磁波シールド型半導体装置
JP2012227229A (ja) 2011-04-15 2012-11-15 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP2022155857A (ja) 2022-10-14
WO2022209090A1 (ja) 2022-10-06
TW202243152A (zh) 2022-11-01
US20240088067A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US6351011B1 (en) Protection of an integrated circuit with voltage variable materials
CN107230663B (zh) 具有减小的应力的半导体封装件
US5781394A (en) Surge suppressing device
US7923844B2 (en) Semiconductor devices including voltage switchable materials for over-voltage protection
US7205613B2 (en) Insulating substrate for IC packages having integral ESD protection
US6373719B1 (en) Over-voltage protection for electronic circuits
US8633575B1 (en) IC package with integrated electrostatic discharge protection
JP3940431B2 (ja) 避雷装置
US4325097A (en) Four terminal pulse suppressor
KR101852989B1 (ko) 반도체 패키지 장치
US20180102330A1 (en) Sensing chip package having esd protection and method making the same
JPWO2008069190A1 (ja) 静電気対策部品およびその製造方法
US5245412A (en) Low capacitance silicon transient suppressor with monolithic structure
JP7294600B2 (ja) 半導体パッケージ
US7196406B2 (en) ESD protection apparatus for an electrical device
JP5475217B2 (ja) 半導体パッケージ
US4600960A (en) Four terminal pulse suppressor
JP2010098024A (ja) 回路保護部品
CN114695320A (zh) 具有防爆屏蔽的半导体封装件
US20210257354A1 (en) IC Package Having a Metal Die for ESD Protection
US10192817B2 (en) Electrostatic discharge protection element
US20050024800A1 (en) Voltage protection device
CN220232838U (zh) 改进的tmov装置
JP2007134552A (ja) 半導体装置
CN218351209U (zh) 一种金属氧化物变阻器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R150 Certificate of patent or registration of utility model

Ref document number: 7294600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150