JPH10125859A - 螺旋型インダクタ - Google Patents
螺旋型インダクタInfo
- Publication number
- JPH10125859A JPH10125859A JP9290153A JP29015397A JPH10125859A JP H10125859 A JPH10125859 A JP H10125859A JP 9290153 A JP9290153 A JP 9290153A JP 29015397 A JP29015397 A JP 29015397A JP H10125859 A JPH10125859 A JP H10125859A
- Authority
- JP
- Japan
- Prior art keywords
- metal line
- spiral
- inductor
- spiral inductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 インダクタのターン数を増加させることな
く、大きな値のインダクタンスが得られる螺旋型インダ
クタを提供する。 【解決手段】 半導体基板上に形成された絶縁層２０の
表面上に螺旋型に形成された第２金属ラインＭ２と、上
記絶縁層２０下部に螺旋型に形成され、上記第２金属ラ
インＭ２が位置する上記絶縁層２０の中央領域に形成さ
れたビアホール３０を介して、上記第２金属ラインＭ２
と連結された第１金属ラインＭ１とを含む。
く、大きな値のインダクタンスが得られる螺旋型インダ
クタを提供する。 【解決手段】 半導体基板上に形成された絶縁層２０の
表面上に螺旋型に形成された第２金属ラインＭ２と、上
記絶縁層２０下部に螺旋型に形成され、上記第２金属ラ
インＭ２が位置する上記絶縁層２０の中央領域に形成さ
れたビアホール３０を介して、上記第２金属ラインＭ２
と連結された第１金属ラインＭ１とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は基板上に形成される
螺旋型プレーナインダクタに係り、具体的には二重の螺
旋構造に構成され、大きなインダクタンス特性を得るこ
とができる螺旋型インダクタに関する。
螺旋型プレーナインダクタに係り、具体的には二重の螺
旋構造に構成され、大きなインダクタンス特性を得るこ
とができる螺旋型インダクタに関する。
【０００２】
【従来の技術】図３は従来の螺旋型インダクタの一例を
示すもので、四角状の螺旋型インダクタの構造を示す斜
視図であり、図４は図３に示された四角状の螺旋型イン
ダクタの平面図である。
示すもので、四角状の螺旋型インダクタの構造を示す斜
視図であり、図４は図３に示された四角状の螺旋型イン
ダクタの平面図である。
【０００３】図３及び図４に示すように、従来の半導体
基板上に形成される螺旋型インダクタ４０は半導体基板
上に形成された絶縁層２０の表面上に形成され、外郭か
ら中心に向かって螺旋型に回りながら入る構造を持つ。
そして、インダクタ４０が位置する絶縁層２０の中央部
分に形成されているビアホール３０を介して絶縁層２０
下の金属ライン１０と連結される。
基板上に形成される螺旋型インダクタ４０は半導体基板
上に形成された絶縁層２０の表面上に形成され、外郭か
ら中心に向かって螺旋型に回りながら入る構造を持つ。
そして、インダクタ４０が位置する絶縁層２０の中央部
分に形成されているビアホール３０を介して絶縁層２０
下の金属ライン１０と連結される。
【０００４】このような構造を持つビアホールインダク
タ４０の長所は次のようである。螺旋型で回転するイン
ダクタ４０の金属ラインは互いに近接した金属ラインと
同一な方向に電流ｉが流れるようになる。従って、電流
ｉの流れにより発生される磁界（ｍａｇｎｅｔｉｃ ｆ
ｉｅｌｄ）が加算される。すなわち、インダクタ４０に
より発生される全体のインダクタンスは、金属ライン自
体の自己インダクタンス（ｓｅｌｆ−ｉｎｄｕｃｔａｎ
ｃｅ）と増加された正方向（＋）の相互インダクタンス
（ｍｕｔｕａｌ ｉｎｄｕｃｔａｎｃｅ）を加え、負方
向（−）の相互インダクタンスを減じた値になる。
タ４０の長所は次のようである。螺旋型で回転するイン
ダクタ４０の金属ラインは互いに近接した金属ラインと
同一な方向に電流ｉが流れるようになる。従って、電流
ｉの流れにより発生される磁界（ｍａｇｎｅｔｉｃ ｆ
ｉｅｌｄ）が加算される。すなわち、インダクタ４０に
より発生される全体のインダクタンスは、金属ライン自
体の自己インダクタンス（ｓｅｌｆ−ｉｎｄｕｃｔａｎ
ｃｅ）と増加された正方向（＋）の相互インダクタンス
（ｍｕｔｕａｌ ｉｎｄｕｃｔａｎｃｅ）を加え、負方
向（−）の相互インダクタンスを減じた値になる。
【０００５】
【発明が解決しようとする課題】一方、上記のような構
造を持つインダクタでは、そのインダクタンスを増加さ
せようとするとインダクタのターン（ｔｕｒｎ）数を増
やさなければならない。しかし、インダクタが占める面
積が一定値以上になると、それ以上のインダクタンスの
増加は期待できない。
造を持つインダクタでは、そのインダクタンスを増加さ
せようとするとインダクタのターン（ｔｕｒｎ）数を増
やさなければならない。しかし、インダクタが占める面
積が一定値以上になると、それ以上のインダクタンスの
増加は期待できない。
【０００６】すなわち、インダクタの導体が占める面積
が一定値以上になると、インダクタを構成している金属
ラインと半導体基板の他の部分とにより発生する基板静
電容量（ｓｕｂｓｔｒａｔｅ ｃａｐａｃｉｔａｎｃ
ｅ）が増加してインダクタのインダクタンスの増加を阻
害するからである。さらに、インダクタのターン数の増
加がある程度以上になるとインダクタンス増加の助けに
ならないため、インダクタのインダクタンスは飽和す
る。
が一定値以上になると、インダクタを構成している金属
ラインと半導体基板の他の部分とにより発生する基板静
電容量（ｓｕｂｓｔｒａｔｅ ｃａｐａｃｉｔａｎｃ
ｅ）が増加してインダクタのインダクタンスの増加を阻
害するからである。さらに、インダクタのターン数の増
加がある程度以上になるとインダクタンス増加の助けに
ならないため、インダクタのインダクタンスは飽和す
る。
【０００７】このように、従来の螺旋型インダクタにお
いては、インダクタンスを増加させるため、インダクタ
のターン数を増加するだけではインダクタンスを一定値
以上には増加させることができないという問題点があっ
た。
いては、インダクタンスを増加させるため、インダクタ
のターン数を増加するだけではインダクタンスを一定値
以上には増加させることができないという問題点があっ
た。
【０００８】本発明は上述した問題点を解決するためな
されたもので、高周波回路等で要求される大きな値のイ
ンダクタンスを得られる螺旋型インダクタを提供するこ
とを目的とする。
されたもので、高周波回路等で要求される大きな値のイ
ンダクタンスを得られる螺旋型インダクタを提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明の螺旋型インダク
タは、半導体基板表面に形成された絶縁層の表面上に螺
旋型に形成された第２金属ラインと、前記絶縁層の裏面
下に螺旋型に形成され、前記第２金属ラインが位置する
前記絶縁層の所定領域に形成されたビアホールを介し
て、前記第２金属ラインと連結された第１金属ラインと
を含む。
タは、半導体基板表面に形成された絶縁層の表面上に螺
旋型に形成された第２金属ラインと、前記絶縁層の裏面
下に螺旋型に形成され、前記第２金属ラインが位置する
前記絶縁層の所定領域に形成されたビアホールを介し
て、前記第２金属ラインと連結された第１金属ラインと
を含む。
【００１０】好ましい実施例において、前記第１金属ラ
インは隣接する各々の金属ラインと等間隔に形成され
る。
インは隣接する各々の金属ラインと等間隔に形成され
る。
【００１１】好ましい実施例において、前記第２金属ラ
インは隣接する各々の金属ラインと等間隔に形成され
る。
インは隣接する各々の金属ラインと等間隔に形成され
る。
【００１２】好ましい実施例において、前記第１金属ラ
インと前記第２金属ラインとは、前記絶縁層を介して平
行し、互いに同一方向に螺旋状に巻回され、互いに同一
なターン数で繰り返す。
インと前記第２金属ラインとは、前記絶縁層を介して平
行し、互いに同一方向に螺旋状に巻回され、互いに同一
なターン数で繰り返す。
【００１３】好ましい実施例において、前記ビアホール
は前記第１金属ラインが位置した前記絶縁層の中央領域
に形成される。
は前記第１金属ラインが位置した前記絶縁層の中央領域
に形成される。
【００１４】好ましい実施例において、前記第１、２金
属ラインはＮ（Ｎ＞２）角の螺旋型で構成される。
属ラインはＮ（Ｎ＞２）角の螺旋型で構成される。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を添付
された図面を参照して詳細に説明する。図１および図２
は本発明の実施の形態による二重螺旋型インダクタを説
明するための図で、図１は四角状の二重螺旋型インダク
タの断面図であり、図２は図１に示された四角状の二重
螺旋型インダクタにおいて、絶縁層の上、下各々に形成
された金属ラインを示す平面図である。なお、図３、図
４に示す従来の構成と同一部分には同一符号を付し、そ
の詳細説明は省略する。
された図面を参照して詳細に説明する。図１および図２
は本発明の実施の形態による二重螺旋型インダクタを説
明するための図で、図１は四角状の二重螺旋型インダク
タの断面図であり、図２は図１に示された四角状の二重
螺旋型インダクタにおいて、絶縁層の上、下各々に形成
された金属ラインを示す平面図である。なお、図３、図
４に示す従来の構成と同一部分には同一符号を付し、そ
の詳細説明は省略する。
【００１６】図１および図２に示すように、本発明の実
施の形態による四角状の二重螺旋型インダクタは半導体
基板上に形成された絶縁層２０の表面上に螺旋型に形成
された第２金属ラインＭ２と、絶縁層２０の裏面下に螺
旋型で形成された第１金属ラインＭ１とで構成される。
第２金属ラインＭ２と第１金属ラインＭ１とは、第２金
属ラインＭ２が位置する絶縁層２０の中央に形成された
ビアホール３０を介して連結されている。
施の形態による四角状の二重螺旋型インダクタは半導体
基板上に形成された絶縁層２０の表面上に螺旋型に形成
された第２金属ラインＭ２と、絶縁層２０の裏面下に螺
旋型で形成された第１金属ラインＭ１とで構成される。
第２金属ラインＭ２と第１金属ラインＭ１とは、第２金
属ラインＭ２が位置する絶縁層２０の中央に形成された
ビアホール３０を介して連結されている。
【００１７】第１金属ラインＭ１は隣接する各々の金属
ラインと等間隔で平行に形成され、第２金属ラインＭ２
も同様に形成される。また、第１金属ラインＭ１と第２
金属ラインＭ２とは絶縁層２０を介して互いに上下に平
行に配置されており、各々２19/4ターンおよび２1/2 タ
ーンコイルを形成する。
ラインと等間隔で平行に形成され、第２金属ラインＭ２
も同様に形成される。また、第１金属ラインＭ１と第２
金属ラインＭ２とは絶縁層２０を介して互いに上下に平
行に配置されており、各々２19/4ターンおよび２1/2 タ
ーンコイルを形成する。
【００１８】第２金属ラインＭ２は螺旋の中央に向かっ
て外郭を回りながら中心に入ってきて、ビアホール３０
を介して第１金属ラインＭ１と連結される。そして、第
１金属ラインＭ１は第２金属ラインＭ２と同一方向に螺
旋状に回りながら、外郭にくぐり抜ける。
て外郭を回りながら中心に入ってきて、ビアホール３０
を介して第１金属ラインＭ１と連結される。そして、第
１金属ラインＭ１は第２金属ラインＭ２と同一方向に螺
旋状に回りながら、外郭にくぐり抜ける。
【００１９】上記のような構造を採用することにより、
上下に各々位置した第２金属ラインＭ２と第１金属ライ
ンＭ１の対応する金属ライン同士を流れる電流ｉ２およ
びｉ１の方向は互いに一致する。従って、第１、２金属
ラインＭ１、Ｍ２の間の相互インダクタンスが併合され
るため、全体的なインダクタンスはより増加するように
なる。
上下に各々位置した第２金属ラインＭ２と第１金属ライ
ンＭ１の対応する金属ライン同士を流れる電流ｉ２およ
びｉ１の方向は互いに一致する。従って、第１、２金属
ラインＭ１、Ｍ２の間の相互インダクタンスが併合され
るため、全体的なインダクタンスはより増加するように
なる。
【００２０】また、上記のような構造を持つ二重螺旋型
インダクタは形成された総金属ラインの長さが従来の構
造に比べて２倍になるので、これにより発生される自己
インダクタンスも２倍になる。そして、基板静電容量は
同一なので、２倍以上のインダクタンスを得ることがで
きるようになる。
インダクタは形成された総金属ラインの長さが従来の構
造に比べて２倍になるので、これにより発生される自己
インダクタンスも２倍になる。そして、基板静電容量は
同一なので、２倍以上のインダクタンスを得ることがで
きるようになる。
【００２１】上述した実施の形態では二重螺旋型インダ
クタについて説明したが、このような方式を利用してイ
ンダクタを構成する金属ラインを多層で形成すると、よ
り増加されたインダクタンスを得ることができる。ま
た、インダクタを構成する金属ラインは四角状に限定さ
れず、六角、八角等のＮ角状螺旋型構造のインダクタを
構成することができる。
クタについて説明したが、このような方式を利用してイ
ンダクタを構成する金属ラインを多層で形成すると、よ
り増加されたインダクタンスを得ることができる。ま
た、インダクタを構成する金属ラインは四角状に限定さ
れず、六角、八角等のＮ角状螺旋型構造のインダクタを
構成することができる。
【００２２】
【発明の効果】以上説明したように、本発明によると、
従来の螺旋型インダクタに比べて２倍以上の１ンダクタ
ンスを得ることができる。また、半導体基板上に螺旋型
のインダクタを形成するに際し、従来の工程に特別な工
程を追加することなく２重螺旋型インダクタを実現する
ことができる。
従来の螺旋型インダクタに比べて２倍以上の１ンダクタ
ンスを得ることができる。また、半導体基板上に螺旋型
のインダクタを形成するに際し、従来の工程に特別な工
程を追加することなく２重螺旋型インダクタを実現する
ことができる。
【図１】本発明の実施の形態による２重螺旋型インダク
タのビアホール部分で切断した断面図。
タのビアホール部分で切断した断面図。
【図２】図１に示す２重螺旋型インダクタにおいて、絶
縁層の上下各々に形成された金属ラインを示す平面図。
縁層の上下各々に形成された金属ラインを示す平面図。
【図３】従来のプレーナ工程による四角状の螺旋型イン
ダクタの構造を示す斜視図。
ダクタの構造を示す斜視図。
【図４】図３に示す四角状の螺旋型インダクタの平面
図。
図。
２０ 絶縁層 ３０ ビアホール Ｍ１ 第１金属ライン Ｍ２ 第２金属ライン
Claims (6)
- 【請求項１】 半導体基板上に形成される螺旋型インダ
クタにおいて、 前記半導体基板表面に形成された絶縁層の表面上に螺旋
型に形成された第２金属ラインと、前記絶縁層の裏面下
に螺旋型に形成され、前記第２金属ラインが位置する前
記絶縁層の所定領域に形成されたビアホールを介して前
記第２金属ラインと連結された第１金属ラインとを含む
ことを特徴とする螺旋型インダクタ。 - 【請求項２】 前記第１金属ラインは隣接する各々の金
属ラインと等間隔で形成されることを特徴とする請求項
１に記載の螺旋型インダクタ。 - 【請求項３】 前記第２金属ラインは隣接する各々の金
属ラインと等間隔で形成されることを特徴とする請求項
１に記載の螺旋型インダクタ。 - 【請求項４】 前記第１金属ラインと前記第２金属ライ
ンとは、前記絶縁層を介して平行し、互いに同一方向に
螺旋状に巻回され、互いに同一なターン数で反復される
ことを特徴とする請求項１に記載の螺旋型インダクタ。 - 【請求項５】 前記ビアホールは前記第２金属ラインが
位置した前記絶縁層の中央領域に形成されることを特徴
とする請求項１に記載の螺旋型インダクタ。 - 【請求項６】 前記第１、２金属ラインはＮ（Ｎ＞２）
角の螺旋型で構成されることを特徴とする請求項１に記
載の螺旋型インダクタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047723A KR100225847B1 (ko) | 1996-10-23 | 1996-10-23 | 이중 나선형 인덕터를 갖는 반도체장치(semiconductor device having dual spiral inductor) |
| KR1996P-47723 | 1996-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125859A true JPH10125859A (ja) | 1998-05-15 |
Family
ID=19478569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9290153A Pending JPH10125859A (ja) | 1996-10-23 | 1997-10-22 | 螺旋型インダクタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10125859A (ja) |
| KR (1) | KR100225847B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420948B1 (ko) * | 2001-08-22 | 2004-03-02 | 한국전자통신연구원 | 병렬 분기 구조의 나선형 인덕터 |
| KR100739063B1 (ko) * | 2005-11-07 | 2007-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100739642B1 (ko) * | 2005-11-24 | 2007-07-13 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100800934B1 (ko) * | 2006-12-11 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
1996
- 1996-10-23 KR KR1019960047723A patent/KR100225847B1/ko not_active IP Right Cessation
-
1997
- 1997-10-22 JP JP9290153A patent/JPH10125859A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100225847B1 (ko) | 1999-10-15 |
| KR19980028600A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548265A (en) | Thin film magnetic element | |
| US5355301A (en) | One-chip type switching power supply device | |
| US5610433A (en) | Multi-turn, multi-level IC inductor with crossovers | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US7667566B2 (en) | Inductor structure | |
| JP4505201B2 (ja) | ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法 | |
| CN100382208C (zh) | 电感元件 | |
| JP2006511068A (ja) | プレーナ誘導性コンポーネント及びプレーナインダクタコンポーネントを有する集積回路 | |
| US6867677B2 (en) | On-chip inductive structure | |
| JP2004221475A (ja) | 誘導素子 | |
| JP2007110129A (ja) | 集積インダクター | |
| JP2001522144A (ja) | 一体構造インダクタ | |
| JP2005501418A (ja) | 並列分岐構造の螺旋形インダクタ | |
| US10553353B2 (en) | Parallel stacked inductor for high-Q and high current handling and method of making the same | |
| EP1498913B1 (en) | High-Q inductor for high frequency | |
| EP1357599B1 (en) | Parallel spiral stacked inductor on semiconductor material | |
| TW200903537A (en) | Inductor structure | |
| JP2009260141A (ja) | インダクタ素子を備えた半導体装置 | |
| JPH04237106A (ja) | 集積化インダクタンス素子及び集積化トランス | |
| TW200834914A (en) | Structure of inductor | |
| JPH10125859A (ja) | 螺旋型インダクタ | |
| JPS60136363A (ja) | 半導体装置 | |
| JP2000232202A (ja) | 高周波用高ｑインダクタ | |
| JPH0684647A (ja) | インダクタンス素子 | |
| JP2004506320A (ja) | 集積化インダクタンス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |