JP2001522144A - 一体構造インダクタ - Google Patents

一体構造インダクタ

Info

Publication number
JP2001522144A
JP2001522144A JP2000519468A JP2000519468A JP2001522144A JP 2001522144 A JP2001522144 A JP 2001522144A JP 2000519468 A JP2000519468 A JP 2000519468A JP 2000519468 A JP2000519468 A JP 2000519468A JP 2001522144 A JP2001522144 A JP 2001522144A
Authority
JP
Japan
Prior art keywords
coil
substrate
inductor
axis
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000519468A
Other languages
English (en)
Inventor
エル−シャラウィ、エル−バダウィ、アミエン
ハシェミ、マジッド、エム．
Original Assignee
ナショナル サイエンティフィック コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナショナル サイエンティフィック コーポレイション filed Critical ナショナル サイエンティフィック コーポレイション
Publication of JP2001522144A publication Critical patent/JP2001522144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 一体構造インダクタがシリコンその他の基板に形成される。当該インダクタは、軸芯（５８）が基板に対して平行な少なくとも１つのコイル（６２）を具備する。別のコイル（６４）等の他のインダクタ素子は、コイル（６２）と電気的に直列に接続して、基板から離れるように磁力線をガイドしている。或一つの実施形態においては、磁性材料から形成された共通薄層コイルコアが２つのコイル（６２、６４）に対して設けられている。コイルコアは、２つのコイル（６２、６４）を通過する連続的な磁性材磁力線通路を提供している。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は一体構造インダクタの分野に関する。具体的には、インダクタが形成
されている基板から磁力線を離すように磁力線をガイドすべく構成された一体構
造インダクタに関する。
【０００２】
【背景技術】
能動素子や他の受動素子と共に集積回路に対して受動インダクタを組み込むこ
とにより、集積回路の性能の向上や製造コストの低減が達成される。一体構造受
動インダクタとして最も成功を収めた形態は、基板に対して平行な面上に形成さ
れた導電性のスパイラルである。このスパイラルインダクタが生ずる磁力線は、
基板に対して垂直に延びており、それ故に基板に入射している。スパイラルイン
ダクタは、ヒ化ガリウム（ＧａＡｓ）基板上に形成された場合に特に効果的であ
る。ヒ化ガリウムを基にした製法は、低外来性のシリコン（Ｓｉ）を基にした製
法よりも遥かに不経済である。従って、一般的には、シリコン基板を使用するこ
とが不適当である場合に限り、ＧａＡｓ基板が採用される。特に高周波数（例え
ば、＞３ＧＨｚ）を使用する場合は、ＧａＡｓでの実施に適している。このよう
な高周波数域においては、たいていの場合１ｎＨ以下のインダクタンスの値を示
す受動インダクタで充分である。そのような小さな値を示すインダクタであれば
、小さなダイエリアでスパイラルを形成することが可能である。更に、ヒ化ガリ
ウムが半絶縁性物質であるため、損失が少なく、高いクオリティーファクタ（Ｑ
）が得られる。
【０００３】 しかしながら、低外来性で遥かに低価なＳｉを基にした製法を採用することが
できる程の低周波数域（例えば、＜３ＧＨｚ）においては、一体構造受動インダ
クタの効果はうすれてしまう。このような低周波数域では、回路設計において、
より大きなインダクタンス値を示す受動インダクタが要求されるが、そのような
大きな値のインダクタンスを達成するのは困難である。他の因子を変更せずにイ
ンダクタンスの値を大きくするためには、その分のダイエリアが必要である。更
に、ＳｉはＧａＡｓよりも遥かに大きな電気伝導率を有しいてる。そのため、ヒ
化ガリウム基板に入射する場合と比較すると、Ｓｉ基板に入射する磁力線の束は
相当な誘導損失及びＱの低下を招来してしまう。Ｑが低いことは、インダクタン
スの値を更に大きくすることによってなんとか補うことが可能であるが、それに
はやはり更に広いダイエリアが必要となってくる。あいにく、所定のインダクタ
ンス値を実現するために使用されるダイエリアが拡大すると、これに伴って寄生
容量も増加してしまう。寄生容量が増加すると自己共振が低下し、低周波数域で
も誘導に失敗することが起こり得ることとなる。
【０００４】 スパイラルインダクタ以外のタイプの一体構造受動インダクタの形成が試みら
れてきた。有望視されている一体構造受動インダクタのタイプは、基板に対して
平行なコイル軸芯を有するコイルインダクタである。このタイプの受動インダク
タが有望視されているのは、インダクタの生じる磁力線が、基板をあからさまに
は貫通しないからである。そのため、Ｓｉ基板を使用した場合にも損失が低減で
きる。しかしながら、コイルインダクタは有望ではあるものの大きな成功を収め
てはおらず、設計者は能動インダクタや集積回路チップへの外部インダクタ素子
を使用しなければならない場合が多い。
【０００５】 コイルインダクタによって良好な結果が得られないのは、所定のダイエリアに
おいて十分に大きなインダクタンス値を生み出すことができないことと、Ｓｉを
基にする標準的な製法に本来不適合な処置を必要としこれに頼らざるを得ないこ
ととが少なくとも一部において原因である。基板から離れるように磁力線をガイ
ドするのが十分でなかったために、所定の狭いダイエリアで大きなインダクタン
ス値を得ることは、従来の一体構造受動コイルインダクタにおいては困難であっ
た。当該事項は一般的に所望される幾何学上の形態よりも大きくすることによっ
て補われるが、これによると寄生容量が増大するという不具合を来たしてしまう
。磁力線を経路付けてガイドするために磁性材量を使用することも効果はあるが
、従来技術では完全な磁気回路を形成することはできない。その結果、非磁性材
料を通過する磁気回路の一部は、最終的に得られるインダクタンスに対してイン
ダクタンスを抑制する方向に多大な影響を及ぼしていることとなる。
【０００６】 ディバイスの生産性の低下及び生産コストの増大を誘因するので、本来不適合
な又はその他の通常とは異なる処置が必要とされるのは望ましくない。本来不適
合な製法の１つに、複数の磁性材料層を使用することがある。磁性材料による単
一の層を設けることは変則的な製法であって、リスクが大きくなることを許容す
る場合のみに採用されるものである。リスクが大きくなるのは、半導体の製造に
用いられる磁性材料は、相当な程度硬く、通常の半導体材料とは大きく異なる熱
膨張率を有するものだからである。このリスクは、より多数の磁性材料層を設け
れば増大するし、磁性材料層が能動半導体層に接近するほど若しくは磁性材料が
分厚くなるほど増大する。磁性材料による複数の層を設けること、磁性材料を能
動的な層に近接して配置すること、又は分厚い磁性材料層を設けることは、生産
性を低下させ且つ生産コストを増大させる。
【０００７】
【発明の開示】
そこで、本発明の利点は、半導体基板から離れるように磁力線がガイドされて
性能の向上が図られた一体構造インダクタが提供されることにある。
【０００８】 本発明による他の利点は、単一又はより少ない磁性材料層しか用いない一体構
造インダクタが提供されることにある。
【０００９】 本発明による他の利点は、比較的薄い単一の磁性材料層しか用いず、当該磁性
材料層が能動素子から相当な程度に離間している一体構造インダクタが提供され
ることにある。
【００１０】 本発明による他の利点は、基礎基板を通過する磁束路を十分低減するために、
インダクタ素子を通過する磁力線をガイド且つ結合するように複数のインダクタ
素子を使用することにある。
【００１１】 本発明の他の利点は、高いQ及び高自己共振を示し、比較的狭いダイエリアで 比較的大きなインダクタンスを達成する一体構造インダクタが提供されることに
ある。
【００１２】 本発明の他の利点は、シリコン基板で形成することに適した一体構造インダク
タが提供されることにある。
【００１３】 本発明による上述の及び他の利点は、略平面状に拡がる半導体基板上に形成さ
れる一体構造インダクタによる或一つの構成によって達成される。インダクタは
、基板から離れるようにガイドされる磁力線を生じる。インダクタは第１の軸芯
を有するの第１のコイルを含む。第１のコイルは、第１の軸芯が基板平面に対し
て略平行となるように当該基板上に形成される。第２のコイルは第２の軸芯を有
し、第２の軸芯が基板平面に対して略平行となるように当該基板上に形成される
。第２のコイルは第１のコイルに対して電気的に直列に接続し、その結果、電流
が第１及び第２の軸芯に沿って第１及び第２のコイルを略逆方向に向かって流れ
るように構成されている。コイルコアは磁性材料で形成され、磁性材料が第１及
び第２の軸芯に沿って第１及び第２のコイル内を略連続的に貫通するように形成
されている。
【００１４】 本発明による上述の及び他の利点は、略平面状である半導体基板上に形成され
る一体構造インダクタによる別の構成によっても達成される。インダクタは基板
から離れるようにガイドされる磁力線を生ずる。インダクタの第１の導電スパイ
ラルは、第１の軸芯を有し、第１の軸芯が基板平面に対して略垂直となるように
当該基板上に形成される。第２の導電スパイラルは第２の軸芯を有し、第２の軸
芯が基板平面に対して略垂直となるように且つ第１の軸芯に対して略平行となる
ように当該基板上に形成される。インダクタの導電コイルは第３の軸芯を有し、
第３の軸芯が基板に対して略平行となるように基板上に形成されている。当該コ
イルは第１及び第２のスパイラルとは電気的に直列に結合している。また、当該
コイルは物理的には第１及び第２のコイルの間に配置されている。
【００１５】 本発明については、添付図面に照らして詳細な説明及び請求の範囲を参照する
ことによって一層理解されるであろう。尚、添付図面においては、類似の対象に
は同一の符号が付されている。
【００１６】
【発明を実施するための最良の形態】
図１は本発明によって形成される一体構造インダクタ２０の第１の側断面図で
ある。好ましい実施の形態においては、インダクタ２０は、シリコン（Ｓｉ）か
ら形成され得るがこれに限定されない一体構造基板２２上の集積回路（ＩＣ）２
１の一部として形成される。ＩＣ２１の基板２２は、その内部に任意の数のトラ
ンジスタ（図示せず）又はその他のディバイスを搭載することが可能である。従
来と同様に、基板２２は平面的な形状をしており、能動素子は基板２２の平面部
２４に形成される。
【００１７】 絶縁層２６が基板２２の平面部２４に積層される。層２６はＳｉＯ2によって １〜２μｍの厚さで形成される。但し、材料の選択や層の厚さは重要なパラメー
タではない。図１には表わしていないが、基板２２内部の能動ディバイスとの電
気的接触用の通路を設けるために、層２６にバイアスが貫通形成される。
【００１８】 層２６を堆積した後、導電層２８を層２６上に積層する。層２８は、望ましく
は従来の半導体製造技術に適合する金属（例えばＡｌ又はＣｕ）を用いて形成さ
れる金属層であり、更にバッファ層を含んでいてもよい。層２８はスパッタリン
グにより堆積可能であるが、堆積技術は重要ではない。層２８は、標準的な製造
技術において可能なかぎり分厚く堆積されるのが望ましい。より分厚く堆積する
のが望ましいのは、分厚い方がインダクタ２０の抵抗を下げることができるから
である。好ましい実施の形態においては、層２８は１〜２μｍの厚さで堆積され
る。層２８を堆積した後、層２８は従来の技術によりエッチングされてパターニ
ングされる。インダクタ２０の形成に際して使用されるパターンは、図３〜９を
参照して後述する。
【００１９】 導電層２８にパターニング及びエッチングを施した後、絶縁層３０が導電層２
８上に積層される。層３０は、望ましくは１〜１５μｍの厚さで形成される。コ
イルインダクタのインダクタンス値は、コイルの直径の２乗に比例する。後に詳
述するように、層３０の厚みは、コイルの直径に寄与している。従って、高イン
ダクタンス値を達成するためには、薄い層３０よりも分厚い層３０である方が望
ましいのである。加えて、層３０が分厚いほど、次に積層される層が基板２２の
平面部２４から遠くに離隔され、次に積層される層が基板２２に与える物理的な
不具合が除去される。当業者に周知の方法でＣＶＤ酸化膜、ポリイミド又はＳＯ
Ｇ処理を行うことよって層３０を形成することが可能である。
【００２０】 絶縁層３０を形成した後、磁性材料層３２が積層される。層３２は、フェライ
トと酸素の化合（Ｆｅ3Ｏ4）又はその他の当業者に公知の磁性材料のような、薄
膜の強磁性材料またはセラミック複合磁性材料から形成される。望ましくは、磁
性材料は低電気伝導率を示す。層３２は、望ましくは、合理的に実現できる程度
に基板２２の平面部２４から遠くに離隔されているが、これは、層３２に用いら
れる従来の磁性材料が剛性及び熱膨張の観点から基板２２となにかしらの不具合
を有しがちだからである。更に、過剰に分厚い層３２は基板２２との不具合に拍
車をかけてしまうため、層３２が過剰に分厚くならないように注意が必要である
。好ましい実施の形態においては、層３２は望ましくは１５μｍ未満の厚さに維
持され、製法上の適合性の観点からは１〜１０μｍの範囲である。層３２はスパ
ッタリングによって堆積可能である。堆積した後、層３２は、必ずしも必要では
ないが、磁性材パターンを形成すべくパターニング及びエッチングが施されるが
、これについては図３〜９を参照して後述する。
【００２１】 層３２の形成に続いて、絶縁層３４が層３２上に形成される。層３４は、層３
０を補完しており、１〜１５μｍの厚さで形成され、これによって磁性材料層３
２が、層３０、３２及び３４によって構成されるコイル中央領域３６の略中央に
配置されることとなる。当業者に周知の方法でＣＶＤ酸化膜、ポリイミド又はＳ
ＯＧ処理を行うことよって層３４を形成することが可能である。
【００２２】 絶縁層３４を形成した後、導電層２８との物理的かつ電気的な接触を図るため
、導電プラグ３８をコイル中央領域３６を貫通するように形成する。プラグ３８
は、先ずコイル中央領域３６を貫くバイアスを形成するようにパターニング及び
エッチングを施すことにより形成することができる。当該バイアス内にプラグ３
８を形成するのには、タングステン（Ｗ）を用いた選択ＣＶＤ法によるのが望ま
しい。次に、基板２２のトップ面を平面とするためにフォトレジストによる平面
化処理を施し、平面化エッチバック工程を繰返すことにより感光膜と金属を均一
に除去する。
【００２３】 導電プラグ３８を形成した後、導電層４０をコイル中央領域３６上に積層して
層４０を物理的かつ電気的にプラグ３８に接触させる。層４０は、望ましくは、
従来の半導体製造技術に適合する金属（例えばＡｌ又はＣｕ）を用いて形成され
、更にバッファ層を含んでいてもよい。層４０はスパッタリングにより堆積され
るが、堆積技術は重要ではない。望ましくは、層４０は標準的な製造技術で可能
な限り分厚く堆積される。より分厚くすればインダクタ２０の抵抗を下げること
ができるので、より分厚い方が望ましい。上述の導電層２８とは異なり、この後
の製造工程が少ないので、層４０はより分厚く堆積可能である。５〜２０μｍな
いしこれよりも分厚くてもよい。層４０を堆積した後、層４０には従来の技術に
よりパターニング及びエッチングが施される。インダクタ２０を形成するのに採
用されるパターンは図３〜９を参照して後述する。
【００２４】 層４０の形成及びパターニングに続いて、パッシベーション層４２が積層され
、これにて標準的な製造技術にしたがってＩＣ２１が完成することとなる。
【００２５】 図２は、本発明によって形成される一体構造インダクタ２０’の第２の側断面
図である。インダクタ２０’はインダクタ２０と類似しているが、コイル中央領
域３６において両インダクタ間に差異が見られる。インダクタ２０はコイル中央
領域３６において層３０、３２及び３４を含んでいるが（図１参照）、インダク
タ２０’はコイル中央領域３６においては層３０’しか含んでいない。層３０’
は層２８上に積層された絶縁層である。層３０’は厚さ５〜５０μｍで形成され
るのが望ましい。厚みが増す程に、コイルの直径が大きくなり且つその結果イン
ダクタ２０’のインダクタンスの値が大きくなる。当業者に周知の方法でＣＶＤ
酸化膜、ポリイミド又はＳＯＧ処理を行うことよって層３０’を形成することが
可能である。
【００２６】 このように、インダクタ２０’からは磁性材料３２（図１）が省略されている
ので、インダクタ２０’はインダクタ２０（図１）とは相違する。磁性材料３２
を省略することは望ましのであるが、それは、これによって製造工程におけるリ
スクが低減され、そして製造工程におけるリスクが低減されることにより生産性
が向上し且つコストが低下するからである。しかしながら、磁性材料層３２を省
略すると、所定のダイエリアにおけるインダクタンス値がインダクタ２０よりも
低下するという犠牲を払うことになる場合がある。
【００２７】 図３は、インダクタ２０（図１）及びインダクタ２０’（図２）の一部をなす
コイル４４の平面図である。コイル４４の理解には本質的でないので、ＩＣ２１
を構成する複数の層は略記してある。図３の破線は、導電層２８において離間し
て形成された下位トレース４６を表わす。トレース４６の各々の間にはランド領
域４８が存在する。実線は導電層４０において離間して形成された上位トレース
５０を表わす。各トレース５０はランド領域５２を挟んで離間している。
【００２８】 図３に表わした実施形態においては、上位トレース５０はランド領域４８の上
位に位置し、下位トレース４６はランド領域５２の下位に位置しており、下位ト
レース４６のトレース伸張部５４は上位トレース５０の下位にまで伸長し、上位
トレース５０のトレース伸張部５６は下位トレース４６の上位にまで伸長してい
る。半導体製造における従来のフォトリソグラフ技術によって効率良くレイアウ
トするように互いに垂直である方向にのみトレースが延びているので、当該形態
は望ましい。さらに、当該形態によると、寄生容量を低減すべく下位トレース４
６が上位トレース５０から離隔されている。しかしながら、低自己共振であって
も問題とならない低周波数域で使用するような他の条件で使用する場合には、上
位トレース５０は下位トレース４６の上位に位置し、所定のダイエリアにおける
コイルの巻数を増加することができる。所定のダイエリアにおいてより多くのコ
イルを巻くことにより高インダクタンス値を達成できるが、上位トレース５０を
下位トレース４６の上位に位置させると寄生容量も増加する。
【００２９】 図４はコイル４４の側面図である。図３及び４を参照すると、プラグ３８は、
トレース伸張部５４及び５６で上位トレース５０を下位トレース４６に電気的に
接続している。即ち、コイル４４は下位トレース４６とそのトレース伸張部５４
、上位トレース５０とそのトレース伸張部５６、及び導電層３８から構成されて
いる。コイル４４は、基板２２の平面部２４に対して略平行に延びるコイル軸芯
５８を有している。望ましくは、狭いダイエリアで大きなインダクタンス値を得
ることを可能とするため、半導体製造における従来のフォトリソ技術を用いて効
率良くレイアウトすべく軸芯５８が略直線的に延びるようにコイル４４をレイア
ウトする。インダクタ２０（図１）かインダクタ２０’（図２）かの何れが形成
されるかによって、コイル４４の上位トレース５０及び下位トレース４６の間の
中央に磁性材料から形成されるコイルコアが設けられるか否かが決せられる。
【００３０】 図４は、電流を通電させた際に形成される磁力線を仮想線で表わしたもので、
当該磁力線は、コイル４４の一端部における軸芯５８から放射状に発散している
。しかしながら、磁力線の一部が基板２２に入射しているので、このような磁力
線パターンは望ましくない。そこでコイル４４は、基板２２から離れるように磁
力線をガイドすべく、後述する態様で他のインダクタ素子と結合される。
【００３１】 図５は、本発明によって形成される一体構造インダクタ２０の第１の実施形態
の平面図である。図６は、図５に示された第１の実施形態の側面図である。図５
及び６を参照すると、インダクタ２０は、図１を参照して上述した磁性材料層３
２の磁性材料から構成されているコイルコア６０と２つのコイル６２及び６４と
を含んでいる。コイル６２及び６４は、図１、３及び４を参照して上述したよう
に各々が所望の態様で形成される。コイル６２は、望ましくはコイル６４に近接
して配置され、インダクタ２０の所定のダイエリアにおいて最大のインダクタン
ス値が達成される。望ましくは、コイル６２の軸芯５８はコイル６２の軸芯５８
に対して平行である。コイルコアは、望ましくは、コイル６２、コイル６４及び
これらのコイル６２、６４に挟まれたコイル間ギャップ領域６６により占められ
るダイエリアよりも広い面積を占めるように形成される。
【００３２】 好ましい実施の形態においては、トレース５０及び４６は各々のコイル６２及
び６４のコイル幅Ｗを規定している。コイル６２及び６４は、各々複数の巻きを
有しており、各一巻きがトレース５０及び４６を含んでいる。巻きは、概して端
トレース６８の間に範囲を限られて設けられている。コイルコア６０は、望まし
くはコイル６２及び６４に占められているダイエリアよりも、端トレース６８か
ら少なくともＷの距離だけ長い。これにより、磁性材料製でコイル６２及び６４
を共に通過する連続通路が確保されることとなる。略連続磁性材通路を使用する
と、絶縁領域を通過する磁力線によってインダクタンスの値がひどく抑制される
ことはなくなる。図５及び６における破線の磁力線６７は、コイル６２及び６４
を通過する磁気回路を示している。コイル軸芯５８と同じ高さにあるコイルコア
６０は、図４に示されているように磁力線を放射状に発散させるのではなく、コ
イルコア６０内に磁力線を鉛直方向に密にさせる。
【００３３】 更に、コイル６２及び６４のコイル軸芯５８に沿って電流が反対方向に進むよ
うに、コイル６２及び６４は電気的に直列に接続されている。従って、各コイル
６２及び６４の生じる磁力線は、図４に示されるように放射状に発散するのでは
なく、他方のコイル６２及び６４の中心に向けて誘引ないしガイドされる。これ
により、コイル間ギャップ領域６６における磁力線が打ち消され、磁力線はコイ
ル６２及び６４に共有されるループとなるように強いられる。
【００３４】 このように、好ましい実施形態は、望ましくない分厚さでしかも小さいコイル
コアを使用しているわけではなく、複数のコイルが占める物理的な外形寸法を越
えた面積を占める薄い共通コイルコアを使用している。これにより、全磁力線通
路が共通磁性材料内において複数のコイルを通過することとなる。同時に、磁性
材料層３２（図１）が、可能な限り薄く形成されて、基礎とされる基板２２に対
して不適合となるリスクが低減されることとなる。導電プラグ３８（図１及び４
）は、望ましくはコイルコア６０を貫通し、更にコイルコア６０を形成する層３
２に接触している。コイルコア６０を形成するのに用いられる磁性材料の電気伝
導率が低いので、短絡は生じない。図５はＩＣ２１の特定領域に形成された特定
のパターンを有するコイルコア６０を示すが、コイルコア６０のパターンにおい
てはなにも制約はない。即ち、磁性材料層３２（図１）は、必ずしも図５に表わ
されているようなパターンを形成すべくパターニング及びエッチングが施される
必要はなく、ＩＣ２１の表面全体にわたって形成されてもよいのである。
【００３５】 最小のダイエリアにおいてコイル６２及び６４の間に最大の磁束結合を得るた
めには、コイル６２及び６４が互いに相等しく配置される。即ち、コイル６２及
び６４の軸芯５８に対する直交線６９が、コイル６２の端部におけるコイル６２
の端トレース６８を通過し且つコイル６４の端部におけるコイル６４の端トレー
ス６８を通過するように、コイル６２及び６４が配置されている。
【００３６】 図７は、本発明によって形成される一体構造インダクタ２０の第２の実施形態
の平面図である。第２の実施形態は、図５に表わされた第１の実施形態に類似し
ている。しかしながら、インダクタ２０にはコイル７０及び７２が更に備え付け
られている。コイル７０及び７２は、望ましくは図１、３及び４を参照して上述
されたのと同様にして各々形成される。また、コイル７０及び７２は、これらの
軸芯５８が、互いに平行となり且つコイル６２及び６４の軸芯５８に対して垂直
となるように配向されるのが望ましい。コイル７０は、コイル６２及び６４の第
１の端側に位置し、コイル７２は、コイル６２及び６４の第２の端側に位置する
。この結果出来上がるインダクタ構造は、四角形の各辺に沿って配置したコイル
によって、四角形を成しているようになる。コイル６４、７２、６２及び７０は
、コイル６４及び６２を電流が反対方向へ流れるように電気的に直列に接続され
ており、そのためコイル７０及び７２を流れる電流も互いに逆方向となる。コイ
ルコア６０は、コイル６２、６４、７０及び７２が外形をなしてコイル間ギャッ
プ領域６６内包する全ダイエリアよりも広い領域を占めるように形態付けられて
いる。
【００３７】 インダクタ２０の図７に示された実施形態をインダクタ２０の図５に示された
実施形態と比較すると、磁力線の結合の態様が向上しており、磁力線を基板２２
から離すようにガイドする能力が向上している。そのため、より高いインダクタ
ンス値及びより高いＱ値が達成される。しかしながら、コイル間ギャップ領域６
６については、図５の実施形態よりも図７の実施形態の方が広くなっている。そ
して、所定のダイエリアにおけるインダクタンス値は、図７の実施形態では小さ
くなっている。それにもかかわらず、コンデンサや抵抗等の他の要素７３がコイ
ル間ギャップ領域６６の有効利用のために領域６６内に設置されるような場合に
は、図７の実施形態は実用においては特に望ましいものである。
【００３８】 一体構造インダクタ２０’に関して、図８は平面図であり、図９は側面図であ
る。図８及び９を参照すると、図２を参照して上述したように、インダクタ２０
’は望ましくはコイルコア６０を省略している（図５〜７）。インダクタ２０’
はスパイラル７４及び７６とコイル７８とを含んでいる。コイル７８は、図２、
３及び４を参照して上述したのと同様に形成されることが望ましい。スパイラル
７４及び７６は、好ましくは導電層４０のパターニング及びエッチングにより形
成される（図２）。
【００３９】 コイル７８は物理的にはスパイラル７４及び７６の間に配置され、スパイラル
７４及び７６とは電気的に直列接続している。スパイラル７４及び７６は基板２
２に対して垂直な軸芯８０を有しているが、これらは互いに平行である。軸芯８
０は、望ましくは上述したように基板２２に対して平行に延びるコイル７８の軸
芯５８と交差している。スパイラル７４及び７６が生じる磁力線は、軸芯８０で
示される方向でスパイラル７４及び７６に対して入出している。即ち、スパイラ
ル７４及び７６が生じる磁力線は基板２２方向に向いているのである。しかしな
がら、スパイラル７４及び７６は、これらの生ずる磁力線が所定の電流によって
互いに反対方向に方向付けられるように、望ましくは互いに反対方向に巻かれて
いる（即ち、時計方向と反時計方向）。
【００４０】 図９に最もよく示されているように、コイル７８の軸芯５８が通る面は、基板
２２の平面部２４とスパイラル７４及び７６が形成されている面との間に在る。
勿論、スパイラル７４及び７６は、望ましくは共に共通の導電層４０から形成さ
れる（図２参照）。従って、図９において破線８２で示されているように、スパ
イラル７４及び７６から基板２２に向かおうとする磁力線のほとんどは、基板２
２を通過するのではなくコイル７８によってガイドされる。同様に、本来図４に
示されるように基板２２に向かってコイル７８から放射状に発散する磁力線も、
スパイラル７４及び７６の中心に向かってガイドされる。このように磁力線が基
板２２を通過しないようにガイドされるので、損失が低減されてＱの値が向上す
る。更に、スパイラル７４及び７６とコイル７８とのにおける相互結合により、
インダクタンス値が全体として顕著に増加する。スパイラル７４及び７６をコイ
ル７８に近接して設けることにより、当該相互結合を向上してより大きなインダ
クタンス値を得ることができる。同様に、スパイラル７４及び７６の軸芯８０を
コイル７８の軸芯５８に適切に配向させることにより、相互結合を更に向上する
こともできる。
【００４１】 以上をまとめると、本発明によって、磁力線を半導体基板から離すようにガイ
ドして性能向上が図られた一体構造インダクタが提供される。当該インダクタは
１又は極力少ない数の磁性材料層を有している。比較的薄い磁性材料層を単一で
使用するのがよい。当該磁性材料層は能動素子から相当程度に離間して設けられ
る。コイルやスパイラルなどの複数のインダクタ素子が、当該インダクタ素子を
通過するように磁力線をガイドないし結合させて、基礎とされる基板を通過する
磁力線の通路を遥かに減少させる。比較的大きなインダクタンス値が、高Ｑ値及
び高自己共振を伴って、比較的狭いダイエリアにおいて達成される。また、本発
明による一体構造インダクタはシリコン基板上に形成されるのに適している。
【００４２】 好ましい実施の形態に則して本発明の説明をしてきた。しかしながら、当業者
であれば、本発明の範囲から逸脱することなく、上述の好適な実施形態に対して
種々の変更や修飾を施すことが可能であることは理解できよう。当業者に自明な
これらの又は他の変更及び修飾は、本発明の範囲に含まれるべきものである。
【図面の簡単な説明】
【図１】 本発明によって形成される一体構造インダクタの第１の側断面図である。
【図２】 本発明によって形成される一体構造インダクタの第２の側断面図である。
【図３】 本発明によって形成される一体構造インダクタの一部の構成の平面図である。
【図４】 図３のコイルの側面図である。
【図５】 本発明によって形成される一体構造インダクタの第１の実施形態の平面図であ
る。
【図６】 図５に示された第１の実施形態の側面図である。
【図７】 本発明によって形成される一体構造インダクタの第２の実施形態の平面図であ
る。
【図８】 本発明によって形成される一体構造インダクタの第３の実施形態の平面図であ
る。
【図９】 図８に示された第３の実施形態の側面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ハシェミ、マジッド、エム． アメリカ合衆国、カリフォルニア 94087、 サニーベイル、エル カミノ リアル ナ ンバー 502、1030 イー． Ｆターム(参考） 5F038 AZ04 BH01 BH11 DF02 EZ20

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 略平面（２４）に拡がる半導体基板（２２）に形成され、当
    該基板（２２）から離れるように磁力線（６７）をガイドする一体構造インダク
    タ（２０）であって、 第１の軸芯（５８）を有し、当該第１の軸芯（５８）が上記平面部（２４）に
    対して略平行となるように上記基板（２２）に形成された第１のコイル（６２）
    と、 第２の軸芯（５８）を有し、当該第２の軸芯（５８）が上記平面部（２４）に
    対して略平行となるように上記基板（２２）に形成された第２のコイル（６４）
    と、 磁性材料から形成され、略連続的な磁性材料通路が上記第１及び第２の軸芯（
    ５８）に沿って第１及び第２のコイル（６２、６４）を通過するように形成され
    たコイルコアと、を具備し、 電流が上記第１及び第２の軸芯（５８）に沿って互いに略逆方向に上記第１及
    び第２のコイル（６２、６４）を流れるように、第２のコイル（６４）は第１の
    コイル（６２）と電気的に直列に接続されている、一体構造インダクタ（２０）
    。
  2. 【請求項２】 上記第１及び第２の軸芯（５８）は略直線であって、当該第
    １及び第２の軸芯（５８）は互いに略平行である、請求項１に記載の一体構造イ
    ンダクタ（２０）。
  3. 【請求項３】 第３の軸芯（５８）を有し、当該第３の軸芯（５８）が上記
    平面部（２４）に対して略平行で上記第１及び第２の軸芯（５８）に対して略垂
    直となるように上記基板（２２）に形成された第３のコイル（７０）を更に具備
    し、当該第３のコイルは、第１及び第２のコイル（６２、６４）の間においてこ
    れらと電気的に直列に接続されている、請求項２に記載の一体構造インダクタ（
    ２０）。
  4. 【請求項４】 第４の軸芯（５８）を有し、当該第４の軸芯（５８）が上記
    平面部（２４）に対して略平行で上記第３の軸芯（５８）に対して略平行となる
    ように上記基板（２２）に形成されされた第４のコイル（７２）を更に具備し、
    当該第４のコイルは、電流が上記第３及び第４の軸芯（５８）に沿って互いに略
    逆方向に上記第３及び第４のコイル（７０、７２）を流れるように、第１及び第
    ２のコイル（６２、６４）の１つと電気的に直列に接続されている、請求項３に
    記載の一体構造インダクタ（２０）。
  5. 【請求項５】 上記第１のコイル（６２）は上記基板（２２）の第１の領域
    を占め、上記第２のコイル（６４）は上記基板（２２）の第２の領域を占め、上
    記第３のコイル（６０）は第１及び第２の領域の全域を占めている、請求項１に
    記載の一体構造インダクタ（２０）。
  6. 【請求項６】 上記第１及び第２のコイル（６２、６４）はコイル間ギャッ
    プ領域（６６）により互いに離間しており、上記コイルコア（６０）は、上記基
    板（２２）上の上記第１及び第２の領域に上記コイル間ギャップ領域（６６）を
    加えたよりも広い領域を占めている、請求項５に記載の一体構造インダクタ（２
    ０）。
  7. 【請求項７】 上記第１のコイル（６２）は、上記平面部（２４）に対して
    略平行で上記第１の軸芯（５８）に対して略垂直な方向に幅距離の長さ延びる複
    数の離間したトレース（４６、５０）を含み、上記コイルコア（６０）は、基板
    （２２）上の上記第１の軸芯（５８）に沿って上記トレース（４６、５０）を少
    なくとも上記幅距離の長さ越えて拡がる領域を占める、請求項５に記載の一体構
    造インダクタ（２０）。
  8. 【請求項８】 上記第１のコイル（６２）は、上記第１の軸芯（５８）に沿
    って互いに離間する第１及び第２の端トレース（６８）を含んでおり、 上記第２のコイル（６２）は、上記第２の軸芯（５８）に沿って互いに離間す
    る第３及び第４の端トレース（６８）を含んでおり、 上記第１及び第２の軸芯（５８）は互いに略平行であり、上記第３の端トレー
    ス（６８）は、上記第１の端トレース（６８）を通って上記第１及び第２の軸芯
    （５８）に対して略垂直な直線（６９）に近接して配置されている、請求項１に
    記載の一体構造インダクタ（２０）。
  9. 【請求項９】 上記第４の端トレース（６８）は上記第２の端トレース（６
    ８）を通って上記第１及び第２の軸芯（５８）に対して略垂直な直線（６９）に
    近接して配置されている、請求項８に記載の一体構造インダクタ（２０）。
  10. 【請求項１０】 上記基板（２２）は略シリコン製である、請求項１に記載
    の一体構造インダクタ（２０）。
  11. 【請求項１１】 第１の絶縁層（２６）が上記基板（２２）の上位に位置し
    、 互いに離間した第１のトレース（４６）へと形態付けられた第１の導電層（２
    ８）が上記第１の絶縁層（２６）の上位に位置し、 第２の絶縁層（３０）が上記第１の導電層（２８）の上位に位置し、 磁性材料層（３２）が上記第２の絶縁層（３０）の上位に位置し、 第３の絶縁層（３４）が上記磁性材料層（３２）の上位に位置し、 互いに離間した第２のトレース（５０）へと形態付けられた第２の導電層（４
    ０）が上記第３の絶縁層（３４）の上位に位置し、 複数の導電プラグ（３８）が上記第１のトレース（６４）から上記第２及び第
    ３の絶縁層（３０、３４）を通過して上記第２のトレース（５０）へ延びており
    、 上記第１のトレース（４６）と上記第２のトレース（５０）と上記導電プラグ
    （３８）とが、上記第１のコイル（６２）を構成し且つ上記第２のコイル（６４
    ）を構成するように形態付けられ、上記磁性材料層（３２）が上記コイルコア（
    ６０）を構成している、請求項１に記載の一体構造インダクタ（２０）。
  12. 【請求項１２】 上記磁性材料層（３２）の厚さは１５μｍ未満である、請
    求項１１に記載の一体構造インダクタ（２０）。
  13. 【請求項１３】 上記磁性材料層（３２）は、上記第１のトレース（４６）
    上の略連続な領域の上位に位置するよな寸法で設けられており、上記導電プラグ
    （３８）は、上記磁性材料層（３２）を貫通し且つ接触している、請求項１０に
    記載の一体構造インダクタ（２０）。
  14. 【請求項１４】 略平面（２４）に拡がる半導体基板（２２）に形成され、
    当該基板（２２）から離れるように磁力線（６７）をガイドする一体構造インダ
    クタ（２０）であって、 第１の軸芯（８０）を有し、当該第１の軸芯（８０）が上記平面部（２４）に
    対して略垂直となるように上記基板（２２）に形成された第１の導電スパイラル
    （７４）と、 第２の軸芯（８２）を有し、当該第２の軸芯（８２）が上記平面部（２４）に
    対して略垂直で上記第１の軸芯（８０）に対して略平行となるように上記基板（
    ２２）に形成された第２の導電スパイラル（７６）と、 第３の軸芯（５８）を有し、当該第３の軸芯（５８）が上記平面部（２４）に
    対して略平行となるように上記基板（２２）に形成された第３の導電コイル（７
    ８）と、を具備し、 当該コイル（７８）は、上記第１及び第２のスパイラル（７４、７６）と電気
    的に直列に接続され、物理的に上記第１及び第２のスパイラル（７４、７６）の
    間に配置されている、一体構造インダクタ（２０）。
  15. 【請求項１５】 上記第１及び第２の軸芯（８０）は、上記第３の軸芯（５
    ８）に沿って延びる直線に近接している、請求項１４に記載の一体構造インダク
    タ（２０）。
  16. 【請求項１６】 上記第１のスパイラル（７４）は、上記基板（２２）の平
    面部（２４）に対して平行であり離間している第１の面部に概ね形成されており
    、 上記第２のスパイラル（７６）は、上記基板（２２）の平面部（２４）に対し
    て平行であり離隔している第２の面部に概ね形成されており、 上記第３の軸芯（５８）は、上記基板（２２）の平面部（２４）と上記第１の
    面部の間に配置されており、 上記第３の軸芯（５８）は、上記基板（２２）の平面部（２４）と上記第２の
    面部の間に配置されいる、請求項１４に記載の一体構造インダクタ（２０）。
  17. 【請求項１７】 上記第１のスパイラル（７４）による磁力線（８２）は上
    記第１の軸芯（８０）に沿う第１の方向への方向性を有し、 上記第２のスパイラル（７６）による磁力線（８２）は上記第２の軸芯（８０
    ）に沿う第２の方向への方向性を有し、 上記第１の方向は第２の方向に対して逆向きである、請求項１４に記載の一体
    構造インダクタ（２０）。
  18. 【請求項１８】 上記基板（２２）は略シリコン製である、請求項１４に記
    載の一体構造インダクタ（２０）。
  19. 【請求項１９】 第１の絶縁層（２６）が上記基板（２２）の上位に位置し
    、 互いに離間した第１のトレース（４６）へと形態付けられた第１の導電層（２
    ８）が上記第１の絶縁層（２６）の上位に位置し、 第２の絶縁層（３０’）が上記第１の導電層（２８）の上位に位置し、 第２の導電層（４０）が、上記第２の絶縁層（３０’）の上位に位置し、上記
    第１のスパイラル（７４）と上記第２のスパイラル（７６）と互いに離間した第
    ２のトレース（５０）へと形態付けられており、 複数の導電プラグ（３８）が、上記第１のトレース（４６）から上記第２の絶
    縁層（３０’）を通過して上記第２のトレース（５０）に延びており、 上記第１のトレース（４６）と上記第２のトレース（４６）と上記導電プラグ
    （３８）とが上記コイル（７８）を構成するように形態付けられている、請求項
    １４に記載の一体構造インダクタ（２０）。
  20. 【請求項２０】 略平面（２４）に拡がる半導体基板（２２）に形成され、
    当該基板（２２）から離れるように磁力線（６７）をガイドする一体構造インダ
    クタ（２０）であって、 上記基板（２２）の第１の領域の上位に位置するように当該基板（２２）に形
    成され、上記平面部（２４）に対して略平行に延びる第１の軸芯（５８）を有す
    る第１のコイル（６２）と、 上記基板（２２）の第２の領域の上位に位置するように当該基板（２２）に形
    成され、上記平面部（２４）及び第１の軸芯（５８）に対して略平行に延びる第
    ２の軸芯（５８）を有し、上記第１のコイル（６２）に対してはコイル間ギャッ
    プ領域（６６）を介して離間している第２のコイル（６４）であって、電流が上
    記第１及び第２の軸芯（５８）に沿って互いに略逆方向に上記第１及び第２のコ
    イル（６２、６４）を流れるように第１のコイル（６２）と電気的に直列に接続
    している第２のコイル（６４）と、 磁性材料から形成され、略連続的な磁性材料通路が上記第１及び第２の軸芯（
    ５８）に沿って第１及び第２のコイル（６２、６４）を通過するように、上記基
    板（２２）の上記第１の領域、第２の領域及びコイル間ギャップ領域（６６）を
    越えて拡がる領域の上位に位置するように形成されたコイルコア（６０）と、を
    具備する一体構造インダクタ（２０）。
  21. 【請求項２１】 略平面（２４）に拡がる半導体基板（２２）に形成され、
    当該基板（２２）から離れるように磁力線（６７）をガイドする一体構造インダ
    クタ（２０）であって、 コイル軸芯（５８）を有し、当該コイル軸芯（５８）が上記基板平面部（２４
    ）に対して略平行な直線に沿って第１及び第２の相反する両方向へ延びるように
    上記基板（２２）に形成される導電コイル（７８）と、 上記基板平面部（２４）に対して平行で離間した第１の面部において上記基板
    （２２）に形成され、上記基板平面部（２４）に対して略垂直で且つ上記導電コ
    イル（７８）から上記第１の方向に向うコイル軸芯（５８）に近接する第１の軸
    芯線（８０）を有する第１の導電スパイラル（７４）と、 上記基板平面部（２４）に対して平行で離間した第２の面部において上記基板
    （２２）に形成され、上記基板平面部（２４）に対して略垂直で且つ上記第１の
    軸芯線（８０）に対して略平行で、上記導電コイル（７８）から上記第２の方向
    に向うコイル軸芯線（５８）に近接する第２の軸芯線（８０）を有する第２の導
    電スパイラル（７８）と、を具備し、 上記導電コイル（７８）は、上記第１のスパイラル（７４）及び第２のスパイ
    ラル（７６）による磁力線（８２）が略逆向きの方向性を有するように第１及び
    第２のスパイラル（７４、７６）に電気的に直列に接続し、上記コイル軸芯（５
    ８）は、上記基板（２２）の平面部（２４）と第１の面部との間、及び上記基板
    （２２）の平面部（２４）と上記第２の面部との間に位置している、一体構造イ
    ンダクタ（２０）。
JP2000519468A 1997-10-31 1998-10-27 一体構造インダクタ Pending JP2001522144A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/962,377 US6013939A (en) 1997-10-31 1997-10-31 Monolithic inductor with magnetic flux lines guided away from substrate
US08/962,377 1997-10-31
PCT/US1998/022725 WO1999023702A1 (en) 1997-10-31 1998-10-27 Monolithic inductor

Publications (1)

Publication Number Publication Date
JP2001522144A true JP2001522144A (ja) 2001-11-13

Family

ID=25505768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000519468A Pending JP2001522144A (ja) 1997-10-31 1998-10-27 一体構造インダクタ

Country Status (5)

Country Link
US (2) US6013939A (ja)
EP (1) EP1027732A4 (ja)
JP (1) JP2001522144A (ja)
AU (1) AU1123299A (ja)
WO (1) WO1999023702A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191468B1 (en) 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
US6441715B1 (en) * 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US6240622B1 (en) 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
US6535098B1 (en) * 2000-03-06 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Integrated helix coil inductor on silicon
US6441442B1 (en) * 2000-05-30 2002-08-27 Programmable Silicon Solutions Integrated inductive circuits
US6917095B1 (en) 2000-05-30 2005-07-12 Altera Corporation Integrated radio frequency circuits
US6309922B1 (en) * 2000-07-28 2001-10-30 Conexant Systems, Inc. Method for fabrication of on-chip inductors and related structure
DE10117989C1 (de) * 2001-04-10 2002-05-23 Alstom Power Energy Recovery Gmbh Dampferzeuger
US6489853B1 (en) 2002-03-19 2002-12-03 Z-Communications, Inc. Low phase noise oscillator
US20050077992A1 (en) * 2002-09-20 2005-04-14 Gopal Raghavan Symmetric planar inductor
JP4059498B2 (ja) * 2003-10-24 2008-03-12 ローム株式会社 半導体装置
WO2006075217A1 (en) * 2005-01-12 2006-07-20 Koninklijke Philips Electronics N.V. Inductor
DE102005014929B4 (de) * 2005-04-01 2008-04-17 Newlogic Technologies Gmbh Integrierte Spule und integrierter Transformator
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
GB2492872B (en) * 2008-08-29 2013-05-01 Cambridge Silicon Radio Ltd Inductor structure
GB2462885B (en) 2008-08-29 2013-03-27 Cambridge Silicon Radio Ltd Inductor structure
US8436707B2 (en) * 2010-01-12 2013-05-07 Infineon Technologies Ag System and method for integrated inductor
CN102376693B (zh) * 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
US8405482B2 (en) 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
US8742539B2 (en) * 2012-07-27 2014-06-03 Infineon Technologies Austria Ag Semiconductor component and method for producing a semiconductor component
DE102012216101B4 (de) * 2012-09-12 2016-03-24 Festo Ag & Co. Kg Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) * 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US10109404B2 (en) * 2013-08-30 2018-10-23 Virginia Tech Intellectual Properties, Inc. Low profile coupled inductor substrate with transient speed improvement
US10636560B2 (en) * 2016-03-11 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Induction based current sensing
JP2021150339A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体集積回路装置および発振回路装置
CN116052981B (zh) * 2023-03-31 2023-06-13 北京航天微电科技有限公司 磁性薄膜电感及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614554A (en) * 1968-10-24 1971-10-19 Texas Instruments Inc Miniaturized thin film inductors for use in integrated circuits
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
US5070317A (en) * 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
US5227659A (en) * 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
JP3141562B2 (ja) * 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
CA2100135C (en) * 1992-07-10 1997-11-04 Makoto Kawakami Dc current sensor
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US5610433A (en) * 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
US5563582A (en) * 1994-10-28 1996-10-08 Texas Instruments Incorporated Integrated air coil and capacitor and method of making the same
US5635892A (en) * 1994-12-06 1997-06-03 Lucent Technologies Inc. High Q integrated inductor
US5545916A (en) * 1994-12-06 1996-08-13 At&T Corp. High Q integrated inductor
EP0778593B1 (en) * 1995-12-07 2000-11-22 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for realizing magnetic circuits in an integrated circuit
US5760456A (en) * 1995-12-21 1998-06-02 Grzegorek; Andrew Z. Integrated circuit compatible planar inductors with increased Q

Also Published As

Publication number Publication date
US6013939A (en) 2000-01-11
EP1027732A4 (en) 2001-03-14
EP1027732A1 (en) 2000-08-16
WO1999023702A1 (en) 1999-05-14
AU1123299A (en) 1999-05-24
US6281778B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
JP2001522144A (ja) 一体構造インダクタ
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US7107666B2 (en) Method of manufacturing an ultra-miniature magnetic device
JP4505201B2 (ja) ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法
US6611035B2 (en) Ferrite magnetic film structure having magnetic anisotropy, method of manufacturing the same, and planar magnetic device employing ferrite magnetic film structure having magenetic anisotropy
US5095357A (en) Inductive structures for semiconductor integrated circuits
US6750750B2 (en) Via/line inductor on semiconductor material
US20030070282A1 (en) Ultra-miniature magnetic device
US20060220776A1 (en) Thin film device
JPH08250332A (ja) ３次元集積回路インダクタ
JP2000511350A (ja) 集積回路のための導電体
JP2005175434A (ja) 集積回路内に形成されたインダクタ
JP2002525846A (ja) 一体型の誘導性素子及びその製造方法
JP2004524696A (ja) Ｉｃデバイス用の集積トロイダル・コイル・インダクタ
US10163558B2 (en) Vertically stacked inductors and transformers
JPH09162354A (ja) 集積インダクタ構造およびその製造方法
US20040070893A1 (en) Microtransformer for system-on-chip power supply
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
TWI489613B (zh) 積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構
US7262481B1 (en) Fill structures for use with a semiconductor integrated circuit inductor
US8531002B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
JP4200631B2 (ja) オンチップ・コイルとその製造方法
US6420954B1 (en) Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply
JP2003078017A (ja) 半導体装置
JPH0950916A (ja) 薄膜形磁気素子