TWI489613B - 積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構 - Google Patents

Description

積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構

本發明係關於積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構。

磁性材料可用於製造微電子裝置，諸如電感器及變壓器裝置。電感器及變壓器結構可用於微電子電路中，諸如晶片上及封裝上電壓轉換器、RF高頻電路、雷達應用及EMI雜訊降低電路。為了獲得最大之電感，應該使磁通量損失降到最小，以避免明顯之電感損失。

【發明內容及實施方式】

以下詳細說明係參考圖式而說明，該等圖式係藉由圖說方式表示實施本發明之特別實施例。這些實施例係經詳細說明而足以使熟悉本項技術人士可實施本發明。必須瞭解者為，本發明各種實施例雖然不一樣，但並不一定是互不相容。例如，於不背離本發明精神及範疇前提下，藉由一個實施例而於此處所說明之特性、結構或特徵可以其它實施例來實施。此外，必須瞭解者為，於不背離本發明精神及範疇前提下，於每一揭示之實施例中之各別元件之位置或配置係可修改。因此，以下詳細說明並不在於限制，而且本發明範疇僅由申請專利範圍及適當地連同其均等物之所有範圍來予以界定。於所有圖式中，類似之元件符號表示相同或類似之功能性。

以下係說明形成微電子結構之方法及關聯結構。這些方法可包含形成磁性材料之第一層於基底上、形成氧化物層於該磁性材料之第一層上、形成至少一個導電結構於該磁性材料之第一層上、形成介電層於該至少一個導電結構上、形成該磁性材料之第二層於該至少一個導電結構上、以及形成耦接至該磁性材料之第一層及該磁性材料之第二層之磁性通孔，其中該磁性通孔係包含用以增加電感結構之電感之形狀。本發明之方法係能製造微電子裝置，諸如例如電感器及變壓器結構。這種微電子裝置可包含通孔結構，該通孔結構被最佳化用以獲得良好之電感值，進而達成改善之裝置效能。

圖1a至1j表示形成例如諸如電感器結構之微電子結構之方法之實施例。圖1a表示基底100之一部份之剖面圖。可構成基底100之材料諸如但不限於：矽、絕緣體上矽、鍺、銻化銦、碲化鉛、神化銦、磷化銦、砷化鎵、銻化鎵或其組合。

基底100可進一步包含如本技術所知之微電子封裝材料及結構。於一個實施例中，基底100可包含電晶體及其它裝置，其共同形成微處理器。於一個實施例中，基底100可包含共同形成多個微處理核心於單一晶片上之裝置。於一個實施例中，基底可包含多層金屬化之CMOS(互補金屬氧化物半導體)裝置。

磁性材料之第一層102可形成於基底100之上(圖1b)。於一個實施例中，磁性材料102可包含高頻非晶磁性材料。於一些實施例中，磁性材料102可包含之材料諸如CoZrTa、CoZrNb、NiFe、CoP、CoPB、CoPRe、CoZr、CoZrMo、FeCoAIN、CoZrTaN、FeCoP、CoPW、CoPBW、FeTaN、FeCoBSi、及其組合。磁性材料之第一層102可包含約0.1微米至約10微米之厚度103。

例如可使用諸如濺散、電鍍、化學氣相沉積(CVD)或其它薄膜沉積技術之沉積技術來磁性材料之第一層102。於一個實施例中，可使用濺散方法，其中薄鈦或鉭黏著可形成於磁性材料下方。於一個實施例中，諸如氧化物材料之薄介電材料層113可形成於磁性材料之第一層102上，而且於一些實施例中可包含約250nm至約1000nm埃之厚度(圖1c)。於其他實施例中，幾乎不出現薄介電材料層113。

於一個實施例中，至少一個導電結構104可形成於薄介電材料層113上。於一個實施例中，該至少一個導電結構104可包括例如諸如銅線結構之銅互連結構，其可使用做為電感器線，於一些例子中可包括約1微米至約10微米之厚度105。該至少一個導電結構104之特殊厚度105係根據特殊應用而變化。

於一個實施例中，該至少一個導電結構104之厚度105及尺寸可增加及/或最佳化，用以獲取高Q-係數，並也能處理較大電流。於一些實施例中，諸如聚醯亞胺層106之介電層106可形成於至少一個導電結構104上及其周圍(圖1d)。於一個實施例中，介電層106可形成於頂表面107上及於各別導電結構104間之間隔109內。

磁性材料之第二層108可形成於該至少一個導電結構104之上(圖1d)，以形成電感結構116。電感結構116可包含例如各種電感器及變壓器結構/裝置，並可用於微電子電路，諸如晶片上及/或封裝上電壓轉換器、RF高頻電路、雷達及EMI雜訊降低電路。於一些裝置中，為了獲取理論上最大電感磁通量增加，兩個磁性材料層102、108必須接觸，以使磁通量損失降到最小為零。在高操作頻率之下，先前技術裝置之明顯電感會隨頻率而逐漸減少，這是因為流動於磁性材料中之渦流所造成之損失。因此，仔細設計之磁性通孔可用於將這種高頻電感結構之電感予以最大化。

沒有良好之磁性連接，磁通量會消失，進而導致裝置有明顯之電感損失。磁性連接可包括磁性通孔110，其包括其中磁性材料之第一層102及磁性材料之第二層108彼此接觸以完成用於磁通量之回路的區域。此處使用了術語「磁性通孔」，這是因為用於磁性通孔之最佳結構不同於電性通孔。

於一個實施例中，磁性通孔110可形成於基底100上，其中磁性通孔110可耦接至磁性材料之第一層102及磁性材料之第二層108。於一個實施例中，磁性通孔110可包含其中磁性材料之第一層102及磁性材料之第二層108彼此接觸之區域。於一個實施例中，電感結構116可包含次微米CMOS裝置之一部分，並可包括高頻非晶磁性材料及多層金屬化。

於一個實施例中，磁性通孔110可包含高度114及寬度112，其中磁性通孔110之高寬比可包括高度114對寬度112之比率，其包含約0.5至約1.5。於一個實施例中，可藉由將磁性通孔110設計成具有約1:1之高寬比，而最佳化電感結構116之電感。

於一些例子中，在垂直方向以具有良好磁性性質及最小渦流之磁性材料填充磁性通孔110會是困難的。於那些例子中，介電層106可形成/成形，使得介電層106之邊緣115變圓(圖1k、圖1l)。然後可將磁性材料形成於變圓之介電層106上，使得磁性通孔110之側壁111可以變圓之側壁111來形成/成形(圖1m)。

當磁性通孔110之側壁111變圓為不是垂直時，可利用本實施例之變圓磁性通孔而於微電子裝置中產生相當高之電感。於一個實施例中，電感結構116之電感可包含約3nH，其相較於先前技術之電感結構，可有約3倍電感之增加。於其它實施例中，依特殊應用最佳化而定，相較於不用磁性材料所獲得之電感(其一般可包含約0.6nH)，可有約27倍電感之增加。

於一個實施例中(圖3)，可使用電鍍程序來形成磁性材料，其中，在302，光阻材料可首先形成於種層(諸如20nm鈦層)之頂表面，該種層可設置於介電材料上。在304，然後約0.1至約0.2μm厚銅種層或0.3μm厚鈷種層可形成於種層上。在306，然後可用磁性材料來填充磁性通孔110，而且在308，然後可用化學機械研磨(CMP)程序從電感器結構之平坦表面移除銅種層及磁性材料。於另一個實施例中，亦可使用無電電鍍來沉積磁性材料，藉以省略種層之需要。

可將磁性通孔110結構/形狀最佳化，以於諸如例如根據特殊應用之圖1e之電感結構116的電感結構內獲取良好之電感。於另一個實施例中(參考圖1f)，電感結構116的磁性通孔110可被形成用以包含漸尖側壁111。於另一個實施例中(參考圖1g)，磁性通孔110可被形成用以包含斜角側壁111，其中側壁111之第一部份119可以不同於磁性通孔110之側壁111之第二部份120之角度來定向。

於一些實施例中，可藉由蝕刻入介電層106來形成漸尖或斜角側壁111，以形成漸尖或斜角側壁。使磁性通孔側壁漸尖及/或成斜角可改善磁性材料之磁性特性，這是因為水平方向之特性趨向於比垂直方向之特性更好。這是因為當更加逐漸傾斜而磁域延伸進入磁性通孔區域時，磁域並不會分裂。

於一個實施例中，電感結構116可包含至少一個額外磁性通孔122，其可形成鄰近於磁性通孔111(圖1h)。額外之磁性通孔可用於降低電感結構中之渦流。然後渦流可沿著最內部磁性通孔111之內表面流動，然後返回最外部磁性通孔122中。因為最內部磁性通孔111與最外部磁性通孔122之間之間隙可產生較高阻抗，因此可降低渦流。

於另一個實施例中，凹處可形成於下介電層124內，諸如氧化層，例如設置於磁性材料之第一層102之下方，其中至少一個導電結構104可凹進至下介電層124內達距離125(圖1i)。距離125取決於特殊應用，但在實施例中可包含約0.5至約5微米。磁性材料之第一層102及磁性材料之第二層108可交會，以於其交叉處可形成實質垂直區域126。這個垂直區域126利於降低磁場強度，藉以增加電感結構118之電感。

於另一個實施例中(圖1j)，磁性材料之第一層102及磁性材料之第二層108兩者中至少一者可形成用以延伸超出端末導電結構104’之邊緣達距離123。距離123可最佳化以使磁性電感達到最大。於一個實施例中，距離123可包含約10至約50微米，但將依特殊應用而定。如果形成了太長之距離123，渦流會太高而無法達成最佳裝置效能。以這種方法延伸磁性材料可增加電感而無須蝕刻及形成磁性通孔，雖然於一些實施例中，除了形成延伸之外，可選擇性地形成磁性通孔。磁通量會跟隨磁性材料之第二層108，直到其橋接跨越介電層106為止，且然後連接至磁性材料之第一層102。

圖2a表示單線變壓器之電感204，及圖2b表示12線變壓器之電感204’，兩者沒有磁性通孔206、206’，而有磁性通孔208、208’，做為從端末導電結構延伸磁性材料之距離202、202’之函數。於一些例子中，當磁性材料延伸超過端末導電結構之邊緣達到約50微米時，可使電感增加。

於一個實施例中，例如對應於磁性通孔之電感貢獻，磁性通孔之等效分激電感可由諸如圖1e之電感結構116之電感結構抽取。藉由以數學方式抽取磁性分激電感，可分析磁性通孔電感之貢獻。磁性通孔對整個電感之貢獻可被認為是與導電結構之「三明治」結構之電感並聯之分激電感，該導電結構係夾於磁性材料之第一層及磁性材料之第二層之間。

圖2c表示變壓器結構之經測量及模擬之分激電感210，做為頻率及通孔寬度212之函數。分激電感210以漸近線之方式隨著通孔寬度增加而接近最大值。然而於一些例子中，不可使通孔太寬，因為這會增加渦流，而渦流會影響電感器高頻反應。

本發明之優點包括提供製造磁性通孔之方法，用於在積體電路中利用磁性材料來使電感裝置之電感最大化。可根據本發明實施例製造諸如電感器及變壓器之電感裝置。可根據本發明實施例使用具有磁性材料之晶片上及/或封裝上變壓器、電容器、電感器來製造諸如操作電壓轉換器電路之電路，而且該等電路可用於例如伺服器及行動應用。使用根據本發明電施例之結構會有益於包含用於需要微等級電力管理之多核心處理器中之全整合式電壓轉換器。

雖然以上說明已經詳述可用於本發明方法之特定步驟及材料，但是熟悉本項技術人士將會瞭解，可進行許多修改及取代。因此，該等修改、替換、取代及增加係視為落入本發明精神及範疇內，如申請專利範圍所界定者。此外，必須瞭解者為，諸如電感結構之微電子裝置之特定態樣係本項技術中所熟知者。因此，必須瞭解者為，此處之圖式僅僅說明關於實施本發明之例示微電子裝置之部分。因此，本發明不限於此處所說明之結構。

100．．．基底

102．．．磁性材料之第一層

103．．．厚度

104．．．導電結構

104’．．．導電結構

105．．．厚度

106．．．介電層

107．．．頂表面

108．．．磁性材料之第二層

109．．．間隔

110．．．磁性通孔

111．．．側壁

112．．．寬度

113．．．薄介電材料層

114．．．高度

115．．．邊緣

116．．．電感結構

118．．．電感結構

119．．．第一部份

120．．．第二部份

122．．．磁性通孔

123．．．距離

124．．．下介電層

125．．．距離

126．．．垂直區域

雖然說明書最後係以申請專利範圍來特定指出及明確主張本發明所請求範圍，然而配合圖式來閱讀本發明詳細說明內容係可更充分地瞭解本發明優點。

圖1a至1m表示根據本發明實施例之結構。

圖2a至2c表示根據本發明實施例之圖表。

圖3表示根據本發明實施例之流程圖。

100．．．基底

102．．．磁性材料之第一層

104．．．導電結構

106．．．介電層

108．．．磁性材料之第二層

110．．．磁性通孔

111．．．側壁

112．．．寬度

113．．．薄介電材料層

114．．．高度

116．．．電感結構

Claims (19)

1. 一種形成電感結構之方法，包含：形成磁性材料之第一層於基底上；形成薄介電層於該磁性材料之第一層上；形成至少一個導電結構於該薄介電層上；形成介電層於該至少一個導電結構上，其中該介電層的邊緣變圓；形成該磁性材料之第二層於該至少一個導電結構上；以及形成耦接至該磁性材料之第一層及該磁性材料之第二層之磁性通孔，其中該磁性通孔之形狀係做成用以增加該電感結構之電感。
2. 如申請專利範圍第1項之方法，進一步包含其中該磁性通孔之形狀係做成而當作變圓側壁。
3. 如申請專利範圍第1項之方法，進一步包含其中該介電層係形成而具有變圓邊緣。
4. 如申請專利範圍第1項之方法，進一步包含其中該磁性通孔係形成而具有約0.5至約1.5之高寬比。
5. 如申請專利範圍第1項之方法，進一步包含其中該磁性通孔包含該磁性材料之第一層及該磁性材料之第二層彼此接觸之區域。
6. 如申請專利範圍第1項之方法，進一步包含其中該磁性材料之第一層及該磁性材料之第二層延伸超過末端導電結構之邊緣。
7. 如申請專利範圍第1項之方法，進一步包含其中凹處係形成於設置於該磁性材料之第一層之下方之下介電層內，且其中該至少一個導電結構係凹進至該下介電層內。
8. 如申請專利範圍第1項之方法，其中對應於該磁性通孔之電感貢獻，抽取等效分激電感。
9. 如申請專利範圍第1項之方法，進一步包含鄰近於該磁性通孔形成至少一個額外磁性通孔。
10. 如申請專利範圍第1項之方法，其中係使用電鍍程序來形成該磁性材料。
11. 如申請專利範圍第10項之方法，其中該電鍍程序實施光阻材料於設置於該第一層上之種層的頂表面上。
12. 一種電感結構，包含：磁性材料之第一層，設置於基底上；薄介電層，設置於該磁性材料之第一層上；至少一個導電結構，設置於該磁性材料之第一層上；介電層，設置於該至少一個導電結構上；該磁性材料之第二層，設置於該至少一個導電結構上；以及磁性通孔，耦接至該磁性材料之第一層及該磁性材料之第二層，其中該磁性通孔包含漸尖側壁，其中該漸尖側壁從頭到尾該漸尖側壁之角度實質上相同。
13. 如申請專利範圍第12項之結構，其中該磁性通孔包含該磁性材料之第一層及該磁性材料之第二層彼此接觸之區域。
14. 如申請專利範圍第12項之結構，其中該磁性通孔係包含約0.5至約1.5之高寬比。
15. 如申請專利範圍第12項之結構，進一步包含鄰近於該磁性通孔之至少一個額外磁性通孔。
16. 如申請專利範圍第12項之結構，進一步包含其中該磁性材料之第一層及該磁性材料之第二層延伸超過末端導電結構之邊緣。
17. 如申請專利範圍第12項之結構，進一步包含設置於該磁性材料之第一層之下方之下介電層內之凹處，其中該至少一個導電結構係凹進至該下介電層內。
18. 如申請專利範圍第17項之結構，其中該磁性材料之第一層及磁性材料之第二層係交會，以形成實質垂直區域。
19. 如申請專利範圍第12項之結構，其中該結構包含晶片上及封裝上電壓轉換器、RF高頻電路、EMI雜訊降低電路及雷達電路中至少之一之一部份。