JPH10154795A

JPH10154795A - 半導体チップにおけるインダクター及びその製造方法

Info

Publication number: JPH10154795A
Application number: JP34442296A
Authority: JP
Inventors: Rin Peichin; リンペイチン
Original assignee: Advanced Materials Engineering Research Inc
Current assignee: Advanced Materials Engineering Research Inc
Priority date: 1996-11-19
Filing date: 1996-11-19
Publication date: 1998-06-09

Abstract

(57)【要約】【課題】ＩＣの構造と製造工程に関するものであり、
とくに誘導回路をＩＣ回路の一部として組み入れ、その
ラインの幅を１μｍより小さくすることで、当該誘導回
路を完全にＩＣ回路の一部とする。【解決手段】半導体チップの数層間を貫く複数のヴァ
イア接続線１３５を利用し、半導体チップの数層上に置
かれており複数の誘導線１１５−１等を結合して形成さ
れる誘導線が半導体チップのＩＣ誘導コイルを形成し、
前記の数層上に置かれた誘導線と複数のヴァイア接続線
１３５はＩＣ工程により半導体チップ上に製造される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップにお
けるインダクター（ＩＣ誘導回路）及びその製造方法に
関するものであり、更に詳しくは、集積回路（ＩＣ）の
一部としてライン幅がほぼ１μｍあるいはそれ以下の誘
導回路を設置し、誘導回路が完全に組み入れられ集積回
路（ＩＣ）部品として採用されるインダクター（ＩＣ誘
導回路）及びその製造方法に関するものである。

【０００２】

【従来の技術】ＶＬＳＩ（very large system integrat
ion ）およびＵＬＳＩ（ultra-largesystem integratio
n）などの技術革新で回路は絶え間なく小型化されてい
るが、ＩＣについては技術的な問題から、誘導回路をＩ
Ｃに設置するに適さない状況にある。ＩＣ製造技術が一
般的に「層指向」で、連続で多数の水平面に適用するプ
ロセスを含むことから、この問題が発生する。しかし、
誘導回路は「非平面」構造を持ち、一般的に連続螺旋状
の形態を有する。この特徴的な非平面構造により誘導回
路をＩＣの一部として受け入れることができない。この
技術上の問題によりＩＣ技術の応用は深刻に制限されて
いる。誘導回路は多くのフィルター、発振器、共鳴器、
変圧器および多くのその他制御回路に使用され、伝達シ
グナル発生と処理、エネルギーの貯蔵、静電気放電（Ｅ
ＳＤ）や過電圧（ＥＯＳ）からの保護に応用される。こ
の誘導回路をＩＣチップに組み入れられないという問題
は、この領域における進歩を多いに制限するものであ
る。以下に示すように、誘導回路を含むデバイスの従来
の設計および製造技術は長い間あまり進歩していない。
このような困難のために、ＩＣを組み入れる全ての装置
は、ＩＣ製造技術の恩恵を受けていない。このため、誘
導回路の使用が必要な部品はＩＣ製造のデバイスに比べ
て容積が大きくてコストが高い。このため精密で有効な
ＩＣ製造技術を利用して小型化し、量産することが難し
い。

【０００３】米国特許第4,783,646 号の「盗難物品捜査
タッグシートとその製造方法」（１９８８年１１月８日
発行）において、松崎は盗難物品捜査タッグシートを示
している。このタッグシートには転送アンテナ部分、受
信アンテナ部分と上記２部分を連結する誘導器部分から
構成されている。タッグシートはさらに半導体のダイオ
ードチップを有し、半導体の基板の上に設置され、誘導
器部分の最初の部分に接続され、かつ基板の上部にScho
ttkyバリア電極を形成する。タッグシートはさらに第２
の導電パターンを有し、Schottkyバリア電極の導電体に
連結されている。半導体のダイオードチップと誘導器部
分は互いに平行に連結し、ＬＣ共鳴器を形成する。共鳴
器の周波数はダイオードの寄生（parasitic)の静電容量
とインダクタンスにより決定され、このタッグシートに
おいては2.4 nHである。

【０００４】松崎はＬＣ共鳴回路をプリント回路ボード
に設置する方法を示している。しかし、松崎の方法はＬ
Ｃ回路を製造する形態において、ダイオードの電極と平
行に誘導線を連結することにより、インダクタンスが寄
生の（parasitic)静電容量と一緒に発生するもので、誘
導器のみをＩＣチップ上に製造する方法を示していな
い。さらに、松崎が示す共鳴器のサイズは数百μｍの範
囲にあり、松崎が示した技術と部品の形態はラインの幅
が数μｍまたは１μｍ以下の範囲においてＩＣデバイス
を製造するのに応用できない。

【０００５】この他、米国特許第4,841,253 号の「増幅
器のＤＣバイアスのための多螺旋状誘導器」（１９８９
年６月２０日発行）において、Crabill はチップ上ＤＣ
バイアスを持つモノリシック半導体（Monolithic semic
onductor) を示しており、それにはそれぞれのバイアス
と半導体回路をつなぐ複数の連結された螺旋状の誘導器
を含む。図１、図２および図３に示す通り、これらの螺
旋状誘導器を含むこの特許で請求された誘導手段はいず
れもチップ外にある。これらのタイプの誘導回路は、水
平面において螺旋として伸びるという特殊な形態のた
め、ＩＣチップにおいて大きな部分を占めており、コン
パクトなＩＣ構成部分、とくにＶＬＳＩには不適当であ
る。さらに平面構造により、この平らな螺旋状誘導器が
供するインダクタンスは非常に限られている。Crabill
法に示され使用されている導体はかなり制限されてい
る。

【０００６】上記の螺旋状誘導器以外に、多くの装置に
利用される誘導回路はSikoraによる米国特許第4,800,32
3 号の「Ｖ_BE反応電流制限回路を有する間歇的充電負荷
のための単一端末の自己振動式ＤＣ−ＤＣコンバータ
ー」（１９８９年１月２４日発行）やKitchin による米
国特許第4,845,580 号の「ＡＣ−ＤＣスパイク除去のバ
ンドパスフィルター」（１９８９年７月４日発行）にも
示されている。これらの発明に占められた誘導回路は、
依然巻線回路の構成部分として紹介されている。これら
の誘導回路は明らかにＩＣデバイスの一部としてＩＣチ
ップ上に設置することができない。このため、ＩＣ装置
製造において、とくに誘導回路を使用する必要がある電
子デバイスにおいて、これらの制限を克服する構造と製
造方法を提供する必要がある。

【０００７】

【発明が解決しようとする課題】本発明の目的は、ＩＣ
上における誘導回路の構造と製造工程を提供して、前述
の従来の技術が抱える問題を克服することにある。とく
に、本発明の目的は、誘導回路を組み入れられるＩＣの
構造と製造方法を提供することにある。本発明の他の目
的は、誘導装置のサイズがＶＬＳＩまたはＵＬＳＩのラ
インの幅に相当するまで縮小できるような、誘導回路を
ＩＣデバイスの一部として組み入れられるＩＣの構造と
製造工程を提供することにある。本発明の他の目的は、
誘導回路に合体する電子デバイスが小型化でき、ＩＣ製
造工程の使用により量産できるような、誘導回路をＩＣ
デバイスの一部として組み入れられるＩＣの構造と製造
工程を提供することにある。本発明の他の目的は、誘導
回路に合体する電子デバイスの製造品質がＩＣ製造工程
の使用により改善されるような、誘導回路をＩＣデバイ
スの一部として組み入れられるＩＣの構造と製造工程を
提供することにある。本発明の他の目的は、誘導回路に
合体する電子デバイスにおけるスピード、制御の精密度
またはその他機能的特徴のような性能が、ＩＣ技術でよ
りよい設計とより高い製造品質により改善されるよう
な、誘導回路をＩＣデバイスの一部として組み入れられ
るＩＣの構造と製造工程を提供することにある。

【０００８】

【課題を解決するための手段】本発明はＩＣの構造と製
造工程に関するのもであり、とくに誘導回路をＩＣ回路
の一部として組み入れており、そのラインの幅が１μｍ
より小さくすることで、当該誘導回路を完全にＩＣ回路
の一部とする。簡単に言えば、好ましい実施例におい
て、本発明は誘導回路を備える。この誘導回路は、基板
層と誘電層とを含む半導体チップ上に製造される。この
誘導回路は、誘電層で囲まれた高磁化係数材料（ＨＭＳ
Ｍ）で構成される誘導コアを含む。誘導コアを囲む誘電
層はさらに、底部誘導線と、周囲の誘電層を貫く「ヴァ
イア(vias)」内の誘導線と、上部誘導線とを含む誘導線
で囲まれる。誘導線は、ＩＣ製造工程を使用することに
よってパターン化される。したがって、誘導コアと、誘
導コアを囲む誘電層と、周囲の誘導線は、誘導回路を形
成し、誘導回路は、基板層と誘電層とを含む半導体チッ
プ上に形成される。これらの目的と特徴は、一般的な技
術者が以下に示す図を参照し、発明の説明と各実施例を
読めば、本発明が述べる内容を十分に理解することがで
きる。

【０００９】

【発明の実施の形態】図１〜図７はＩＣ誘導回路１００
の製造工程を示す。図１は上部表面に誘導体層１１０を
支える基板１０５を示している。導電層１１５は誘導体
層１１０の上に配置される。導電層１１５はエッチング
やフォト・リソグラフィーのようなその他のＩＣ加工法
によりパターン化され、底部誘導線１１５−１を形成す
る。図２は、誘導体層１１０の上にパターン化された底
部誘導線１１５−１の鳥瞰図である。図３は、第２の誘
導体層１２０が底部誘導線上１１５−１に形成されてい
るの示している。高磁化係数材料層１２５は誘導体層１
２０の上に配置される。高磁化係数材料層１２５はさら
にエッチングされて誘導コア１２５−１を形成する。図
４は、誘導コア１２５−１の上部に別の誘導体層１３０
を設置する段階を示している。図５に示されるように、
複数のバイア（via)１３５は小さいピンホールであり、
誘導体層を貫いて形成されている。各バイアは導電物質
で充たされて、底部誘導線１１５−１に電気的に連結し
ている。図６は別の導電層１４０が上部の誘導体層１３
０上に形成されるのを示している。導電層１４０は図７
に示す通り、さらにエッチングとパターン化により、上
部誘導線１４０−１となる。各上部誘導線は２つのバイ
アと接続されて高磁化係数材料誘導コア１２５−１を囲
む回路を形成する。別の誘導体層１５０が上部誘導線１
４０−１に形成され、誘導回路１００全体を保護するパ
ッシベーションおよび絶縁層１５０となる。

【００１０】さらに、誘導回路１００の形態を一層明瞭
に示すため、図９、図１０および図１１に、誘導線の鳥
瞰図と透視図を示す。底部誘導線１１５−１と上部誘導
線１４０−１をヴァイア接続線１３５で接続して誘導線
を形成する。図１０は、誘導コア１２５−１を含む誘導
回路１００を、図９は誘導コア１２５−１を含まない誘
導回路１００をそれぞれ示す。この誘導回路１００形成
のため採用された誘導線の三次元多面形態は誘導回路を
形成し、ＩＣ回路設計者に従来の層指向ＩＣ設計概念が
持つ問題を回避する技術を提供するものである。図１２
はＥＳＤ保護のため一端の誘導線を内部回路１５５に、
別の一端はボンディング・パッド１６０に接続し、静電
気放電のため発生した過剰電流を放電させるという誘導
回路１００の透視図を示す。この静電気放電に反応し
て、誘導電圧と電流が誘導回路１００により発生され
る。誘導回路１００とは、接続された誘導線１１５−
１，１３５および１４０−１であり、一定の高電圧と高
電流が内部回路１５５で放電されるのを防ぎ、ＥＳＤや
ＥＯＳによるダメージを最小限に抑える。

【００１１】半導体チップ上に製造されたＩＣ誘導回路
１００が本発明により開示される。ＩＣ誘導回路１００
は、上部表面および底部表面のような半導体チップ上の
数層に配置される誘導線１１５−１，１４０−１のよう
な複数の誘導線の結合から構成され、半導体チップ上の
数層を貫き、半導体チップ１０５上にＩＣ誘導コイルを
形成するヴァイア接続線１３５が利用されている。この
ように、ＩＣ誘導コイルが半導体チップ１０５上に形成
される。数層上に配置された誘導線と複数のヴァイア接
続線はＩＣ加工により半導体チップ１０５上に製造され
る。図８は誘導回路１００から成る本発明の実施例を示
している。誘導回路１００は、基板１０５と誘導体層１
１０を含む半導体チップ上に製造されている。誘導回路
１００は高磁化係数材料から組成され、誘導体層１２
０，１３０に囲まれる誘導コア１２５−１を含む。１２
０，１３０のような誘導体層は誘導コア１２５−１を囲
み、さらに底部誘導線１１５−１、ヴァイア接続線１３
５、および上部誘導線１４０−１を含む誘導線に囲まれ
ている。誘導線はＩＣ製造工程においてパターン化され
る。つまり、誘導コア１２５−１、誘導コア１２５−１
を囲む誘導体層（層１２０および１３０）、それを囲む
誘導線（ライン１１５−１，１３５および１４０−１）
が誘導回路１００を形成している。誘導回路１００は、
基板１０５と誘導体層１１０を含む半導体チップ上に形
成されている。

【００１２】図１２は、集積誘導回路１００がさらに、
内部回路１５５に接続され、かつ内部回路が静電気放電
（ＥＳＤ）または電気過応力（ＥＯＳ）によって損傷さ
れるのを防止するために半導体チップ１０５上に配設さ
れたボンディング・パッド１６０に接続された、本発明
の好ましい実施例を示す。図１ないし図１２はまた、Ｉ
Ｃ製造工程を使用することによって基板１０５上に集積
誘導回路１００を製造する方法を開示する。この方法
は、(a) 複数の底部誘導線１１５−１と、複数の上部誘
導線１２５−１と、高磁化係数材料（ＨＭＳＭ）で構成
された誘導コア１２０とを含む３層構造を基板１０５上
に形成しパターン化し、誘導コア１２０が、上部誘導線
１１５−１および底部誘導線１２５−１から絶縁され、
かつ上部誘導線１１５−１と底部誘導線１２５−１との
間に形成されるステップと、(b) 各上部誘導線１１５−
１を対応する底部誘導線１２５−１に接続し、誘導線に
誘導電流を導通させ誘導コア１２０内で誘導磁界を生成
する誘導コア１２０を囲む組み合わされた誘導線を形成
する、誘導コアを貫く複数の接続手段を形成するステッ
プとを含む。好ましい実施例では、集積誘導回路１００
を製造する前述の方法において３層構造を形成しパター
ン化するステップ(a) と接続手段を形成するステップ
(b) は、ＩＣ製造工程を使用し、それによって集積回路
１００は、約１μｍまたはそれ以下の線幅で製造され
る。

【００１３】図１３〜図１７は、誘導回路２００をＩＣ
チップ上に製造する別の製造工程を示す。図１３はＩＣ
チップがシリコン基板のような半導体である基板２０５
を含むのを示している。高磁化係数材料層２１０は最初
基板２０５の上部表面に配置される。さらに、導電層２
１５が高磁化係数材料層２１０の上部に配置される。こ
の導電層２１５はさらにエッチングのようなＩＣ加工段
階でパターン化され、底部誘導線２１５−１を形成す
る。図１４は底部誘導線２１５−１の鳥瞰図を示す。図
１５は、別の高磁化係数材料層２２０が底部誘導線２１
５−１の上部に配置されるのを示している。複数のバイ
ア２２５が高磁化係数材料層２２０を貫いて形成され、
それぞれのバイアは導電物質で充たされ、底部誘導線２
１５−１と接続する。別の導電層２３０が高磁化係数材
料層２２０の上に形成され、さらにパターン化されて、
複数の上部誘導線２３０−１を形成し、図１６に示す通
りバイア２２５と電気的に接続される。さらに別の高磁
化係数材料層２３５が上部誘導線２３０−１上に配置さ
れ、誘導回路２００は図１７に示す通り完成する。誘導
回路２００は底部誘導線２１５−１、ヴァイア接続線２
２５、および上部誘導線２３０−１を含む誘導線を有
し、高磁化係数材料２１０，２２０，２３５を含む高磁
化係数材料層に囲まれている。この工程段階と誘導回路
の構造は、非導電性高磁化係数材料が使用されている誘
導コアに有用で、非常に小さい空間で高いインダクタン
スを発生させるのに効率的である。ここではＩＣ技術は
ＩＣチップ上に誘導回路を製造するのに使用されてい
る。

【００１４】このように、図１７は半導体チップ上に製
造されたＩＣ誘導回路を開示する。ＩＣ誘導回路は、層
２１０，２２０，２３５を含む高磁化係数材料（ＨＭＳ
Ｍ）で構成された誘導コアを備える。誘導回路はさら
に、少なくとも誘導線を含み、この誘導線は、底部誘導
線２１５−１と上部誘導線２３０−１を組み合わせたも
のである。誘導線は、その内部に誘導電流を導通させ誘
導コア内で誘導磁界を形成するために誘導コアの近くに
配設される。誘導コアおよび誘導線は、ＩＣ工程によっ
てＩＣチップ上、すなわち基板２０５上に製造される。
ＩＣ製造工程を使用することにより、図１７に示した誘
導コアおよび誘導線は、ＶＬＳＩ技法によって製造され
たＩＣデバイス上に集積するのに適した約１μｍ以下の
線幅のものとなる。

【００１５】図１３ないし図１７は、ＩＣ製造工程を使
用することによって基板２０５上に集積誘導回路２００
を製造する方法も開示する。この方法は、（ａ）(i) 高
磁化係数材料（ＨＭＳＭ）で構成された底部誘導コア層
２１０と、(ii)底部高磁化係数材料層２１０上の複数の
底部誘導線２１５−１と、(iii) 底部誘導線２１５−１
の上方の中間層２２０と、(iv)中間層２２０上の複数の
上部誘導線２３０−１と、(v) 高磁化係数材料（ＨＭＳ
Ｍ）で構成された誘導コア層２３５と、を含む５層構造
を基板２０５上に形成しパターン化し、上部誘導コア層
２１０および底部誘導コア層２３０ならびに中間層２２
０が、上部誘導線２１５−１および底部誘導線２３０−
１から絶縁されるステップと、（ｂ）各上部誘導線２３
０−１を対応する底部誘導線２１５−１に接続し、誘導
線に誘導電流を導通させ誘導コア層２１０および２３５
内で誘導磁界を生成する組み合わされた誘導線を、上部
誘導コア層２１０および底部誘導コア層２３５に含まれ
る体積の内部に形成するステップとを含む。好ましい実
施例において、５層構造を形成しパターン化するステッ
プ（ａ）と、接続手段２２５を形成するステップ（ｂ）
は、ＩＣ製造工程を使用し、それによって、集積誘導回
路２００は、約１μｍまたはそれ以下の線幅で製造され
る。好ましい他の実施例では、中間層を形成するステッ
プ（ａ）は、集積誘導回路２００を製造するために、高
磁化係数材料（ＨＭＳＭ）を使用することによって中間
層を形成するステップである。好ましい他の実施例で
は、上部誘導コア層および底部誘導コア層ならびに中間
層を形成するステップ（ａ）は、集積回路２００を製造
するために、非導電高磁化係数材料で構成された材料を
使用することによって層を形成するステップである。

【００１６】図１８は本発明の好ましい別実施例であ
り、２つの誘導回路を含む。外部誘導回路３１０と内部
誘導回路３６０は、本発明で示した技術を利用して形成
されている。外部誘導回路３１０は上部層上に形成され
た１組の上部誘導線３１５と底部層上に形成された１組
の底部誘導線３２５を含む。上部誘導線３１５と底部誘
導線３２５は上部層と底部層間の物質を貫くヴァイア接
続線３２０で接続されている。同様に、内部誘導回路３
６０も内部の上部層上に形成された１組の上部誘導線３
６５と内部の底部層上に形成された底部誘導線３７５を
含み、対応する１組の内部ヴァイア接続線３７０が内部
の上部誘導線３６５と内部の底部誘導線３７５を連結し
ている。内部の底部層と外部の底部層が同じまたは異な
る水平面にあるかどうかは、ＩＣ技術が３層技術を応用
するか、４層技術を応用するかによる。図１９は、内部
および外部誘導回路３６０と３１０の側断面図を示す。
３層技術の使用により２つの誘導回路の底部層は同じ水
平面でオーバーラップしている。図２０は、４層技術の
使用により２つの誘導回路の底部層が異なった水平面に
ある内部および外部誘導回路３６０と３１０の側断面図
を示す。図２１は本発明の別の実施例の側横断図であ
る。ここでは３つの誘導回路、つまり１つの外部誘導回
路３１０と２つの内部誘導回路３６０と３８０が本発明
の示す４層ＩＣ製造技術を使用して形成されている。図
１８〜図２０に示されている外部誘導回路３１０と内部
誘導回路３６０および３８０は、ＩＣチップ上にアンテ
ナを有する変圧器や異なるフィルターに幅広く応用でき
る。

【００１７】図２２と図２３は本発明の別の実施例を示
す。ここでは、誘導回路４００は複数の誘導コイルを接
続し、ＩＣチップの異なった水平面上で形成されてい
る。誘導コイル４１０，４２０，４３０はこれらの水平
面間の物質を貫く４４０−１，４４０−２のような複数
のヴァイア接続線で接続され、垂直な誘導回路４００が
形成されている。図２２と図２３に示す通り、異なった
水平面におけるそれぞれの誘導コイル４１０，４２０お
よび４３０は異なった形や形態のコイルで、場合に応じ
て異なった強度の誘導磁場を発生する。垂直の誘導回路
４００は回路で発生されるインダクタンスの強度と状況
に応じて、誘導コアとして高磁化係数材料を使用しても
しなくてもよい。

【００１８】ゆえに、図２２と図２３には本発明におけ
る別の実施例が示されている。誘導回路４００は半導体
チップ上に組み立てられている。誘導回路４００には、
複数の誘導コイル４１０，４２０，４３０が含まれ、そ
れぞれ半導体チップにおいて異なった水平面に形成され
ている。誘導回路４００はさらに、複数のヴァイア接続
線を含んでいる。ヴァイア接続線４４０−１，４４０−
２はそれぞれ二つの誘導コイルを接続するため、水平面
を貫き、その結果、半導体チップ上で組み合わされた誘
導コイルが形成されている。誘導コイル４１０，４２０
および４３０は異なった水平面に配置され、複数のヴァ
イア接続線４４０−１および４４０−２が半導体チップ
のＩＣ製造過程において製造されている。図２２と図２
３に示す通り、誘導回路４００は垂直誘導コイルであ
る。図２４に示すような類似の誘導回路を水平方向に形
成することもできる。誘導コイル４１０’，４２０’お
よび４３０’は垂直面に形成される。水平面を貫くヴァ
イア接続線を利用することにより、これらのコイルはそ
れぞれ異なった水平面における複数の誘導線によって接
続されている。例えば、垂直の誘導コイル４１０’の場
合、水平の誘導線４１０−Ｈ−１から４１０−Ｈ−２へ
は、ヴァイア接続線４１０−Ｖ−２が接続し、４１０−
Ｈ−３から４１０−Ｈ−４へは、ヴァイア接続線４１０
−Ｖ−３が接続している。組み合わされた誘導回路４０
０’は垂直の誘導コイル４１０’，４２０’および４３
０’が水平の誘導線４４０−１’および４４０−２’で
接続され、形成されている。図２３に示す垂直の誘導回
路４００と異なり、多層ＩＣ製造技術においてしばしば
直面する問題に制限されることなく、どちらの方向にも
柔軟に伸ばすことができる。

【００１９】本発明は、ＩＣチップ上における誘導回路
の構造を製造方法を提供し、従来の技術で直面する問題
を克服できるものである。とくに集積誘導回路と製造方
法により、現在誘導回路の大きさをＶＬＳＩまたはＵＬ
ＳＩのライン幅に相当する１μ以下にまで小さくでき、
ＩＣデバイスとして誘導回路を集積できる。つまり、誘
導回路を組み入れた電子部品の製造品質はＩＣ製造工程
の使用により改善することができ、それにより、誘導回
路はＩＣ製造工程において、縮小化、量産化することが
できる。さらに、本発明は誘導回路をＩＣデバイスの一
部として集積する製造方法とＩＣ構造を提供している。
ＩＣ技術により提供されるよりよい設計とより高い製造
品質により、誘導回路を組み入れている電子部品のスピ
ード、制御の精度、その他操作特性のようなパフォーマ
ンスの水準を改善することができる。

【００２０】本発明は実施例について述べてきたが、上
記の説明と具体的描写は本発明の権利を制限するもので
はない。一般の技術者が本発明の内容を読めば、各種の
変更や修正はすでに明らかである。つまり、本発明の真
髄とその範囲における本発明の変更や修正は、本発明の
請求範囲に含まれると解釈されるものである。

【００２１】

【発明の効果】本発明では、誘導回路をＩＣ回路の一部
として組み入れており、そのラインの幅を１μｍより小
さくすることで、当該誘導回路を完全にＩＣ回路の一部
とすることができる。

【図面の簡単な説明】

【図１】本発明における誘導回路の製造の加工段階を示
す側面図である。

【図２】誘導体層上にパターン化された底部誘導線を示
す平面図である。

【図３】第２の誘導体層が底部誘導線上に形成されてい
る状態の側面図である。

【図４】誘導コアの上部に別の誘導体層を設置した状態
の側面図である。

【図５】複数のバイアが誘導体層を貫いて形成された状
態を示す平面図である。

【図６】別の導電層が上部の誘導体層上に形成された状
態の側面図である。

【図７】導電層がエッチングとパターン化により上部誘
導線となる状態を示す説明図である。

【図８】誘導回路１００から成る本発明の実施例の説明
図である。

【図９】誘導回路の形態を一層明瞭に示す説明図であ
る。

【図１０】誘導回路の形態を一層明瞭に示す説明図であ
る。

【図１１】誘導線の鳥瞰図である。

【図１２】誘導線の透視図である。

【図１３】別の誘導回路をＩＣチップ上に製造する製造
工程の説明図である。

【図１４】底部誘導線の平面図である。

【図１５】別の高磁化係数材料層が底部誘導線の上部に
配置される状態を示す説明図である。

【図１６】高磁化係数材料層を貫く複数のバイアが、導
電層のパターン化により形成される複数の上部誘導線に
より電気的に接続される状態の説明図である。

【図１７】別の高磁化係数材料層が上部誘導線上に配置
され、誘導回路完成する状態の説明図である。

【図１８】２つの誘導回路を含む本発明の別実施例の説
明図である。

【図１９】内部および外部誘導回路の側断面図である。

【図２０】４層技術の使用により２つの誘導回路の底部
層が異なった水平面にある内部および外部誘導回路の側
断面図である。

【図２１】３つの誘導回路を含む本発明の別の実施例の
側横断図である。

【図２２】複数のコイルを水平面を貫くヴァイア接続線
で連結して形成した誘導回路の透視図である。

【図２３】他の誘導回路の透視図である。

【図２４】更に他の誘導回路の透視図である。

【符号の説明】

１００，２００，４００誘導回路１０５，２０５基板１１０，１２０，１３０，１５０誘導体層１１５，１４０，２１５，２３０導電層１１５−１，２１５−１，３２５，３６５底部誘導
線１２５，２１０，２２０，２３５高磁化係数材料
(ＨＭＳＭ）層１２５−１誘導コア１３５，２２５，４４０−１，４４０−２ヴァイア
接続線１４０−１，２３０−１，３１５，３７５上部誘導
線１５５内部回路１６０ボンディング・パッド３１０外部誘導回路３６０内部誘導回路３７０内部ヴァイア接続線４１０，４２０，４３０誘導コイル

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596184672 250 ＳａｎｔａＡｎａＣｏｕｒｔＳｕｎｎｙｖａｌｅ，ＣＡ 94086，Ｕ. Ｓ．Ａ. (72)発明者ペイチンリンアメリカ合衆国、カリフォルニア州 95129、サンホセ、ロイヤルアンコート 1439

Claims

【特許請求の範囲】

【請求項１】半導体チップ上の集積回路（ＩＣ）上の数
層を貫く複数のヴァイア接続線を利用し、半導体チップ
上の数層に配置された複数の誘導線を連結して、半導体
チップ上にＩＣ誘導コイルを形成する誘導線を含み、そして、その数層に配置された当該誘導線と複数のヴァ
イア接続線が半導体チップ上のＩＣ製造工程において製
造されたところの、半導体チップにおけるＩＣ誘導回
路。
【請求項２】高磁化係数材料から組成される誘導コアを
含み、誘導電流が誘導され、誘導コアに誘導磁場が発生
するよう誘導コイルが誘導コアの近くに配置されている
請求項１に記載のＩＣ誘導回路。
【請求項３】誘導コアとＩＣ誘導コイルがＩＣ製造工程
で製造され、そのラインの幅がほぼ１μｍまたはそれ以
下である請求項２に記載のＩＣ誘導回路。
【請求項４】誘導コイルが誘導コアの近くに配置され、
且つ誘導コアの内部に配置された請求項１に記載のＩＣ
誘導回路。
【請求項５】誘導コイルが誘導コアの近くに配置され、
且つ誘導コアの外部に配置された請求項１に記載のＩＣ
誘導回路。
【請求項６】誘導コアの中に配置されたＩＣ誘導コイル
が、誘導コア内における中間層の底部表面に配置された
複数の底部誘導線、および中間層の上部表面に配置され
た複数の上部誘導線を含み、そして、底部誘導線と上部誘導線をつないで、中間層を
囲む誘導線を構成するための、中間層を貫く複数のヴァ
イア接続線を含む、請求項４に記載のＩＣ誘導回路。
【請求項７】誘導線に囲まれる誘導コア内部の中間層が
高磁化係数材料層である請求項６に記載のＩＣ誘導回
路。
【請求項８】ＩＣ誘導コイルにより囲まれる誘導コアと
中間層の両方が非導電性の高磁化係数材料から組成され
る請求項６に記載のＩＣ誘導回路。
【請求項９】ＩＣ誘導コイルにより囲まれる誘導コアと
中間層の両方が導電性の高磁化係数材料から組成され、
誘導コアと中間層の両方がＩＣ誘導コイルから絶縁され
ている請求項７に記載のＩＣ誘導回路。
【請求項１０】誘導コアの外に配置されたＩＣ誘導コイ
ルが、誘導コアを構成する高磁化係数材料層の底部表面
に配置された複数の底部誘導線、および高磁化係数材料
層の上部表面に配置された複数の上部誘導線を含み、そして、底部誘導線と上部誘導線をつないで、誘導コア
を形成する高磁化係数材料層を囲む誘導線を形成するた
めの、高磁化係数材料層を貫く複数のヴァイア接続線を
含む、請求項５に記載のＩＣ誘導回路。
【請求項１１】ＩＣ誘導コイルにより囲まれる誘導コア
が非導電性の高磁化係数材料から組成される請求項１０
に記載のＩＣ誘導回路。
【請求項１２】ＩＣ誘導コイルにより囲まれる誘導コア
が導電性の高磁化係数材料から組成され、誘導コアがＩ
Ｃ誘導コイルから絶縁されている請求項１０に記載のＩ
Ｃ誘導回路。
【請求項１３】誘導コアが、底部誘導線と上部誘導線か
ら誘導コアを絶縁するため上部表面と底部表面に配置し
た絶縁層を含む、請求項１２に記載のＩＣ誘導回路。
【請求項１４】高磁化係数材料から組成される誘導コア
と、さらに、誘導電流が誘導されることで、誘導コアに誘導
磁場を発生させる誘導コア内に配置された少なくとも１
個のＩＣ誘導コイルから構成され、当該ＩＣ誘導コイルが、誘導コア内における中間層の底
部表面に配置された複数の底部誘導線と中間層の上部表
面に配置された複数の上部誘導線を含み、さらに当該ＩＣ誘導コイルが、底部誘導線と上部誘導線
をつないで中間層を囲む誘導線を構成するための中間層
を貫く複数のヴァイア接続線を含み、当該誘導コア、その誘導コア内部の当該中間層は、当該
ＩＣ誘導コイルに囲まれ、当該ＩＣ誘導コイルが誘導コ
アと中間層へ電流が伝わるのを阻止するよう配置され、当該誘導コアとＩＣ誘導コイルがＩＣ製造工程において
ＩＣチップ上に製造され、各々のラインの幅がほぼ１μ
ｍまたはそれ以下である半導体チップ上に製造されたＩ
Ｃ誘導回路。
【請求項１５】高磁化係数材料から組成される誘導コア
と、さらに、誘導電流が誘導されることで、誘導コアに誘導
磁場を発生させる誘導コア外に配置された少なくとも１
個のＩＣ誘導コイルから構成され、当該ＩＣ誘導コイルが、誘導コア内に形成する高磁化係
数材料層の底部表面に配置された複数の底部誘導線と高
磁化係数材料層の上部表面に配置された複数の上部誘導
線を含み、当該ＩＣ誘導コイルがさらに、底部誘導線と上部誘導線
をつないで、誘導コアを形成する高磁化係数材料層を囲
む誘導コイルを形成するための高磁化係数材料層を貫く
複数のヴァイア接続線を含み、ＩＣ誘導コイルに囲まれる誘導コアと当該ＩＣ誘導コイ
ルが、誘導コアへ電流が伝わるのを阻止するよう配置さ
れ、当該誘導コアとＩＣ誘導コイルがＩＣ製造工程において
ＩＣチップ上に製造され、各々のラインの幅がほぼ１μ
ｍまたはそれ以下である半導体チップ上に製造されたＩ
Ｃ誘導回路。
【請求項１６】誘導コアが導電性の高磁化係数材料から
組成され、底部誘導線と上部誘導線から誘導コアを絶縁
するため上部表面と底部表面に配置した絶縁層を含む、
請求項１５に記載のＩＣ誘導回路。
【請求項１７】誘導コイルが、半導体チップの内部回路
と半導体チップ上におかれたボンディング・パッドに接
続され、内部回路が静電気放電または過電圧によるダメ
ージから保護された請求項１に記載のＩＣ誘導回路。
【請求項１８】半導体チップ上の離れた水平面に形成さ
れた複数の誘導コイルを含み、かつ、水平面間を貫き、２つの誘導コイルを連結して、
半導体上のＩＣ誘導コイルを組み合わせるための複数の
ヴァイア接続線を含み、さらに、複数水平面に配置された誘導コイルと複数のヴ
ァイア接続線が半導体のＩＣ製造工程において製造され
た半導体上に製造されたＩＣ誘導回路。
【請求項１９】(a) 基板上に３層構造を形成およびパタ
ーン化し、３層構造には複数の底部誘導線、複数の上部
誘導線、高磁化係数材料から組成される誘導コアを含
み、当該誘導コアを上部誘導線と底部誘導線から絶縁
し、 (b) 誘導コアを貫く複数の連結手段を形成し、それぞれ
の上部誘導線を対応の底部誘導線に接続して、誘導コア
を囲む組み合わされたＩＣ誘導コイルを形成し、誘導電
流が誘導されて、誘導コアに誘導磁場を発生させる、という段階を含む、ＩＣ製造工程におけるＩＣ誘導回路
の製造方法。
【請求項２０】３層構造を形成およびパターン化する請
求項１９の段階(a) と、連結手段を形成する段階(b)
が、ライン幅がほぼ１μｍまたはそれ以下の誘導回路を
製造するＩＣ製造工程を使用する請求項１９に記載のＩ
Ｃ誘導回路の製造方法。
【請求項２１】(a) 高磁化係数材料から組成される底
部誘導コア層、底部高磁化係数材料層上の複数の底部
誘導線、底部誘導線の上の中間層、誘導体層上の複
数の上部誘導線、高磁化係数材料から組成される誘導
コア層を含む、基板上の５層構造を形成およびパターン
化して、上部および底部誘導コア層および中間層を上部
および底部誘導線から絶縁し、 (b) 中間層を貫く複数の連結手段を形成し、それぞれの
上部誘導線を対応の底部誘導線に接続して、上部および
底部誘導コア層を含む空間内に組み合わされたＩＣ誘導
コイルを形成し、誘導電流が誘導されて、誘導コア層に
誘導磁場を発生させる、という段階を含むＩＣ製造工程
におけるＩＣ誘導回路の製造方法。
【請求項２２】５層構造を形成、パターン化する請求項
２１の段階(a) と連結手段を形成する段階(b) が、ライ
ン幅がほぼ１μｍまたはそれ以下の誘導回路を製造する
ＩＣ製造工程を利用する請求項２１に記載のＩＣ誘導回
路の製造方法。
【請求項２３】中間層を形成するための段階(a) が、高
磁化係数材料を利用して中間層を形成する請求項２１に
記載のＩＣ誘導回路の製造方法。
【請求項２４】上部および底部誘導コア層と中間層を形
成するための段階(a) が、非導電性の高磁化係数材料か
ら組成される材料を使用して当該層を形成する請求項２
１に記載のＩＣ誘導回路の製造方法。