CN109390239A - 半导体封装件的制造方法 - Google Patents

半导体封装件的制造方法 Download PDF

Info

Publication number
CN109390239A
CN109390239A CN201810496390.4A CN201810496390A CN109390239A CN 109390239 A CN109390239 A CN 109390239A CN 201810496390 A CN201810496390 A CN 201810496390A CN 109390239 A CN109390239 A CN 109390239A
Authority
CN
China
Prior art keywords
mentioned
electromagnetic wave
substrate
wave shielding
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810496390.4A
Other languages
English (en)
Inventor
孙钟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BALUN ELECTRONIC Co Ltd
Barun Electronics Co Ltd
Original Assignee
BALUN ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BALUN ELECTRONIC Co Ltd filed Critical BALUN ELECTRONIC Co Ltd
Publication of CN109390239A publication Critical patent/CN109390239A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及利用形成有电磁波屏蔽层的离型膜的半导体封装件的制造方法。在本发明中，使用已涂敷有电磁波屏蔽层的离型膜，无需进行在以往的半导体封装件工序中需在进行注塑之后执行的电磁波屏蔽层形成工序，从而可谋求工序的简便性以及提高生产率，不仅如此，可发挥优秀的电磁波屏蔽性能。

Description

半导体封装件的制造方法
技术领域
本发明涉及半导体封装件的制造方法，更详细地，涉及如下的新型半导体封装件的制造方法，即，利用形成有电磁波屏蔽层的离型膜来以新的方式改善封装件的电磁波屏蔽层形成结构，从而可减少工序数量及制造费用。
背景技术
由于移动设备的性能提高引起的数据传输速度的增加，电磁波的干扰影响正在增加。为解决上述问题，使用将金属罐(Metal can)等套在电子产品来屏蔽电磁波的方法。但是，由于移动设备的小型化及薄型化引起的空间上的制约，逐渐需要半导体封装件水平的电磁波屏蔽方法。
作为上述半导体封装件水平的电磁波屏蔽方法具有喷射(spray)法、电镀(plating)法、溅射(sputtering)法等。其中，溅射法相比于其他方法具有优秀的屏蔽效果，因此，相当于目前最普遍批量生产的方法，但是，由于初始投资费高，实际难以进入商业(Biz)阶段。尤其，基于溅射法的电磁波屏蔽方法必须投资用于进行蒸镀工序的一连串的蒸镀设备和用于对以单元(unit)单位构成的封装件进行装载及卸载的操作系统的附加设备。并且，为了单元溅射，作为附着于环框(ring frame)上来放置半导体封装件的夹具(Jig)作用来使用聚酰亚胺(PI)带，但是，这种材料费的消耗相对大。同时，单元操作引起的每小时生产量(UPH)仅为10K水平。
因此，需要研发易于大量生产、经济且具有优秀的电磁波屏蔽效果的半导体封装件水平的新电磁波屏蔽方法。
发明内容
本发明为了解决如上所述的现有技术的问题而提出，本发明的目的在于提供如下的新型半导体封装件的制造方法，即，利用代替以往溅射方式的使用离型膜来进行注塑的方式，改善经济性及生产率，且发挥半导体封装件水平的优秀的屏蔽性。
更具体地，本发明的技术目的在于，提供如下的新型半导体封装件的制造方法，即，使用涂敷有电磁波屏蔽层的离型膜，与此同时，作为被注塑的对象物，半导体器件和包围安装上述半导体器件的区域的导电性接线柱部并用事先所设置的基板来进行注塑，省略了在以往的注塑工序之后将电磁波屏蔽剂涂敷于树脂密封部上的工序，从而谋求制造工序的简便性和经济性，并可提供优秀的屏蔽性。
为了实现上述技术目的，本发明的利用形成有电磁波屏蔽层的离型膜的新型半导体封装件的制造方法可包括：步骤一，准备在一面具有安装有半导体器件的多个封装件单位区域且安装有用于包围各封装件单位区域的边界部的导电性接线柱部的基板；步骤二，在相向的上部模具和下部模具分别配置上述基板和形成有电磁波屏蔽层的离型膜之后，向上述上部模具与下部模具之间投入注塑树脂并密封，从而形成一面被树脂密封的基板；步骤三，从树脂密封的上述基板分离离型膜来获得转印有电磁波屏蔽层的基板；步骤四，在转印有电磁波屏蔽层的上述基板的另一面形成焊球；以及步骤五，按照半导体封装件单位分割形成有焊球的上述基板。
根据本发明的一具体例，上述离型膜可包括：基材膜；电磁波屏蔽层，包含导电性物质；以及离型层，位于上述基材膜与电磁波屏蔽层之间，使它们粘结。
其中，上述导电性物质可为选自由金属、碳材料、镀敷金属的高分子及镀敷金属的陶瓷组成的组中的1种以上。并且，上述离型层可为通过在上述步骤二中所施加的热量来具有离型特性而被剥离的热剥离型粘结剂。
根据本发明的一具体例，上述导电性接线柱部可为上下部面呈开放状的方形圈形状、在一区域形成有至少一个开口部的方形圈形状或在至少一面具有网眼形开口部的网眼形方形圈形状。
根据本发明的一具体例，上述导电性接线柱部的高度可为在使上部模具与下部模具相互紧贴加压时的设置于下部模具的腔部底面与上述基板的半导体器件的安装面之间的间隔。
根据本发明的一具体例，在上述步骤二中，利用具有用于放置基板的第一腔部的上部模具和在与上述第一腔部相向的一面具有形成注塑树脂填充空间的第二腔部的下部模具来实施树脂密封步骤，上述步骤二可包括：步骤二-1，在上述上部模具的第一腔部放置上述基板，使基板的一面朝向下部模具；步骤二-2，在上述下部模具的第二腔部的底面配置上述形成有电磁波屏蔽层的离型膜，使电磁波屏蔽层朝向上部模具；以及步骤二-3，向上述下部模具的第二腔内填充注塑树脂，以基板的一面被浸渍的状态进行加压固化来实现树脂密封。
根据本发明的一具体例，在上述步骤二中形成的一面被树脂密封的基板可包括：基板；树脂密封部，对安装于上述基板的一面的半导体器件和导电性接线柱部全部进行密封；电磁波屏蔽层，依次配置于上述树脂密封部的上侧；以及离型膜，上述导电性接线柱部的上端部和电磁波屏蔽层物理结合。
根据本发明的一具体例，在上述步骤五中，可切断包围各封装件单位区域的导电性接线柱部的端部面。
根据本发明的一具体例，在上述步骤五中被分割的半导体封装件可包括：基板，在一面的中央部形成有半导体器件安装区域，在另一面形成有焊球；半导体器件，安装于上述安装区域；导电性接线柱部，以包围上述安装区域的方式垂直设置于基板的一面；树脂密封部，形成于由上述导电性接线柱部包围的内部空间，用于密封上述半导体器件；以及电磁波屏蔽层，与上述导电性接线柱的上端部相结合，并包围上述树脂密封部的表面。
在本发明中，注塑工序之后形成的半导体封装件的树脂密封部的外部面被具有电磁波屏蔽功能的屏蔽材料包围，因此，具有如下效果，即，在半导体器件中产生的电磁波被屏蔽的效果、向半导体封装件流入的电磁波被屏蔽的效果及在印刷电路基板中产生的电磁波被屏蔽的效果，可使周围半导体封装件及多个电子器件之间的电磁波影响最小化，使得形成电磁波屏蔽层的体积最小化，有利于电子设备的薄型化及小型化。
并且，在本发明中，能够以新的方式改善半导体封装件的电磁波屏蔽层形成结构，并减少工序数量及制造费用，从而可提高经济性及生产率。
附图说明
图1为示出本发明一实施例的形成有电磁波屏蔽层的离型膜的结构图。
图2至图3为示出本发明一实施例的半导体封装件的制造工序的剖视图。
图4至图5为示出本发明一实施例的导电性接线柱部的结构的图。
图6为示出本发明一实施例的半导体封装件的结构的剖视图。
具体实施方式
以下，参照附图对本发明的优选实施例进行详细说明。本发明的实施例是为了向本技术领域的普通技术人员更完整地说明本发明而提供，下述实施例可变形为多种其他形态，本发明的范围并不限定于下述实施例。在此情况下，在本说明书中，“第一”、“第二”等的术语用于区分结构要素，而不是为了体现某种顺序或重要程度。
在本发明中，利用事先涂敷有电磁波屏蔽材料的离型膜进行半导体封装件的注塑工序，在进行注塑的同时，向树脂密封部的表面转印电磁波屏蔽材料，从而可有效地形成屏蔽膜。
另一方面，作为上述注塑工序的对象物，以往，在使用安装有多个半导体器件的基板的情况下，在进行注塑之后，可获得在树脂注塑部的所有表面涂敷电磁波屏蔽材料的基板。在此情况下，按照单位封装件来分割树脂密封的上述基板，接着，需要再次利用电磁波屏蔽材料涂敷所分割的各单位封装件的侧面。
与此相比，在本发明中，作为注塑工序的对象物，采用安装有半导体器件以及以包围安装有上述半导体器件的封装件单位区域的方式垂直设置的导电性接线柱部的基板。如上所述，在对安装有导电性接线柱部的基板的半导体安装面进行注塑的情况下，可省略在分割之后利用屏蔽材料涂敷单位封装件的侧面的工序本身，因此，可减少用于形成半导体封装件单位的工序数量及制造费用。并且，以规定高度设置的导电性接线柱部与在上述注塑工序之后向树脂密封部的表面转印的电磁波屏蔽层物理结合，来可形成对于所有封装件的屏蔽膜。由此，屏蔽材料更加稳定地与最终单位封装件相结合，从而可持续维持结构上的稳定性和优秀的电磁波屏蔽效果。
<形成有电磁波屏蔽层的离型膜>
图1为示出形成有电磁波屏蔽层的离型膜的结构的图。
参照上述图1进行说明，上述离型膜100包括：基材膜110；电磁波屏蔽层120，包含导电性物质；以及离型层130，位于上述基材膜110与电磁波屏蔽层120之间，使它们粘结。
在本发明中，上述基材膜110可无限制地使用本领域中所知的常规高分子、塑料膜，还可使用离型纸。优选地，使用可承受后述的注塑工序的加压条件的耐热性膜。
可使用的塑料膜有聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等的聚酯膜，聚乙烯膜，聚丙烯膜，玻璃纸，双乙酰纤维素膜，三乙酰纤维素膜，乙酰丁酸纤维素膜，聚氯乙烯膜，聚偏二氯乙烯膜，聚乙烯醇膜，乙烯-醋酸乙烯共聚物膜，聚苯乙烯膜，聚碳酸酯膜，聚甲基戊烯膜，聚砜膜，聚醚醚酮膜，聚醚砜膜，聚醚酰亚胺膜，聚酰亚胺膜，氟树脂膜，聚酰胺膜，丙烯酸树脂膜，降冰片烯类树脂膜，环烯烃树脂膜等。这些塑料膜可为透明或半透明的膜，并且，可为着色或无着色的膜，可根据用途适当地选择。
并且，在上述基材膜110的表面预先设置有电磁波屏蔽层120。
这种电磁波屏蔽层120可无限制地使用本领域中所知的常规导电性物质，如一例，可为金属、合金、碳材料或它们的组合。其中，屏蔽不仅包括完全阻隔电磁波的情况，还包括抑制电磁波引起的噪声影响的情况。
形成上述电磁波屏蔽层120的方法没有特殊限制，如一例，可使用涂敷法、真空蒸敷法等的蒸敷法，直流(DC)溅射、射频(RF)溅射等的溅射法，离子电镀、无电解镀敷法等的方法。在此情况下，在通过蒸敷法、溅射法、无电解镀敷法等形成电磁波屏蔽层120的情况下，可省略后述的高分子成分。
另一方面，在利用上述涂敷法的情况下，本发明的电磁波屏蔽层120可将包含该领域中所知的常规导电性填充物和高分子的糊剂涂敷于基材膜的上侧来形成。
通常，金属在内部包括移动性自由电子，因此，有效地对电磁波的反射起作用。但是，金属较重，因此，还可涂敷于块材料、纤维、粒子等来使用。由此，作为上述导电性填充物可使用金属填充物、碳材料填充物、镀敷金属的高分子填充物、镀敷金属的陶瓷填充物或它们的混合形态等。如具体一例，可为由Ag、Cu、Ni、Al、In、Ag涂敷的铜填充物、镍填充物或向高分子填充物、树脂球或玻璃珠等实施镀敷金属的填充物或它们的混合物等。
若上述导电性填充物发挥电磁波屏蔽效果，则其含量或平均粒度及形状没有特殊限制。如一例，以100重量份的相应电磁波屏蔽层为基准，上述导电性填充物的含量范围为50重量份至90重量份，优选地，可为60重量份至80重量份。
在本发明的电磁波屏蔽层120中使用的高分子可无限制地使用该领域中所知的常规热固性树脂。
作为可使用的热固性树脂的非限制性例，可为选自由环氧树脂、聚氨酯树脂、苯酚树脂、植物性油改性苯酚树脂、二甲苯树脂、胍胺树脂、邻苯二甲酸二烯丙酯树脂、乙烯酯树脂、不饱和聚酯树脂、呋喃树脂、聚酰亚胺树脂、氰酸酯树脂、马来酰亚胺树脂及苯并环丁烯树脂组成的组中的1种以上。除上述热固性树脂之外，上述电磁波屏蔽层还可包括该领域中所知的常规热固性树脂或热塑性树脂。在此情况下，热塑性树脂可使用该领域中所知的常规树脂，如一例，可使用选自由聚酯类树脂、聚酰胺树脂、聚碳酸酯树脂及改性聚苯醚树脂组成的组中的1种以上。
在本发明中形成，上述电磁波屏蔽层的导电性填充物和高分子的使用比率可为50～90:10～50重量比，优选地，可为60～80:20～40重量比。并且，考虑到膜切断的容易性和电磁波屏蔽性，优选地，上述电磁波屏蔽层的厚度的范围为0.05μm至3μm。
在形成有本发明的电磁波屏蔽层的离型膜100中，离型层130位于上述基材膜110与电磁波屏蔽层120之间，起到使它们粘结的作用。
尤其，在本发明中，利用上述形成有电磁波屏蔽层的离型膜对安装有半导体器件的基板的一面进行注塑来进行树脂密封，若施加规定水平以上的热量，则上述离型膜的离型层和基材膜容易从树脂密封的基板分离，电磁波屏蔽层需粘结于上述树脂密封部的表面来转印。
由此，本发明的离型层130在常规温度范围内呈现优秀的粘结特性，由于在注塑工序中施加的热量，在规定水平以上的温度范围中需采用具有离型特征的热剥离型离型剂。具体地，优选地，上述离型层130使用当进行注塑工序时向模具施加的温度范围，例如，160～200℃的温度中被剥离的离型剂。在本发明中，离型层130的成分没有特殊限制，可使用在上述温度范围内具有离型性的该领域中所知的常规粘结层成分。
<利用形成有电磁波屏蔽层的离型膜的半导体封装件的制造方法>
以下，对本发明一实施方式的利用上述形成有电磁波屏蔽层的离型膜的半导体封装件的制造方法进行说明。但是，并不限定于下述制造方法或顺序，可根据需求对各工序的步骤进行变形或选择性地混用来执行。
例举本发明的新半导体封装件的优选一实施例，则可包括：步骤一，准备在一面具有安装有半导体器件的多个封装件单位区域且安装有用于包围各封装件单位区域的边界部的导电性接线柱部的基板(“步骤S10”)；步骤二，在相向的上部模具和下部模具分别配置上述基板和形成有电磁波屏蔽层的离型膜之后，向上述上部模具与下部模具之间投入注塑树脂并密封，从而形成一面被树脂密封的基板(“步骤S20”)；步骤三，从树脂密封的上述基板分离离型膜来获得转印有电磁波屏蔽层的基板(“步骤S30”)；步骤四，在转印有电磁波屏蔽层的上述基板的另一面形成焊球(“步骤S40”)；以及步骤五，按照半导体封装件单位分割形成有焊球的上述基板(“步骤S50”)。
图2至3为按照工序顺序示出利用上述形成有电磁波屏蔽层的离型膜的半导体封装件的制造方法的工序剖视图。以下，参照附图来按照各工序步骤对上述制造方法进行说明。
1)准备被注塑的对象物的步骤(以下，称为“步骤S10”)
在上述步骤S10中，作为被注塑树脂密封的对象物，准备在一面上设置有半导体器件220和导电性接线柱240的基板210(参照图2的(a)部分)。
参照上述图2的(a)部分进行说明，上述基板210在一面具有安装有半导体器件220的多个封装件单位区域(未图示)，以包围各封装件单位区域的边界部的方式安装有垂直设置的导电性接线柱部240。
在本发明中，上述基板210可为形成有规定电路图案(未图示)的印刷电路基板(PCB，printed circuit board)。具体地，上述基板210呈半导体器件220和可通过引线键合230来完成1个封装件的多个半导体封装件单位区域(未图示)沿着横向及纵向划分的条状结构，可在划分各封装件单位区域111的边界部形成有缝线。
安装于上述基板210的多个半导体器件220可为形成有电路且执行特定功能的该领域中所知的常规半导体芯片等的电子器件。如一例，可为与光源、背光灯驱动电路、摄像头驱动电路、电源驱动电路等相关的电子器件。这种半导体器件220具有表面电极(未图示)，这种表面电极通过引线键合230来与基板电极(未图示)电连接，上述基板电极(未图示)与上述表面电极相对应。在此情况下，多个半导体器件之间可以不相互电连接。使上述半导体器件220与基板210和多个半导体器件220之间电连接的方法可例举引线键合方式、凸点连接方式等，但并不限定于此。
在本发明中，在上述基板210的一面以包围安装有多个半导体器件的各封装件单位区域的边界部的方式安装有垂直设置的导电性接线柱部240。
只要是包围上述封装件单位区域的外周面的结构，这种导电性接线柱部240的形状就没有特殊限制。如一例，如下述图4至图5所示，可为上下部面呈开放状的正六面体结构的方形圈形状241、在一区域形成有至少一个开口部的开放型方形圈形状242、在至少一面具有网眼形开口部的网眼(mesh)形方形圈243、244形状。其中，上述开口部和网眼形开口部起到使下述步骤S20的注塑工序中的注塑树脂均匀地向导电性接线柱部240的内部流动的流路作用。只要能满足上述流动性，上述开口部的形状、尺寸、数量及导入位置等就没有特殊限制。
尤其，在本发明的导电性接线柱部240为网眼形方形圈结构243、244的情况下，在上述方形圈的全部面或上述四部面中的至少一面形成有多个通气孔形态的网眼形开口部(参照下述图5)。这种网眼形方形圈结构243、244可通过上述网眼形开口部使注塑树脂进行流动，且在四个方向完全包围封装件单位区域的边界部，因此，当考虑到注塑树脂的流动性和电磁波屏蔽性效果时优选。在此情况下，上述网眼形开口部的尺寸及开口率并没有特殊限制，可考虑注塑树脂的流动性和电磁波屏蔽性适当地进行调节。如一例，上述网眼形开口部的开口率可为20％至70％。
上述导电性接线柱部240具有规定高度，这种导电性接线柱部240的高度可与在下述注塑工序中使上部模具250和下部模具260相互紧密加压时的设置于下部模具260的腔部底面与上述基板的半导体器件的安装面之间的间隔，即，通过注塑工序形成的树脂密封部270的高度相对应。并且，上述导电性接线柱部240的尺寸可与上述半导体封装件单位区域相同。
上述导电性接线柱部240可根据该领域中所知的常规方法制造，如一例，可通过表面组装技术(SMT)或引线键合设置。这种导电性接线柱部240可使用粘结带或粘结剂等来安装于基板210的上侧。
2)利用形成有电磁波屏蔽层的离型膜的注塑步骤(以下，称为“步骤S20”)
在上述步骤S20中，执行以环氧树脂注塑化合物(EMC)等的密封材料来对安装于上述基板的半导体器件的注塑工序(参照(图2的(b)部分)。
在本发明中，使用模具来执行注塑工序，上述模具可无限制地使用在压缩成型法(压模方式)中使用的公知的模具。其中，上部模具的下部面和与其相对应的下部模具的上部面统称为腔部。
以下，参照图2的(b)部分例举上述压模工序的优选一实施例，可利用具有用于放置基板210的第一腔部251的上部模具250和在与上述第一腔部251相向的一面具有形成注塑树脂填充空间的第二腔部261的下部模具260来实施树脂密封步骤，可包括：步骤二-1，在上述上部模具250的第一腔部251放置上述基板210，使基板210的一面朝向下部模具260；步骤二-2，在上述下部模具260的第二腔部261的底面配置上述电磁波屏蔽离型膜100，使电磁波屏蔽层120朝向上部模具250；以及步骤二-3，向上述下部模具260的第二腔部261内填充注塑树脂270，以基板210的一面被浸渍的状态进行加压固化来实现树脂密封。
在本发明中，上述压模为对注塑树脂270进行压缩及加热来进行固化的模具。这种压模包括上部模具250和下部模具260。上部模具250为配置基板210的部分，具有平坦面形态的第一腔部251。并且，下部模具260为与半导体器件3相向的模具，在截面形成有呈大致梯形形状的凹部，这种凹部为形成注塑树脂填充空间的第二腔部261。在上述上部模具250及下部模具260内置有用具加热固化注塑树脂270的加热器(未图示)。
当固化注塑树脂270时，在下部模具260的第二腔部261中，沿着其内部面设置形成有电磁波屏蔽层的离型膜100。在这种下部模具260设置有未图示的吸引机构，离型膜100吸附于下部模具260的第二腔部261的底面来维持。
在本发明中，离型膜100为介于下部模具260与注塑树脂270之间的部件，使注塑树脂270不直接接触下部模具260。在这种离型膜100中，在维持于下部模具260的状态下，离型膜100的基材膜110侧的表面具有剥离性。在此情况下，剥离性还包括具有粘结维持电磁波屏蔽层120的水平的粘结性的情况。并且，上述离型膜100具有可承受借助压模的加热器的加热的耐热性。形成有上述电磁波屏蔽层的离型膜100呈搭在输出卷轴与卷绕卷轴之间来放置的长度长的形状，但是，可使用以覆盖基板210的尺寸切断的膜形状或组合它们的形态。
接着，如图2的(b)部分所示，向维持于下部模具260的离型膜100的上侧填充固化之前的糊剂上的注塑树脂270。如一例，可通过灌封等的常规方法实施。其中，上述注塑树脂270可无限制地使用该领域中所知的常规密封材料，如一例，可使用环氧树脂注塑化合物(EMC，Epoxy Molding Compound)或其他热固性树脂(Resin)等。并且，注塑树脂270还可在上述密封材料树脂包括常规填充物(Filler)。这种填充物的成分没有特殊限制，如一例，还可使用二氧化硅(SiO2)、氧化铝(Al2O3)、氮化硼(BN)等的热导电性优秀的材料，上述电磁波屏蔽性填充物(例如，金属、碳材料、铁素体等)或混用它们。
之后，使上部模具250和下部模具260相接合来对填充于第二腔部261的注塑树脂270进行压缩并加热。由此，注塑树脂固化为形成于下部模具260的第二腔部261的凹部形状来形成树脂密封部270。
若经过上述步骤S20，则安装有半导体器件的基板的一面全部被树脂密封。更具体地，被树脂密封的上述基板包括：基板210；树脂密封部270，对安装于上述基板的一面的半导体器件220和导电性接线柱部240全部进行密封；电磁波屏蔽层120，依次配置于上述树脂密封部270的上侧；以及离型膜110，可呈上述导电性接线柱部240的上端部与电磁波屏蔽层120相互物理结合的结构。
3)离型膜分离步骤(以下，称为“步骤S30”)
接着，从在上述步骤S20中树脂密封的基板分离离型膜100(参照图3的(c)部分)。
在固化上述注塑树脂270之后，上部模具250从下部模具260脱离。在此情况下，离型膜100具有剥离性，相比于离型膜100的粘结层130侧，树脂密封部270侧的粘结力更高，因此，若从树脂密封的基板分离离型膜100，则离型膜的电磁波屏蔽层120从离型膜100剥离来附着于树脂密封部270的表面并转印，离型膜中的基材膜110和离型层130被分离并去除。
经过上述步骤S30形成的树脂密封的基板包括：基板210；树脂密封部270，对安装于上述基板210的一面的半导体器件220和导电性接线柱部240全部进行封装；以及电磁波屏蔽层120，依次配置于上述树脂密封部270的上侧，可呈上述导电性接线柱部240的上端部与电磁波屏蔽层120物理结合的结构。
在本发明中，通过借助压模固化注塑树脂270的工序(步骤S20～步骤S30)树脂密封搭载于基板210的上侧的半导体器件220，同时，可将电磁波屏蔽层120转印于树脂密封部270。因此，可同时执行注塑树脂270的固化和电磁波屏蔽层120的形成来谋求生产效率的提高。并且，可借助上述压模方式连续实施树脂密封部270的形成及电磁波屏蔽层120的形成，因此，可进一步谋求半导体封装件的生产效率的提高。
4)焊球形成步骤(以下，称为“步骤S40”)
接着，在上述步骤S40中，根据该领域中所知的常规方法来在基板的另一面熔敷多个焊球280(参照下述图3的(d)部分)。
所形成的焊球的形状和尺寸没有特殊限制，可在该领域中所知的常规范围之内适当地进行调节。如一例，可为阵列(array)形状。
5)分离步骤(以下，称为“步骤S50”)
接着，在上述步骤S50中，按照个别单位缝制在另一面熔敷有焊球280且在上部面涂敷有电磁波屏蔽层的基板210，从而完成本发明的半导体封装件。
在此情况下，为了按照半导体封装件单位分割上述基板210，可分别切断包围各封装件单位区域的导电性接线柱部240的端部面，例如，两侧端部面或四个方向的端部面。并且，按照封装件单位完全切断上述印刷电路基板形态的基板210的工序可利用该领域中所知的常规工序，例如，锯片(blade)或激光切割(laser cutting)等。
上述本发明的新型半导体封装件方法为利用事先形成有电磁波屏蔽层的离型膜来进行注塑，从而在进行注塑的同时在树脂密封部的表面粘结及转印屏蔽层的半导体封装法。因此，可无限制地使用于利用以往的(离型)膜来制造半导体封装件的该领域中所知的常规制造工序。如一例，具有以高压注入注塑树脂(例如，环氧树脂注塑化合物)来进行注塑的传递成型注塑(transfer molding)法、向注塑树脂浸渍(dipping)半导体封装件来进行注塑的压缩成型注塑(compression molding)法或膜辅助注塑(film assist molding)法等。
并且，如上所述，利用离型膜来制造的本发明的半导体封装件经过全部密封及分离来制造即可，如一例，可例举的密封方式为渐变阵列封装(MAP，Moldied ArrayPackaging)方式或晶片勒贝尔封装(WL，Wafer Lebel packaging)方式的半导体封装件等。上述半导体封装件的形状可例举球栅阵列(BGA，Ball Grid Array)、四方扁平无引线封装(QFN，Quad Flat Non-leaded package)、小外形无铅封装(SON，Small Outline Non-leaded package)等。
图6为示出本发明的一实施例的具有电磁波屏蔽单元的半导体封装件的结构的剖视图。
若参照上述图6进行说明，则上述半导体封装件单位300包括：基板310，在一面的中央部形成有半导体器件安装区域(未图示)，在另一面形成有多个焊球360；半导体器件320，安装于上述安装区域；导电性接线柱部340，以包围上述安装区域的方式垂直设置于基板310的一面；树脂密封部350，形成于由上述导电性接线柱部340包围的内部空间，用于密封上述半导体器件；以及电磁波屏蔽层370，与上述导电性接线柱340的上端部相结合，并包围上述树脂密封部350的表面。
以上说明仅为实施本发明的半导体封装件及其制造方法的一种实施例，本发明并不限定于上述实施例，本发明所属靠技术领域的普通技术人员可在不超过本发明的技术思想的范围内进行多种取代、变形及变更。因此，本发明的范围不应局限于所说明的实施例，应当解释为包括发明要求保护范围以及与发明要求保护范围等同的方案。

Claims (11)

1.一种半导体封装件的制造方法，利用形成有电磁波屏蔽层的离型膜，其特征在于，包括：
步骤一，准备在一面具有安装有半导体器件的多个封装件单位区域且安装有用于包围各封装件单位区域的边界部的导电性接线柱部的基板；
步骤二，在相向的上部模具和下部模具分别配置上述基板和形成有电磁波屏蔽层的离型膜之后，向上述上部模具与下部模具之间投入注塑树脂并密封，从而形成一面被树脂密封的基板；
步骤三，从树脂密封的上述基板分离离型膜来获得转印有电磁波屏蔽层的基板；
步骤四，在转印有电磁波屏蔽层的上述基板的另一面形成焊球；以及
步骤五，按照半导体封装件单位分割形成有焊球的上述基板。
2.根据权利要求1所述的半导体封装件的制造方法，其特征在于，上述离型膜包括：
基材膜；
电磁波屏蔽层，包含导电性物质；以及
离型层，位于上述基材膜与电磁波屏蔽层之间，使它们粘结。
3.根据权利要求2所述的半导体封装件的制造方法，其特征在于，上述导电性物质为选自由金属、碳材料、镀敷金属的高分子及镀敷金属的陶瓷构成的组中的1种以上。
4.根据权利要求2所述的半导体封装件的制造方法，其特征在于，上述离型层为在规定水平以上的温度下剥离的粘结剂。
5.根据权利要求1所述的半导体封装件的制造方法，其特征在于，上述导电性接线柱部为上下部面呈开放状的方形圈形状、在一区域形成有开口部的方形圈形状或在至少一侧面具有网眼形开口部的网眼形方形圈形状。
6.根据权利要求1所述的半导体封装件的制造方法，其特征在于，上述导电性接线柱部的高度为在使上部模具与下部模具相互紧贴加压时的设置于下部模具的腔部底面与上述基板的半导体器件的安装面之间的间隔。
7.根据权利要求1所述的半导体封装件的制造方法，其特征在于，上述导电性接线柱通过表面组装技术或引线键合来设置。
8.根据权利要求1所述的半导体封装件的制造方法，其特征在于，
在上述步骤二中，利用具有用于放置基板的第一腔部的上部模具和在与上述第一腔部相向的一面具有形成注塑树脂填充空间的第二腔部的下部模具来实施树脂密封步骤，上述步骤二包括：
步骤二-1，在上述上部模具的第一腔部放置上述基板，使基板的一面朝向下部模具；
步骤二-2，在上述下部模具的第二腔部的底面配置形成有电磁波屏蔽层的上述离型膜，使电磁波屏蔽层朝向上部模具；以及
步骤二-3，向上述下部模具的第二腔内填充注塑树脂，以基板的一面被浸渍的状态进行加压固化来实现树脂密封。
9.根据权利要求1所述的半导体封装件的制造方法，其特征在于，
在上述步骤二中形成的一面被树脂密封的基板包括：
基板；
树脂密封部，对安装于上述基板的一面的半导体器件和导电性接线柱部全部进行密封；
电磁波屏蔽层，依次配置于上述树脂密封部的上侧；以及
离型膜，
上述导电性接线柱部的上端部和电磁波屏蔽层物理结合。
10.根据权利要求1所述的半导体封装件的制造方法，其特征在于，在上述步骤五中，切断包围各封装件单位区域的导电性接线柱部的端部面。
11.根据权利要求1所述的半导体封装件的制造方法，其特征在于，在上述步骤五中被分割的半导体封装件包括：
基板，在一面的中央部形成有半导体器件安装区域，在另一面形成有焊球；
半导体器件，安装于上述安装区域；
导电性接线柱部，以包围上述安装区域的方式垂直设置于基板的一面；
树脂密封部，形成于由上述导电性接线柱部包围的内部空间，用于密封上述半导体器件；以及
电磁波屏蔽层，与上述导电性接线柱的上端部相结合，并包围上述树脂密封部的表面。
CN201810496390.4A 2017-08-04 2018-05-22 半导体封装件的制造方法 Withdrawn CN109390239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0098925 2017-08-04
KR1020170098925A KR20190014865A (ko) 2017-08-04 2017-08-04 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
CN109390239A true CN109390239A (zh) 2019-02-26

Family

ID=65366878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810496390.4A Withdrawn CN109390239A (zh) 2017-08-04 2018-05-22 半导体封装件的制造方法

Country Status (2)

Country Link
KR (1) KR20190014865A (zh)
CN (1) CN109390239A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN111009510A (zh) * 2019-12-27 2020-04-14 上海先方半导体有限公司 一种电磁屏蔽结构及其封装方法
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly
CN113206017A (zh) * 2020-01-31 2021-08-03 先进科技新加坡有限公司 用于从表面去除薄膜的设备和方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210089968A (ko) 2020-01-09 2021-07-19 삼성전자주식회사 차폐 부재 및 이를 포함하는 전자 장치
CN115763440A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 一种分腔式电磁屏蔽结构、制备方法及电子设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly
US12027493B2 (en) * 2019-11-04 2024-07-02 Xilinx, Inc. Fanout integration for stacked silicon package assembly
CN111009510A (zh) * 2019-12-27 2020-04-14 上海先方半导体有限公司 一种电磁屏蔽结构及其封装方法
CN113206017A (zh) * 2020-01-31 2021-08-03 先进科技新加坡有限公司 用于从表面去除薄膜的设备和方法
CN113206017B (zh) * 2020-01-31 2024-06-18 先进科技新加坡有限公司 用于从表面去除薄膜的设备和方法

Also Published As

Publication number Publication date
KR20190014865A (ko) 2019-02-13

Similar Documents

Publication Publication Date Title
CN109390239A (zh) 半导体封装件的制造方法
CN103715181B (zh) 半导体封装及其制造方法
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
CN102339763B (zh) 装配集成电路器件的方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
KR101766299B1 (ko) 발광소자 패키지 및 그 제조 방법
KR20080011919A (ko) 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
JP2009513019A (ja) パッケージのクロストークおよび損失を低減した半導体装置
JP2012513128A (ja) 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法
CN103531548B (zh) 具有气隙的半导体封装结构及其形成方法
CN104299948B (zh) 具有芯片贴装焊盘的腔体封装
CN108695269A (zh) 半导体装置封装及其制造方法
CN104465584B (zh) 基于有源埋入的微波射频基板结构及其制备方法
US8368192B1 (en) Multi-chip memory package with a small substrate
JP2009513029A (ja) 封止の改善された半導体装置
CN109979830A (zh) 半导体封装件的制造方法
CN107623065A (zh) 半导体发光器件及其制造方法
CN104425426A (zh) 压力传感器装置及装配方法
CN110010559A (zh) 具有空气腔体的半导体封装件
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN101584044B (zh) 集成电路封装体和用于在集成电路封装体中散热的方法
CN104347612A (zh) 集成的无源封装、半导体模块和制造方法
CN209232767U (zh) 一种新型半导体封装结构
CN104882386B (zh) 半导体器件格栅阵列封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190226

WW01 Invention patent application withdrawn after publication